JPH09232520A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09232520A JPH09232520A JP8041056A JP4105696A JPH09232520A JP H09232520 A JPH09232520 A JP H09232520A JP 8041056 A JP8041056 A JP 8041056A JP 4105696 A JP4105696 A JP 4105696A JP H09232520 A JPH09232520 A JP H09232520A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- impurity diffusion
- impurity
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【課題】 抵抗体が温度上昇することなく、かつ、トリ
ミングによる抵抗体における過度の電流集中やマイクロ
クラックが発生することがなく抵抗値の調整を行うこと
のできる半導体装置及びその製造方法を提供する。 【解決手段】 単結晶シリコン基板１の表面に不純物拡
散層２を形成し、不純物拡散層２上及び単結晶シリコン
基板１上にプラズマＣＶＤ法等を用いてシリコン酸化膜
３を堆積し、不純物拡散層２の端部近傍上のシリコン酸
化膜３にフォトリソグラフィ技術及びエッチング技術を
用いてコンタクト孔４を形成する。ここで、不純物拡散
層２を形成する際に、イオン注入を行う際の注入エネル
ギーを調整することにより中間付近に不純物濃度のピー
クがあるように不純物拡散層２に不純物濃度勾配をもた
せる。続いて、コンタクト孔４が形成されたシリコン酸
化膜３をマスクにして異方性エッチングを行い、コンタ
クト部５を形成し、コンタクト孔４及びコンタクト部５
に配線層６を形成することにより抵抗素子を製造する。
そして、配線層６にレーザーを照射してトリミングを行
い、所望の抵抗値になるように調整する。
ミングによる抵抗体における過度の電流集中やマイクロ
クラックが発生することがなく抵抗値の調整を行うこと
のできる半導体装置及びその製造方法を提供する。 【解決手段】 単結晶シリコン基板１の表面に不純物拡
散層２を形成し、不純物拡散層２上及び単結晶シリコン
基板１上にプラズマＣＶＤ法等を用いてシリコン酸化膜
３を堆積し、不純物拡散層２の端部近傍上のシリコン酸
化膜３にフォトリソグラフィ技術及びエッチング技術を
用いてコンタクト孔４を形成する。ここで、不純物拡散
層２を形成する際に、イオン注入を行う際の注入エネル
ギーを調整することにより中間付近に不純物濃度のピー
クがあるように不純物拡散層２に不純物濃度勾配をもた
せる。続いて、コンタクト孔４が形成されたシリコン酸
化膜３をマスクにして異方性エッチングを行い、コンタ
クト部５を形成し、コンタクト孔４及びコンタクト部５
に配線層６を形成することにより抵抗素子を製造する。
そして、配線層６にレーザーを照射してトリミングを行
い、所望の抵抗値になるように調整する。
Description
【０００１】
【発明の属する技術分野】本発明は、抵抗素子を有して
成る半導体装置及びその製造方法に関し、特に抵抗素子
の抵抗値の調整方法に関するものである。
成る半導体装置及びその製造方法に関し、特に抵抗素子
の抵抗値の調整方法に関するものである。
【０００２】
【従来の技術】図４は、従来例に係る抵抗素子を示す模
式図であり、（ａ）は上面から見た状態を示す略平面図
であり、（ｂ）はＡ−Ｂでの略断面図である。抵抗素子
は、層間絶縁膜としてのシリコン酸化膜３上に抵抗体８
が形成され、抵抗体８の両端に配線層６が形成されてい
る。そして、抵抗素子の抵抗値を調整するために、抵抗
体８にレーザーを使って切り込み部９を形成（トリミン
グ）することにより抵抗修正を行う。
式図であり、（ａ）は上面から見た状態を示す略平面図
であり、（ｂ）はＡ−Ｂでの略断面図である。抵抗素子
は、層間絶縁膜としてのシリコン酸化膜３上に抵抗体８
が形成され、抵抗体８の両端に配線層６が形成されてい
る。そして、抵抗素子の抵抗値を調整するために、抵抗
体８にレーザーを使って切り込み部９を形成（トリミン
グ）することにより抵抗修正を行う。
【０００３】
【発明が解決しようとする課題】ところが、上述のよう
にレーザーを使ってトリミングを行った場合、レーザー
を照射するため抵抗体８自体に発熱が発生し、その温度
上昇により抵抗値の調整後に抵抗素子の抵抗値が変化す
るとともに、抵抗体のトリミングを行った箇所で過度の
電流集中が起こったり、マイクロクラックが発生すると
いった問題があった。
にレーザーを使ってトリミングを行った場合、レーザー
を照射するため抵抗体８自体に発熱が発生し、その温度
上昇により抵抗値の調整後に抵抗素子の抵抗値が変化す
るとともに、抵抗体のトリミングを行った箇所で過度の
電流集中が起こったり、マイクロクラックが発生すると
いった問題があった。
【０００４】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、抵抗体が温度上昇す
ることなく、かつ、トリミングによる抵抗体における過
度の電流集中やマイクロクラックが発生することがなく
抵抗値の調整を行うことのできる半導体装置及びその製
造方法を提供することにある。
であり、その目的とするところは、抵抗体が温度上昇す
ることなく、かつ、トリミングによる抵抗体における過
度の電流集中やマイクロクラックが発生することがなく
抵抗値の調整を行うことのできる半導体装置及びその製
造方法を提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
抵抗体としての不純物拡散層を表面に有する半導体基板
と、該半導体基板における前記不純物拡散層の端部に形
成されたコンタクト部と、前記半導体基板の表面上に形
成された絶縁膜と、前記溝部上の前記絶縁膜に形成され
たコンタクト孔と、前記コンタクト部と前記コンタクト
孔内に形成された配線層とを有して成る半導体装置であ
って、前記不純物拡散層に少なくとも表面近傍において
深さ方向に対して抵抗値が高くなるように不純物濃度勾
配をもたせ、前記配線層をトリミングすることで前記不
純物拡散層と前記配線層とのコンタクト面積を減少させ
ることにより抵抗値を調整するようにしたことを特徴と
するものである。
抵抗体としての不純物拡散層を表面に有する半導体基板
と、該半導体基板における前記不純物拡散層の端部に形
成されたコンタクト部と、前記半導体基板の表面上に形
成された絶縁膜と、前記溝部上の前記絶縁膜に形成され
たコンタクト孔と、前記コンタクト部と前記コンタクト
孔内に形成された配線層とを有して成る半導体装置であ
って、前記不純物拡散層に少なくとも表面近傍において
深さ方向に対して抵抗値が高くなるように不純物濃度勾
配をもたせ、前記配線層をトリミングすることで前記不
純物拡散層と前記配線層とのコンタクト面積を減少させ
ることにより抵抗値を調整するようにしたことを特徴と
するものである。
【０００６】請求項２記載の発明は、半導体基板上に抵
抗体としての不純物拡散層を形成した後、前記不純物拡
散層が形成された前記半導体基板の面上に絶縁膜を形成
し、前記不純物拡散層の端部近傍上の前記絶縁膜にコン
タクト孔を形成し、該コンタクト孔が形成された前記絶
縁膜をマスクとしてエッチングを行うことにより前記不
純物拡散層との接続を行うためのコンタクト部を形成
し、前記コンタクト孔及びコンタクト部に配線層を形成
して成る半導体装置の製造方法であって、前記不純物拡
散層に少なくとも表面近傍において深さ方向に対して抵
抗値が低くなるように不純物濃度勾配をもたせ、前記配
線層をトリミングすることで前記不純物拡散層と前記配
線層とのコンタクト面積を減少させることにより抵抗値
を調整するようにしたことを特徴とするものである。
抗体としての不純物拡散層を形成した後、前記不純物拡
散層が形成された前記半導体基板の面上に絶縁膜を形成
し、前記不純物拡散層の端部近傍上の前記絶縁膜にコン
タクト孔を形成し、該コンタクト孔が形成された前記絶
縁膜をマスクとしてエッチングを行うことにより前記不
純物拡散層との接続を行うためのコンタクト部を形成
し、前記コンタクト孔及びコンタクト部に配線層を形成
して成る半導体装置の製造方法であって、前記不純物拡
散層に少なくとも表面近傍において深さ方向に対して抵
抗値が低くなるように不純物濃度勾配をもたせ、前記配
線層をトリミングすることで前記不純物拡散層と前記配
線層とのコンタクト面積を減少させることにより抵抗値
を調整するようにしたことを特徴とするものである。
【０００７】請求項３記載の発明は、請求項１または請
求項２記載の半導体装置及びその製造方法において、前
記不純物拡散層を、拡散定数の異なる２種以上の不純物
を注入することにより不純物濃度勾配をなだらかにした
ことを特徴とするものである。
求項２記載の半導体装置及びその製造方法において、前
記不純物拡散層を、拡散定数の異なる２種以上の不純物
を注入することにより不純物濃度勾配をなだらかにした
ことを特徴とするものである。
【０００８】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。図１は、本発明の一実施形態
に係る抵抗素子を示す製造工程図である。先ず、単結晶
シリコン基板１の表面に抵抗体としての不純物拡散層２
を形成し、不純物拡散層２上及び単結晶シリコン基板１
の不純物拡散層２が形成された面上にプラズマＣＶＤ法
等を用いて層間絶縁膜としてのシリコン酸化膜３を堆積
し、不純物拡散層２の端部近傍上のシリコン酸化膜３に
フォトリソグラフィ技術及びエッチング技術を用いてコ
ンタクト孔４を形成する（図１（ａ））。なお、不純物
拡散層２の形成方法の一例としては、ボロン（Ｂ）を単
結晶シリコン基板１上にイオン注入し、熱拡散を行うこ
とにより形成できる。
て図面に基づき説明する。図１は、本発明の一実施形態
に係る抵抗素子を示す製造工程図である。先ず、単結晶
シリコン基板１の表面に抵抗体としての不純物拡散層２
を形成し、不純物拡散層２上及び単結晶シリコン基板１
の不純物拡散層２が形成された面上にプラズマＣＶＤ法
等を用いて層間絶縁膜としてのシリコン酸化膜３を堆積
し、不純物拡散層２の端部近傍上のシリコン酸化膜３に
フォトリソグラフィ技術及びエッチング技術を用いてコ
ンタクト孔４を形成する（図１（ａ））。なお、不純物
拡散層２の形成方法の一例としては、ボロン（Ｂ）を単
結晶シリコン基板１上にイオン注入し、熱拡散を行うこ
とにより形成できる。
【０００９】ここで、不純物拡散層２を形成するために
単結晶シリコン基板１上にイオン注入を行う際に、注入
エネルギーを調整することにより、図２に示すように不
純物拡散層２の中間付近に不純物濃度のピークがあるよ
うに不純物拡散層２に不純物濃度勾配を持たせている。
従って、本実施形態においては、不純物拡散層２の表面
から内部にいくに従って不純物濃度は中→高→中→低と
変化し、抵抗値としては中→低→中→高と変化してい
る。なお、本実施形態においては、不純物拡散層２は予
め所望の抵抗値よりも小さくなるように形成されてい
る。
単結晶シリコン基板１上にイオン注入を行う際に、注入
エネルギーを調整することにより、図２に示すように不
純物拡散層２の中間付近に不純物濃度のピークがあるよ
うに不純物拡散層２に不純物濃度勾配を持たせている。
従って、本実施形態においては、不純物拡散層２の表面
から内部にいくに従って不純物濃度は中→高→中→低と
変化し、抵抗値としては中→低→中→高と変化してい
る。なお、本実施形態においては、不純物拡散層２は予
め所望の抵抗値よりも小さくなるように形成されてい
る。
【００１０】次に、コンタクト孔４が形成されたシリコ
ン酸化膜３をマスクにして水酸化カリウム（ＫＯＨ）水
溶液等のアルカリ系のエッチャントにより異方性エッチ
ングを行うことによりコンタクト部５を形成する（図１
（ｂ））。
ン酸化膜３をマスクにして水酸化カリウム（ＫＯＨ）水
溶液等のアルカリ系のエッチャントにより異方性エッチ
ングを行うことによりコンタクト部５を形成する（図１
（ｂ））。
【００１１】続いて、コンタクト孔４及びコンタクト部
５に素子間配線用の配線層６を形成することにより抵抗
素子を製造する（図１（ｃ））。
５に素子間配線用の配線層６を形成することにより抵抗
素子を製造する（図１（ｃ））。
【００１２】そして、本実施形態においては、抵抗素子
の抵抗値を測定しながら配線層６にレーザーを照射して
トリミングを行、抵抗値を増加させることにより所望の
抵抗値になるように調整する（図１（ｄ））。なお、配
線層６の形成方法の一例としては、ターゲットにアルミ
ニウム（Ａｌ）を用いてスパッタリングを行うことによ
りアルミニウム層を形成し、フォトリソグラフィ技術及
びエッチング技術を用いて所定形状にパターニングする
ことにより形成できる。
の抵抗値を測定しながら配線層６にレーザーを照射して
トリミングを行、抵抗値を増加させることにより所望の
抵抗値になるように調整する（図１（ｄ））。なお、配
線層６の形成方法の一例としては、ターゲットにアルミ
ニウム（Ａｌ）を用いてスパッタリングを行うことによ
りアルミニウム層を形成し、フォトリソグラフィ技術及
びエッチング技術を用いて所定形状にパターニングする
ことにより形成できる。
【００１３】ここで、本実施形態においては、配線層６
にレーザーを照射することにより、不純物拡散層２と配
線層６とのコンタクト面積を減少させて抵抗値を増加さ
せるとともに、不純物拡散層２の表面付近の比較的高抵
抗な部分の不純物拡散層２と配線層６とのコンタクト領
域をなくして電流が流れにくくすることにより抵抗値を
増加させて抵抗値を調整する。
にレーザーを照射することにより、不純物拡散層２と配
線層６とのコンタクト面積を減少させて抵抗値を増加さ
せるとともに、不純物拡散層２の表面付近の比較的高抵
抗な部分の不純物拡散層２と配線層６とのコンタクト領
域をなくして電流が流れにくくすることにより抵抗値を
増加させて抵抗値を調整する。
【００１４】最後に、シリコン樹脂等を用いて配線層６
の少なくとも一部を除いて保護膜７を形成する（図１
（ｅ））。
の少なくとも一部を除いて保護膜７を形成する（図１
（ｅ））。
【００１５】従って、本実施形態においては、配線層６
にレーザートリミングを行うようにし、高温の熱処理を
行う必要のないシリコン樹脂等により保護膜７を形成す
るようにして、不純物拡散層２と配線層６とのコンタク
ト面積を減少させ、更に不純物拡散層２内での電流経路
を変化させることで抵抗素子の抵抗値の調整を行うよう
にしたので、抵抗体としての不純物拡散層２が温度上昇
することがなく、温度上昇に伴う抵抗値の変化を防止す
ることができる。また、配線層６にレーザートリミング
を行うので、不純物拡散層２に過度の電流集中やマイク
ロクラックが発生することがなくなる。
にレーザートリミングを行うようにし、高温の熱処理を
行う必要のないシリコン樹脂等により保護膜７を形成す
るようにして、不純物拡散層２と配線層６とのコンタク
ト面積を減少させ、更に不純物拡散層２内での電流経路
を変化させることで抵抗素子の抵抗値の調整を行うよう
にしたので、抵抗体としての不純物拡散層２が温度上昇
することがなく、温度上昇に伴う抵抗値の変化を防止す
ることができる。また、配線層６にレーザートリミング
を行うので、不純物拡散層２に過度の電流集中やマイク
ロクラックが発生することがなくなる。
【００１６】なお、本実施形態においては、１種類の不
純物をイオン注入することにより不純物拡散層２に図２
に示すような不純物濃度勾配をもたせたが、これに限定
される必要はなく、拡散定数の異なる２種以上の不純物
をイオン注入するようにして不純物濃度勾配をなだらか
にしても良い。例えば、図３に示すように、イオン注入
の際の注入エネルギーを調整することによりヒ素（Ａ
ｓ）とリン（Ｐ）を単結晶シリコン基板１にイオン注入
すれば、不純物濃度のピークの位置が表面からの深さの
深い方向へ移動し、抵抗値の調整は低濃度の不純物拡散
層２とコンタクトしている配線層６の部分で行った方が
抵抗の変化が緩やかになるため、上述のようにすること
により図１に示す実施形態に比べてより精度良く抵抗値
の調整が行える。
純物をイオン注入することにより不純物拡散層２に図２
に示すような不純物濃度勾配をもたせたが、これに限定
される必要はなく、拡散定数の異なる２種以上の不純物
をイオン注入するようにして不純物濃度勾配をなだらか
にしても良い。例えば、図３に示すように、イオン注入
の際の注入エネルギーを調整することによりヒ素（Ａ
ｓ）とリン（Ｐ）を単結晶シリコン基板１にイオン注入
すれば、不純物濃度のピークの位置が表面からの深さの
深い方向へ移動し、抵抗値の調整は低濃度の不純物拡散
層２とコンタクトしている配線層６の部分で行った方が
抵抗の変化が緩やかになるため、上述のようにすること
により図１に示す実施形態に比べてより精度良く抵抗値
の調整が行える。
【００１７】
【発明の効果】請求項１または請求項２記載の発明は、
抵抗体としての不純物拡散層を表面に有する半導体基板
と、半導体基板における不純物拡散層の端部に形成され
たコンタクト部と、半導体基板の表面上に形成された絶
縁膜と、コンタクト部上の絶縁膜に形成されたコンタク
ト孔と、コンタクト部とコンタクト孔内に形成された配
線層とを有して成る半導体装置であって、不純物拡散層
に少なくとも表面近傍において深さ方向に対して抵抗値
が高くなるように不純物濃度勾配をもたせ、配線層をト
リミングすることで不純物拡散層と配線層とのコンタク
ト面積を減少させることにより抵抗値を調整するように
したので、抵抗体を直接トリミングする必要がなくな
り、抵抗体が温度上昇することなく、かつ、トリミング
による抵抗体における過度の電流集中やマイクロクラッ
クが発生することがなく抵抗値の調整を行うことのでき
る半導体装置及びその製造方法を提供することができ
た。
抵抗体としての不純物拡散層を表面に有する半導体基板
と、半導体基板における不純物拡散層の端部に形成され
たコンタクト部と、半導体基板の表面上に形成された絶
縁膜と、コンタクト部上の絶縁膜に形成されたコンタク
ト孔と、コンタクト部とコンタクト孔内に形成された配
線層とを有して成る半導体装置であって、不純物拡散層
に少なくとも表面近傍において深さ方向に対して抵抗値
が高くなるように不純物濃度勾配をもたせ、配線層をト
リミングすることで不純物拡散層と配線層とのコンタク
ト面積を減少させることにより抵抗値を調整するように
したので、抵抗体を直接トリミングする必要がなくな
り、抵抗体が温度上昇することなく、かつ、トリミング
による抵抗体における過度の電流集中やマイクロクラッ
クが発生することがなく抵抗値の調整を行うことのでき
る半導体装置及びその製造方法を提供することができ
た。
【００１８】請求項３記載の発明は、請求項１または請
求項２記載の半導体装置及びその製造方法において、不
純物拡散層を、拡散定数の異なる２種以上の不純物を注
入することにより不純物濃度勾配をなだらかにしたの
で、更に精度良く抵抗値の調整を行うことができる。
求項２記載の半導体装置及びその製造方法において、不
純物拡散層を、拡散定数の異なる２種以上の不純物を注
入することにより不純物濃度勾配をなだらかにしたの
で、更に精度良く抵抗値の調整を行うことができる。
【図１】本発明の一実施形態に係る抵抗素子を示す製造
工程図である。
工程図である。
【図２】本実施形態に係る不純物拡散層の深さ方向に対
する不純物濃度勾配を示す分布図である。
する不純物濃度勾配を示す分布図である。
【図３】本発明の他の実施形態に係る不純物拡散層の深
さ方向に対する不純物濃度勾配を示す分布図である。
さ方向に対する不純物濃度勾配を示す分布図である。
【図４】従来例に係る抵抗素子を示す模式図であり、
（ａ）は上面から見た状態を示す略平面図であり、
（ｂ）はＡ−Ｂでの略断面図である。
（ａ）は上面から見た状態を示す略平面図であり、
（ｂ）はＡ−Ｂでの略断面図である。
１ 単結晶シリコン基板 ２ 不純物拡散層 ３ シリコン酸化膜 ４ コンタクト孔 ５ コンタクト部 ６ 配線層 ７ 保護膜 ８ 抵抗体 ９ 切り込み部
Claims (3)
- 【請求項１】 抵抗体としての不純物拡散層を表面に有
する半導体基板と、該半導体基板における前記不純物拡
散層の端部に形成されたコンタクト部と、前記半導体基
板の表面上に形成された絶縁膜と、前記コンタクト部上
の前記絶縁膜に形成されたコンタクト孔と、前記コンタ
クト部と前記コンタクト孔内に形成された配線層とを有
して成る半導体装置であって、前記不純物拡散層に少な
くとも表面近傍において深さ方向に対して抵抗値が高く
なるように不純物濃度勾配をもたせ、前記配線層をトリ
ミングすることで前記不純物拡散層と前記配線層とのコ
ンタクト面積を減少させることにより抵抗値を調整する
ようにしたことを特徴とする半導体装置。 - 【請求項２】 半導体基板上に抵抗体としての不純物拡
散層を形成した後、前記不純物拡散層が形成された前記
半導体基板の面上に絶縁膜を形成し、前記不純物拡散層
の端部近傍上の前記絶縁膜にコンタクト孔を形成し、該
コンタクト孔が形成された前記絶縁膜をマスクとしてエ
ッチングを行うことにより前記不純物拡散層との接続を
行うためのコンタクト部を形成し、前記コンタクト孔及
びコンタクト部に配線層を形成して成る半導体装置の製
造方法であって、前記不純物拡散層に少なくとも表面近
傍において深さ方向に対して抵抗値が低くなるように不
純物濃度勾配をもたせ、前記配線層をトリミングするこ
とで前記不純物拡散層と前記配線層とのコンタクト面積
を減少させることにより抵抗値を調整するようにしたこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】 前記不純物拡散層を、拡散定数の異なる
２種以上の不純物を注入することにより不純物濃度勾配
をなだらかにしたことを特徴とする請求項１または請求
項２記載の半導体装置及びその製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041056A JPH09232520A (ja) | 1996-02-28 | 1996-02-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041056A JPH09232520A (ja) | 1996-02-28 | 1996-02-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232520A true JPH09232520A (ja) | 1997-09-05 |
Family
ID=12597763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8041056A Pending JPH09232520A (ja) | 1996-02-28 | 1996-02-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232520A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100894025B1 (ko) * | 2001-02-01 | 2009-04-22 | 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 | 고체-상태 ｕｖ 레이저로부터의 작은 균일한 스폿을 이용한 저항기 트리밍을 위한 방법 |
-
1996
- 1996-02-28 JP JP8041056A patent/JPH09232520A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100894025B1 (ko) * | 2001-02-01 | 2009-04-22 | 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 | 고체-상태 ｕｖ 레이저로부터의 작은 균일한 스폿을 이용한 저항기 트리밍을 위한 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4404735A (en) | Method for manufacturing a field isolation structure for a semiconductor device | |
| EP0015677B1 (en) | Method of producing semiconductor devices | |
| KR900000561B1 (ko) | 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치 | |
| US5065221A (en) | Trimming resistor element for microelectronic circuit | |
| JP2008510308A (ja) | 集積回路抵抗器 | |
| US4634494A (en) | Etching of a phosphosilicate glass film selectively implanted with boron | |
| JP3509049B2 (ja) | ヒューズ酸化物の厚さが調整されたヒューズ窓 | |
| US4187125A (en) | Method for manufacturing semiconductor structures by anisotropic and isotropic etching | |
| US5284794A (en) | Method of making semiconductor device using a trimmable thin-film resistor | |
| JPH065621A (ja) | トランジスタスペーサ構成体 | |
| US4692190A (en) | Trimming of metal interconnection layer by selective migration of metal atoms by energy beams | |
| GB2054262A (en) | Semiconductor device and manufacturing method therfor using locos process | |
| US4155783A (en) | Semiconductor structures and methods for manufacturing such structures | |
| JPH09232520A (ja) | 半導体装置及びその製造方法 | |
| US4809055A (en) | Semiconductor device having an electrode and a method of manufacturing the same | |
| EP0225672B1 (en) | High-frequency transistor and method of manufacturing same | |
| US5047831A (en) | Reduced resistance contact region for semiconductor device | |
| EP0443575B1 (en) | Method for producing a semiconductor device | |
| JPH09232116A (ja) | 半導体装置及びその製造方法 | |
| JPH09232119A (ja) | 半導体装置及びその製造方法 | |
| JP2019149513A (ja) | 抵抗素子を形成するための中間体およびそれを用いた抵抗素子の製造方法 | |
| NL1004810C2 (nl) | Verbeterde salicidewerkwijzetechnologie. | |
| KR920007516Y1 (ko) | 트리밍저항체 | |
| JPS6014466A (ja) | 半導体集積回路の製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 |