JP2008510308A - 集積回路抵抗器 - Google Patents

Abstract

電気コンタクト（１６）と電気コンタクト（１８）との間にメサを有する集積回路抵抗器が供される。電気コンタクト（１６）と電気コンタクト（１８）との間の電気抵抗は、メサ（１４）内での凹部（２０）と凹部（２２）の形成によって選択的に増大する。凹部（２０）と凹部（２２）の大きさは、電気コンタクト（１６）と電気コンタクト（１８）との間の電気抵抗値を調節するのに用いることができる。

Description

本発明は一般的に電子素子の分野に関し、より詳細には、改良された集積回路抵抗器及び当該集積回路抵抗器の製造方法に関する。

今日の集積エレクトロニクス市場に対応するのに求められる複雑なシステムを形成するため、集積回路は、１つの共通の基板に、様々な能動素子及び受動素子をすべて含まなければならない。用途によっては、比較的大きな抵抗値を有する抵抗器が、集積素子の全体サイズを減少させる試みに対する制限要因となっている。

抵抗器及び集積回路を構築する典型的な方法には、半導体基板又は外側の層の外側表面上への半導体膜の堆積すなわち成長が含まれる。続いて膜にコンタクトポイントが形成され、膜の領域及びコンタクト間の間隔は、抵抗器の抵抗値を調節するのに用いられる。これらの方法は、数Ωから数百Ωのオーダーである、比較的低い抵抗値を有する抵抗器を作製するのに用いられる。しかし特定の電子回路が、何千Ωもの抵抗を有する抵抗器を必要とする場合、これらの方法は、これらの抵抗器を作製するのに、基板領域の大部分を必要とする。

従って、従来方法及び構造に係る問題及び欠点を実質的に除去又は緩和する、集積回路抵抗器を構築する新たな方法が供される。

本発明の一実施例に従うと、半導体基板表面の外側面に素子が形成される。半導体層は、半導体基板の外側表面上に形成される。第１コンタクト及び第２コンタクトが、所定の間隔を空けて、半導体層上に形成される。半導体層の一部が、その外側表面から除去されることで、互いに間隔を空けて設けられた、第１コンタクトと第２コンタクトとの間に凹部を形成する。それにより、半導体層を介した、第１コンタクトと第２コンタクトとの間の電気抵抗は所定量まで増加する。

本発明の一の特別な実施例に従うと、半導体層は、エピタキシャル層の一部の除去を可能にするエッチストップを有する複数の層の有する。

第１コンタクトポイントと第２コンタクトポイントとの間の抵抗を増大させる、半導体層の一部の除去は、少なくとも２つのエッチストップによって、第１コンタクトと第２コンタクトとの間であって、エピタキシャル層中に少なくとも２つの凹部が形成されることで実現される。この方法では、第１凹部及び第２凹部のサイズを調節することで、第１コンタクトと第２コンタクトとの間の抵抗値を非常に厳密に調節することが可能となる。

図１を参照すると、半導体基板１０が図示されている。基板１０は、シリコン、ゲルマニウム、ガリウムヒ素、シリコンゲルマニウム、インジウム燐、窒化ガリウム、インジウムガリウム燐、シリコンカーバイド又は他の適切な材料を有して良い。半導体材料のエピタキシャル層１２は、基板１０の外側表面上に、従来のエピタキシャル法を用いて形成される。エピタキシャル層１２は、それぞれが異なる材料を有する、連続して形成される層を何層有しても良い。本明細書で論じられているように、エピタキシャル層１２は、層間に設けられるエッチストップ層を有して良い。エッチストップ層は、後のエッチング処理で用いられて良い。後のエッチング処理では、非常に厳密なエッチング深さの制御が可能である。たとえば、エピタキシャル層１２を形成する１つの考えられ得る手順は、最初に、１５Åのガリウムヒ素層と２００Åのアルミニウムガリウムヒ素層の繰り返し構造を有する超格子バッファ層を形成する工程を有する。この繰り返し手順は１０回繰り返されることで、厚さ約２１５０Åの超格子バッファ層の形成が可能となる。続いて超格子バッファ層の外側表面は、適切な底部シリコンパルスドーピング処理がなされて良い。

続いて、厚さ約５０Åのアルミニウムガリウムヒ素スペーサ層が形成されて良い。次に、厚さ約１３５Åのインジウムガリウムヒ素チャネル層が形成されて良い。続いて、さらに３０Åのアルミニウムガリウムヒ素スペーサ層が形成されて良く、その後第２シリコンパルスドーピング工程が実行される。次に、濃度３×１０^１７／ｃｍ^３のｎ型イオンを有する、５００Åのアルミニウムガリウムヒ素層がエピタキシャル成長する。次に、同一濃度である３×１０^１７／ｃｍ^３のｎ型ドーピングされた、１５０Åのガリウムヒ素層が形成されて良い。次に、アルミニウムヒ素エッチストップ層が、１０Å〜２０Åのオーダーの厚さで形成され、濃度２×１０^１８／ｃｍ^３のｎ型イオンがドーピングされる。アルミニウムヒ素エッチストップ層は、後でエピタキシャル層１２をエッチングする工程でのエッチストップとして機能する。エピタキシャル層１２は、濃度３×１０^１７／ｃｍ^３のｎ型イオンがドーピングされる、厚さ約１５０Åのガリウムヒ素層の形成によって完成して良い。最終的には、５００Åのガリウムヒ素層が層１２の外側表面上に形成され、濃度３×１０^１８／ｃｍ^３のｎ型イオンがドーピングされる。

単一のエッチストップ層を使用しているため、これまでに説明した方法及びイオン濃度では、本明細書で述べているように、エピタキシャル層１２へは単一の凹部の形成が可能となる。後の工程で説明するように、エピタキシャル層１２への凹部を形成することは、高抵抗及び厳密に制御された抵抗器を作製するのに用いられる。

さらに大きな抵抗得ること、及び抵抗値を制御するのに、２つの凹部を形成するエッチングが望ましい場合、２つのエッチストップ層を有するのに、それぞれ異なる製造手順が用いられて良い。この状況では、先述した第２シリコンパルスドーピング工程後、濃度３×１０^１７／ｃｍ^３のｎ型イオンがドーピング可能な、厚さ約２２０Åのアルミニウムガリウムヒ素層の形成によって開始される、各異なるプロセスが続いて良い。続いて、１０Åから２０Åのオーダーの厚さを有する、アルミニウムヒ素又はインジウムガリウム燐からなる第１エッチストップ層が形成されて良い。第１エッチストップ層の後、厚さ約４３０Åのアルミニウムガリウムヒ素層が形成され、続いて濃度３×１０^１７／ｃｍ^３のｎ型イオンがドーピングされて良い。５０Åのオーダーの厚さを有する、アルミニウムヒ素又はインジウムガリウム燐からなる第２エッチストップ層が形成されて良い。続いて層１２の構造は、濃度３×１０^１８／ｃｍ^３のｎ型イオンがドーピングされる、厚さ５５０Åのガリウムヒ素層の形成によって完成して良い。

この第２の代替プロセスを用いると、２つの連続するエッチング工程を用いることで２つの凹部を有する構造を形成するために、２つのエッチストップ層が用いられて良い。高品質、高抵抗値、及び非常に厳密な値を有する集積回路抵抗器の作製に、これらの連続するエッチング工程を用いることについては以降で論じる。

図１Ｂを参照すると、層１２からメサ領域１４を形成するのに、従来のフォトリソグラフィ及びエッチング法が用いられている。あるいはその代わりに、周辺領域を逆注入することによって、ドーピングされた半導体の絶縁領域が作製されて良い。続いて導電性材料層が、メサ１４から外側へ堆積され、従来のフォトリソグラフィ法によってパターニング及びエッチングされることで、第１コンタクト１６及び第２コンタクト１８が形成される。コンタクト１６及びコンタクト１８は、高濃度ドーピングされた半導体材料又はアルミニウム、銅若しくは金のような適切な金属材料を有して良い。コンタクト１６及びコンタクト１８は、層１２及び特にメサ１４と、低抵抗のオーミックコンタクトを形成する。

図１Ｃを参照すると、フォトリソグラフィ法を用いた第１エッチングプロセスが実行される。フォトリソグラフィ法では、メサ１４の外側表面の選択された領域を除く全外側表面がマスクされる。このエッチングプロセスの結果、図１Ｃの２０で一般的に示された第１凹部領域が形成される。上述した、層１２の典型的な形成方法を用いると、凹部２０の形成方法は、上述のエッチストップ層が位置する最も外側までエッチングする工程を有する。このエッチングプロセスはたとえば、フッ酸又は塩酸のような適切な活性水溶液を用いて良い。凹部２０は、５００Å−５５０Åオーダーの深さであって良い。

図１Ｄを参照すると、同様のフォトリソグラフィプロセスが、上述した第１凹部領域２０内に第２凹部領域２２を形成するのに用いられる。第２凹部領域２２は、深さは第１凹部領域２０からさらに４３０Å−４４０Åであって、先に凹部２０を形成するのに用いられたのと同一の化学物質及び方法が用いられることによって形成されて良い。

コンタクト１６とコンタクト１８との間の電流経路はメサ１４を通過する。上述の凹部２０及び凹部２２を生成する際に、材料を選択的に除去することによって、コンタクト１６とコンタクト１８との間の経路の電気抵抗値は増大する。エッチストップ層を用いることで、凹部２０及び凹部２２の深さは、数Å内で制御可能である。凹部の横方向サイズは、従来のフォトリソグラフィ用のマスクを用いることによって容易に制御可能である。重要なことは、抵抗値は、メサ１４内部での凹部２０及び凹部２２の厳密な位置設定よりも除去された材料の量とより密接に関連するので、コンタクト１６とコンタクト１８との間での凹部２０及び凹部２２の厳密な位置設定は重要ではないことである。

たとえ本発明が様々な層を形成するのに用いることのできる特別な材料を参照しながら説明されているとしても、本発明はまた、他の種類の材料を用いて適切な構造を実現しても良い。たとえば素子は、ガリウムヒ素、シリコン、ゲルマニウム、インジウム燐、窒化ガリウム、インジウムガリウム燐、シリコンカーバイド、アルミニウムガリウムヒ素、シリコンゲルマニウム、インジウムアルミニウムヒ素又は窒化アルミニウムの層を有して良い。

たとえ本発明の重要な点が、２層のエッチストップ層を有する構造及び２つの凹部領域を形成することによって抵抗値を調節していることに基づいて説明されているとしても、本発明の重要な点が、このような構造又は如何なる特別な構造に限定されるべきではない。たとえば、メサ１４から材料を厳密に除去するのにエッチストップ層は必要ない。たとえば、特定量の材料を厳密に除去するのに、厳密な時間エッチング、又はメカニカルエッチングすなわちプラズマエッチングが用いられて良い。それに加えて、たとえ２つの凹部が形成されているのが図示されているとしても、本発明の特定実施例を実装するのに、如何なる数の凹部が用いられても良い。たとえば１つの凹部又は３つ以上の凹部も、２つの凹部と同様に機能する。

図１Ｅを参照すると、本発明に従って構築された集積回路抵抗器の最終構造が図示されている。コンタクト１６とコンタクト１８との間でかつメサ１４の外側に、絶縁層２４が堆積されている。続いて、先に形成されたコンタクト１６及びコンタクト１８とのコンタクトが取れるように、導電性コンタクト２６及び導電性コンタクト２８が形成される。たとえば絶縁層２４は適切な酸化物層又は窒化物層を有して良い。コンタクト２６及びコンタクト２８はたとえば、たとえばアルミニウム、金又は銅のような適切な金属層を有して良い。

それに加えて、たとえ上述の実施例の重要な点がエピタキシャル層から材料を除去することのみについて言及しているとしても、本発明の重要な点はこの点に限定されない。たとえば、外側の層を介して基本となる基板層中の材料を除去するエッチング法もまた、コンタクトポイント間の抵抗に影響を及ぼす。たとえ本発明の詳細が図示された実施例を参照して説明されているとしても、本発明はこれらの特別実施例に限定されてはならない。本発明は添付の請求項によってのみ限定される。

さらに、本明細書で説明されたエッチングプロセスの制御は、エッチストップ層を用いることによって実現される。しかし、本発明の重要な点は、このようなエッチング制御に限定されない。限定ではなく例示すると、エッチングプロセスの時間を注意深く制御することでエッチング深さが制御できるエッチングプロセスを用いても良い。このエッチングプロセスは適切な有効性を有する。

Ａ−Ｅは、本発明の一実施例に従った、集積回路抵抗器の作製方法を図示する、一連の大きく拡大された断面図である。

Claims (19)

1. 第１外側表面を有する半導体基板；
   前記第１外側表面の外側に形成され、第２外側表面を有し、かつ前記第２外側表面内に凹部を画定する、半導体層；及び
   前記第２外側表面の外側に形成される第１コンタクト及び第２コンタクト；
   を有し、
   前記第１コンタクトと前記第２コンタクトとの間には抵抗領域が画定され、
   前記抵抗領域の電気抵抗は、前記半導体層の選択部分の除去によって前記凹部が形成されることによって増大する、
   集積回路素子。
2. 前記半導体層が第１エッチストップ層を有する、請求項１に記載の素子。
3. 前記半導体層が、該半導体層内部に設けられている第２エッチストップ層を有し、
   前記第２エッチストップ層は前記第１エッチストップ層と平行でかつ間隔を空けて設けられている、
   請求項２に記載の素子。
4. 前記抵抗領域の抵抗値が、前記半導体基板の一部を除去することによってさらに増大する、請求項１に記載の素子。
5. 前記半導体基板がガリウムヒ素を有する、請求項１に記載の素子。
6. 前記半導体層がガリウムヒ素を有する、請求項１に記載の素子。
7. 集積回路素子の作製方法であって：
   半導体基板の外側表面に半導体層を形成する工程；
   前記半導体層の前記外側表面に第１コンタクト及び第２コンタクトを形成する工程であって、前記第１コンタクト及び前記第２コンタクトは相互に距離をおいて設けられ、かつ前記第１コンタクトと前記第２コンタクトとの間には抵抗領域が画定される、コンタクト形成工程；及び
   前記抵抗領域内の前記半導体層の一部を選択的に除去して前記半導体層の前記外側表面に凹部を形成することによって、前記抵抗領域を介した前記コンタクト間の電気抵抗を増大させる、凹部形成工程；
   を有する方法。
8. 前記半導体層の選択部分を除去する工程が、前記半導体層内部のエッチストップ層に到達するまで、前記半導体層を選択的にエッチングする工程を有する、請求項７に記載の方法。
9. 第２エッチング段階において、第２エッチストップに到達するまで、さらに前記半導体層をエッチングする工程をさらに有する、請求項８に記載の方法。
10. 前記半導体基板の一部を除去することによって、前記コンタクトポイント間の電気抵抗をさらに増大させる工程をさらに有する、請求項７に記載の方法。
11. 半導体層を形成する工程が、複数の異なる層を有する１層を形成する工程を有し、
    前記複数の異なる層の一部は半導体材料を有し、
    前記複数の異なる層は、エピタキシャルプロセスによって形成される、
    請求項７に記載の方法。
12. 電気コンタクトを形成する工程が、高濃度ドーピングされた半導体材料、銅、金及びアルミニウムからなる群から選択される材料を有する１組の構成体を形成する工程を有する、請求項７に記載の方法。
13. 請求項１に記載の方法によって製造される集積回路素子。
14. 集積回路素子の作製方法であって：
    第１エッチストップ層及び第２エッチストップ層を有する半導体基板の外側表面に半導体層を形成する工程；
    前記半導体層の前記外側表面に電気コンタクトを形成する工程であって、前記コンタクトは相互に距離をおいて設けられ、かつ前記コンタクト間には抵抗領域が画定される、コンタクト形成工程；
    前記抵抗領域内でかつ前記第２エッチストップ層外側に設けられた前記半導体層の一部をエッチングして前記半導体層の前記外側表面に第１凹部を形成することによって、前記抵抗領域を介した前記コンタクト間の電気抵抗を増大させる、第１凹部形成工程；及び
    前記抵抗領域内でかつ前記第１エッチストップ層外側に設けられた前記半導体層の一部をエッチングして前記半導体層の前記外側表面に第１凹部を形成することによって、前記第１凹部内の前記抵抗領域を介した前記コンタクト間の電気抵抗をさらに増大させる、第２凹部形成工程；
    を有する方法。
15. 前記半導体基板の一部を除去することで前記電気コンタクトポイント間の抵抗をさらに増大させる工程をさらに有する、請求項１４に記載の方法。
16. 半導体層を形成する工程がガリウムヒ素を有する層を形成する工程を有する、請求項１４に記載の方法。
17. 半導体層を形成する工程が、複数の異なる層を有する１層を形成する工程を有し、
    前記複数の異なる層の一部は半導体材料を有し、
    前記複数の異なる層は、エピタキシャルプロセスによって形成される、
    請求項１４に記載の方法。
18. 電気コンタクトを形成する工程が、高濃度ドーピングされた半導体材料、銅、金及びアルミニウムからなる群から選択される材料を有する１組の構成体を形成する工程を有する、請求項１４に記載の方法。
19. 請求項１４に記載の方法によって製造される集積回路素子。

Images