JP5468730B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5468730B2 JP5468730B2 JP2007220965A JP2007220965A JP5468730B2 JP 5468730 B2 JP5468730 B2 JP 5468730B2 JP 2007220965 A JP2007220965 A JP 2007220965A JP 2007220965 A JP2007220965 A JP 2007220965A JP 5468730 B2 JP5468730 B2 JP 5468730B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor device
- trench
- epitaxial layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は半導体装置、特に高集積化を図ることが可能な抵抗およびその製造方法に関する。
近年、半導体装置の小型化、集積化が進み、半導体チップの小さな面積に多くの半導体素子を形成する様々な試みがなされている。また、これらの半導体素子が形成された半導体装置には、電圧を分割するラダー回路を備えたものがある。
そして、前記ラダー回路を小面積で形成することが、半導体チップの小型、集積化に於いて、極めて重要な位置を占めている。
従来は、前記ラダー回路を小型化するために、フィールド領域上に形成された第１の抵抗体上に絶縁膜を形成し、その絶縁膜上に第２の抵抗体を形成して抵抗体を２層構造にし、ラダー回路の小型化、集積化を図ったものがある。これは、図２に示したように半導体基板７５のフィールド領域に第１層抵抗７７と第２層抵抗６６が半導体基板７５の厚さ方向に層間絶縁膜７８を介して２層構造となっているものである（例えば、特許文献1乃至３参照）。
特開平９−５１０７２号公報
特開平４-３０８２９５号公報
特開２００２−１２７８３０１号公報
しかし、２層構造の抵抗体を採用した場合、製造工程が複雑で製造コストも高くなる上、従来のフィールド領域上に形成した抵抗体で形成されたラダー回路と同等またはそれ以上の比精度にするのが困難であるという問題があった。また、従来はフィールド領域上にのみに抵抗体を形成し、平面的に配置されていた。そのため、半導体装置に抵抗体を形成する場合、半導体基板上に半導体素子が形成された面積と抵抗体が形成された面積が加算された面積が必要であった。よって、前記抵抗体を三次元的に配置することができれば、半導体装置全体の面積を小さくすることができるため、半導体チップの小型化、集積化を更に進めることができる。
そこで、本発明の第１の目的は、ブリーダー回路の小型化、集積化が図れる半導体装置を提供することである。また、本発明の第２の目的は、小型化、集積化が図れる半導体装置の製造方法を提供することである。
本発明が上記目的を達成するために採用した手段は、次のようである。
（１）第１導電型の半導体基板と、前記半導体基板上に形成された前記半導体基板とは逆の第2導電型のエピタキシャル層をその外形が概ね立体的なUの字を有する抵抗体となるように配置された２種類の深さの異なるトレンチと、前記トレンチにより形成された抵抗体と抵抗体を電気的に絶縁する絶縁膜と、前記抵抗体の両端に配置された金属配線とコンタクトを取るために不純物の濃度を高めた第２導電型の高濃度領域と、からなることを特徴とする半導体装置とした。
（２）前記N型半導体基板上に形成されたP型エピタキシャル層の厚みを0.1um〜10umとしたことを特徴とする半導体装置とした。
（３）前記N型半導体基板上に形成されたP型エピタキシャル層の比抵抗を０．０１〜１５０[Ωcm]としたことを特徴とする半導体装置とした。
（４）前記P型高濃度領域に導入する不純物がBF2としたことを特徴とする半導体装置とした。
（５）前記P型高濃度領域に導入する不純物がBとしたことを特徴とする半導体装置とした。
（６）前記P型高濃度領域に導入する不純物の濃度が１E１５[atm/cm3]以上であることを特徴とする半導体装置とした。
（７）第１導電型の半導体基板上に前記半導体基板とは逆の第2導電型のエピタキシャル層を形成する工程と、前記エピタキシャル層の抵抗体とならない部分に深さの異なる２種類のトレンチを設ける工程と、前記トレンチにより形成された抵抗体と抵抗体を電気的に絶縁する絶縁膜を配置する工程と、前記抵抗となる部分の前記エピタキシャル層と金属配線と十分なコンクトを取れるような不純物の濃度を高めた第２導電型の高濃度領域を形成する工程と、からなることを特徴とする半導体装置の製造方法とした。
（１）第１導電型の半導体基板と、前記半導体基板上に形成された前記半導体基板とは逆の第2導電型のエピタキシャル層をその外形が概ね立体的なUの字を有する抵抗体となるように配置された２種類の深さの異なるトレンチと、前記トレンチにより形成された抵抗体と抵抗体を電気的に絶縁する絶縁膜と、前記抵抗体の両端に配置された金属配線とコンタクトを取るために不純物の濃度を高めた第２導電型の高濃度領域と、からなることを特徴とする半導体装置とした。
（２）前記N型半導体基板上に形成されたP型エピタキシャル層の厚みを0.1um〜10umとしたことを特徴とする半導体装置とした。
（３）前記N型半導体基板上に形成されたP型エピタキシャル層の比抵抗を０．０１〜１５０[Ωcm]としたことを特徴とする半導体装置とした。
（４）前記P型高濃度領域に導入する不純物がBF2としたことを特徴とする半導体装置とした。
（５）前記P型高濃度領域に導入する不純物がBとしたことを特徴とする半導体装置とした。
（６）前記P型高濃度領域に導入する不純物の濃度が１E１５[atm/cm3]以上であることを特徴とする半導体装置とした。
（７）第１導電型の半導体基板上に前記半導体基板とは逆の第2導電型のエピタキシャル層を形成する工程と、前記エピタキシャル層の抵抗体とならない部分に深さの異なる２種類のトレンチを設ける工程と、前記トレンチにより形成された抵抗体と抵抗体を電気的に絶縁する絶縁膜を配置する工程と、前記抵抗となる部分の前記エピタキシャル層と金属配線と十分なコンクトを取れるような不純物の濃度を高めた第２導電型の高濃度領域を形成する工程と、からなることを特徴とする半導体装置の製造方法とした。
本発明により、ブリーダー回路等を構成する抵抗体の三次元的配置が可能となる。これにより、半導体装置の集積化が図られ、ブリーダー抵抗回路を従来方法による占有面積よりも小さな面積で形成することができるという効果がある。
本発明によるボルテージディテクタやボルテージレギュレーターにおいては、従来のチップ面積よりも小さい面積で高精度の分圧が可能となるためＩＣとしての製品歩留まりが向上し、より高精度で安価な製品を製造する事が可能となる。また、ＩＣの消費電流を抑えるために、ブリーダー抵抗回路全体の抵抗値はメガオームオーダ以上の高抵抗とする場合が多く、このとき、一定の精度を保つために非常に細長い形状の抵抗体を組み合わせて構成するため広い面積を必要とするので、ボルテージディテクタではＩＣチップ面積全体の半分以上もの面積をブリーダー抵抗回路が占めることも珍しくない。本発明によるブリーダー抵抗回路は三次元的配置ができるため、小さい面積で一定の精度を得ることができる。従って、ブリーダー抵抗回路の占有面積を小さくでき、ＩＣチップ全体の面積縮小に大きく貢献する。
本発明による半導体装置の製造方法をとることにより、特殊な工程や大幅な工程増加を必要とせずに上述の半導体装置を形成することができるという効果がある。
以下、図面を参照して本発明の好適な実施例を説明する。
図１は本発明の半導体装置である抵抗体の第１実施例を示す模式的断面図である。
図１（ｂ）は図１（a）に係る半導体装置を上から見たところを表した図である。図１（a）は図１（ｂ）のA-A'線に沿った断面図である。
N型シリコン半導体基板２０１上にP型エピタキシャル層２０２を形成し、抵抗とならない部分のP型エピタキシャル層に深さの異なる2種類のトレンチ２０５、２０６を形成する。さらに、前記トレンチには抵抗と抵抗を電気的に絶縁するための絶縁膜２０３を充填し、抵抗となる部分のエピタキシャル層２０７にはアルミニウム配線と十分なコンタクトを取れるような不純物の濃度を高めたP型の高濃度領域２０４を設ける。抵抗となるP型エピタキシャル層２０２は立体的なカタカナのコの字を横に倒した形、あるいは、立体的なアルファベットのUの字のような形態を有している。尚、必ずしもN型シリコン半導体基板を用いる必要はなく、P型シリコン半導体基板を用いて、N型エピタキシャル層を形成し、抵抗を作ってもよい。前記P型の高濃度領域はBF２で形成し、不純物の濃度は１E１５[atm/cm3]で形成した。
尚、必ずしもBF2を用いる必要はなく、Bを使用してもよい。不純物の濃度も必ずしも１E１５[atm/cm3]で形成する必要はなく、１E15[atm/cm3]以上で形成すれば十分なコントクトを取ることができる。
前記トレンチは、第１トレンチ２０５と第２トレンチ２０６が存在する。第２トレンチは隣接する抵抗体と抵抗体を電気的に絶縁させる目的で形成する。また、第１トレンチは抵抗体を三次元的に配置するために形成する。第1トレンチの深さにより、抵抗体の厚みおよび抵抗体の長さを容易に変化させることができ、任意の抵抗値に簡単に設定することができる。
また、P型エピタキシャル層の厚さの範囲が、0.1um〜10um、好ましくは0.5um〜5.0umであることにより比精度の高い抵抗体が形成でき、これによって、前記第1の目的を達成する。
P型エピタキシャル層の厚みが薄いと抵抗値の大きい抵抗を小面積で作成できなくなるため、0.1um以上好ましくは0.5um以上にするのがよい。また、厚みが厚いとトレンチの加工精度が低下し、抵抗値が安定しない。特に、ブリーダー回路のような高い比精度が必要となる回路では十分な特性を得ることができなくなるため、厚みを10um以下好ましくは5.0um以下であるとよい。
さらに、P型エピタキシャル層の比抵抗を０．０１〜１５０[Ωcm] 好ましくは１〜５０[Ωcm]としたことによって、前記第1の目的を達成する。
エピタキシャル層の比抵抗が低すぎると抵抗値の大きい抵抗を小面積で作成できなくなるため、０．０１[Ωcm]以上、好ましくは１[Ωcm]以上にするのがよい。また、比抵抗が高すぎるとバラツキが大きくなるため抵抗値が安定しない。特に、ブリーダー回路のような高い比精度が必要となる回路では十分な特性を得ることができなくなるため、比抵抗を１５０[Ωcm]以下好ましくは５０[Ωcm]以下とするとよい。
６６ 第２層抵抗
７５ 半導体基板
７６ フィールド領域
７７ 第１層抵抗
７８ 層間絶縁膜
７９ 保護膜
２０１ N型半導体シリコン基板
２０２ P型であるエピタキシャル層
２０３ 層間絶縁膜
２０４ P型である高不純物濃度領域
２０５ 第１トレンチ部
２０６ 第２トレンチ部
２０７ 抵抗体
７５ 半導体基板
７６ フィールド領域
７７ 第１層抵抗
７８ 層間絶縁膜
７９ 保護膜
２０１ N型半導体シリコン基板
２０２ P型であるエピタキシャル層
２０３ 層間絶縁膜
２０４ P型である高不純物濃度領域
２０５ 第１トレンチ部
２０６ 第２トレンチ部
２０７ 抵抗体
Claims (7)
- 第１導電型の半導体基板と、
前記半導体基板上に形成され、底部でのみ前記半導体基板と接し、側面は全て絶縁膜と接し、上面は第２導電型の高濃度不純物領域と接する第２導電型のエピタキシャル層からなる、その外形が立体的なＵの字を有する複数の抵抗体と、
前記複数の抵抗体の前記Ｕの字の内側に設けられた第１のトレンチと、
隣接する前記複数の抵抗体の間に設けられ、前記半導体基板に達する深さを有する第２のトレンチと、
前記第１のトレンチに充填された第１の絶縁膜と、
前記第２のトレンチに充填された第２の絶縁膜と、
前記複数の抵抗体の各々の抵抗体の両端に配置された金属配線とコンタクトを取るために不純物の濃度を高めた第２導電型の高濃度領域と、
からなることを特徴とする半導体装置。 - 前記エピタキシャル層の厚みを０．１μｍ〜１０μｍとしたことを特徴とする請求項１記載の半導体装置。
- 前記エピタキシャル層の比抵抗を０．０１〜１５０［Ωｃｍ］としたことを特徴とする請求項２記載の半導体装置。
- 前記第２導電型の高濃度領域に導入する不純物がＢＦ2であることを特徴とする請求項
１記載の半導体装置。 - 前記第２導電型の高濃度領域に導入する不純物がＢとしたことを特徴とする請求項１記載の半導体装置。
- 前記第２導電型の高濃度領域に導入する不純物の濃度が１Ｅ１５［ａｔｍ／ｃｍ3］以上であることを特徴とする請求項１記載の半導体装置。
- 第１導電型の半導体基板上に、底部でのみ前記半導体基板と接し、側面は全て絶縁膜と接し、上面は第２導電型の高濃度不純物領域と接する第２導電型のエピタキシャル層を形成する工程と、
前記エピタキシャル層からなる立体的なＵの字を有する複数の抵抗体の前記Ｕの字の内側に第１のトレンチを形成する工程と、
隣接する前記複数の抵抗体の間の前記エピタキシャル層を除去して、前記半導体基板に達する深さを有する第２のトレンチを形成する工程と、
前記第１のトレンチおよび前記第２のトレンチに絶縁膜を充填する工程と、
前記複数の抵抗体の各々の抵抗体が金属配線とコンタクトする部分に第２導電型の高濃度領域を形成する工程と、
からなることを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007220965A JP5468730B2 (ja) | 2007-08-28 | 2007-08-28 | 半導体装置およびその製造方法 |
| TW097132819A TWI438890B (zh) | 2007-08-28 | 2008-08-27 | 半導體裝置 |
| US12/229,819 US7855433B2 (en) | 2007-08-28 | 2008-08-27 | Semiconductor device |
| CN2008102134005A CN101378061B (zh) | 2007-08-28 | 2008-08-28 | 半导体器件及其制造方法 |
| KR1020080084463A KR101477810B1 (ko) | 2007-08-28 | 2008-08-28 | 반도체 디바이스 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007220965A JP5468730B2 (ja) | 2007-08-28 | 2007-08-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009054841A JP2009054841A (ja) | 2009-03-12 |
| JP5468730B2 true JP5468730B2 (ja) | 2014-04-09 |
Family
ID=40406095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007220965A Expired - Fee Related JP5468730B2 (ja) | 2007-08-28 | 2007-08-28 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7855433B2 (ja) |
| JP (1) | JP5468730B2 (ja) |
| KR (1) | KR101477810B1 (ja) |
| CN (1) | CN101378061B (ja) |
| TW (1) | TWI438890B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014027181A (ja) | 2012-07-27 | 2014-02-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2014045128A (ja) * | 2012-08-28 | 2014-03-13 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| CN116648772A (zh) * | 2021-12-22 | 2023-08-25 | 华为技术有限公司 | 芯片及其形成方法、电子设备 |
| KR102518320B1 (ko) * | 2022-03-08 | 2023-04-06 | 주식회사 서플러스글로벌 | 측정표준웨이퍼의 제조방법 및 전자소자에 사용되는 산화물의 c-v특성을 측정하는 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07112005B2 (ja) * | 1986-11-10 | 1995-11-29 | 日本電気株式会社 | 半導体装置 |
| EP0452720A3 (en) * | 1990-04-02 | 1994-10-26 | Nat Semiconductor Corp | A semiconductor structure and method of its manufacture |
| JPH05291506A (ja) * | 1992-04-13 | 1993-11-05 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
| JP3124473B2 (ja) | 1994-08-19 | 2001-01-15 | セイコーインスツルメンツ株式会社 | 半導体装置とその製造方法 |
| JP3528750B2 (ja) * | 2000-03-16 | 2004-05-24 | 株式会社デンソー | 半導体装置 |
| JP4865152B2 (ja) * | 2001-06-19 | 2012-02-01 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| US7199016B2 (en) * | 2004-08-13 | 2007-04-03 | Raytheon Company | Integrated circuit resistor |
-
2007
- 2007-08-28 JP JP2007220965A patent/JP5468730B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-27 US US12/229,819 patent/US7855433B2/en not_active Expired - Fee Related
- 2008-08-27 TW TW097132819A patent/TWI438890B/zh not_active IP Right Cessation
- 2008-08-28 CN CN2008102134005A patent/CN101378061B/zh not_active Expired - Fee Related
- 2008-08-28 KR KR1020080084463A patent/KR101477810B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US20090057830A1 (en) | 2009-03-05 |
| KR20090023219A (ko) | 2009-03-04 |
| JP2009054841A (ja) | 2009-03-12 |
| KR101477810B1 (ko) | 2014-12-30 |
| CN101378061A (zh) | 2009-03-04 |
| CN101378061B (zh) | 2012-02-15 |
| US7855433B2 (en) | 2010-12-21 |
| TWI438890B (zh) | 2014-05-21 |
| TW200935588A (en) | 2009-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW516046B (en) | Semiconductor device and a method of manufacturing thereof | |
| JP2008235498A (ja) | 半導体装置 | |
| KR20100104448A (ko) | 커패시터 구조물 및 그 제조 방법 | |
| CN108630685A (zh) | 存储装置及电容元件 | |
| CN107799546B (zh) | 存储装置及其制造方法 | |
| US8143698B2 (en) | Semiconductor device | |
| JP5468730B2 (ja) | 半導体装置およびその製造方法 | |
| SE529296C2 (sv) | Halvledaranordning av kiselkarbid | |
| JP2009147279A (ja) | 半導体装置 | |
| JP2009038281A (ja) | 半導体装置およびその製造方法 | |
| JP2006332428A (ja) | 半導体集積回路装置 | |
| JP2021002548A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010135572A (ja) | 半導体装置 | |
| KR101155703B1 (ko) | 반도체 장치 | |
| JP5191030B2 (ja) | 半導体歪みゲージ | |
| KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
| JP2005005647A (ja) | 半導体装置およびその製造方法 | |
| CN111435700B (zh) | 半导体传感器结构 | |
| CN219591397U (zh) | 电子器件 | |
| JP2009010254A (ja) | 半導体装置 | |
| CN111211219B (zh) | 半导体传感器结构 | |
| JP5963549B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009016725A (ja) | 半導体装置 | |
| JP6246261B2 (ja) | 半導体装置 | |
| JP5775139B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130827 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131126 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5468730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |