JPH065621A - トランジスタスペーサ構成体 - Google Patents
トランジスタスペーサ構成体Info
- Publication number
- JPH065621A JPH065621A JP4346064A JP34606492A JPH065621A JP H065621 A JPH065621 A JP H065621A JP 4346064 A JP4346064 A JP 4346064A JP 34606492 A JP34606492 A JP 34606492A JP H065621 A JPH065621 A JP H065621A
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- gate
- layer
- dielectric layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 5
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical group O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 239000000470 constituent Substances 0.000 abstract 2
- 238000005468 ion implantation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 集積回路のトランジスタスペーサエッチング
端点構成体を製造する方法及びその方法により製造され
た集積回路が提供される。 【構成】 基板の一部の上にゲートを形成する。該集積
回路上に誘電体層を形成し且つ該誘電体層上に酸化物層
を形成する。該酸化物層をパターン形成すると共にエッ
チングしゲートの各側部の上及び該誘電体層の一部の上
に側壁酸化物スペーサを形成する。側壁酸化物スペーサ
により被覆されていない誘電体層を除去する。
端点構成体を製造する方法及びその方法により製造され
た集積回路が提供される。 【構成】 基板の一部の上にゲートを形成する。該集積
回路上に誘電体層を形成し且つ該誘電体層上に酸化物層
を形成する。該酸化物層をパターン形成すると共にエッ
チングしゲートの各側部の上及び該誘電体層の一部の上
に側壁酸化物スペーサを形成する。側壁酸化物スペーサ
により被覆されていない誘電体層を除去する。
Description
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
技術に関するものであって、更に詳細には、トランジス
タスペーサ端点構成体を製造する技術及びその様な構成
体に関するものである。
技術に関するものであって、更に詳細には、トランジス
タスペーサ端点構成体を製造する技術及びその様な構成
体に関するものである。
【０００２】
【従来の技術】ＭＯＳ技術においては、トランジスタの
ゲートは、装置の動作を制御する装置の一部である。従
って、ゲートを構成することは、装置の一体性乃至は信
頼性及び性能を維持する上で極めて重要なものであっ
た。トランジスタの典型的なゲートは、ゲート酸化物層
の上側に存在するドープしたポリシリコン層から形成さ
れる。ゲートに隣接して基板内にドーパントをイオン注
入することにより軽度にドープしたドレイン（ＬＤＤ）
領域を形成する。このイオン注入は、軽度にドープした
非常に浅いソース／ドレイン領域を形成する。ウエハの
表面上に低温度酸化物（ＬＴＯ）を形成し且つ異方的に
エッチング除去する。該ポリシリコンの側壁上の酸化物
及びゲート酸化物は、このエッチングステップの後に残
存し側壁スペーサを形成する。側壁スペーサの端部に隣
接して基板内により高度にドープしたソース／ドレイン
領域をイオン注入する。ゲートはこのより高度にドープ
したソース／ドレイン領域とオーバーラップすることは
ない。
ゲートは、装置の動作を制御する装置の一部である。従
って、ゲートを構成することは、装置の一体性乃至は信
頼性及び性能を維持する上で極めて重要なものであっ
た。トランジスタの典型的なゲートは、ゲート酸化物層
の上側に存在するドープしたポリシリコン層から形成さ
れる。ゲートに隣接して基板内にドーパントをイオン注
入することにより軽度にドープしたドレイン（ＬＤＤ）
領域を形成する。このイオン注入は、軽度にドープした
非常に浅いソース／ドレイン領域を形成する。ウエハの
表面上に低温度酸化物（ＬＴＯ）を形成し且つ異方的に
エッチング除去する。該ポリシリコンの側壁上の酸化物
及びゲート酸化物は、このエッチングステップの後に残
存し側壁スペーサを形成する。側壁スペーサの端部に隣
接して基板内により高度にドープしたソース／ドレイン
領域をイオン注入する。ゲートはこのより高度にドープ
したソース／ドレイン領域とオーバーラップすることは
ない。
【０００３】側壁スペーサを形成するためにエッチング
したＬＴＯの一様性は、サブミクロンの特徴寸法を有す
る装置に対してのトランジスタ性能にとって重要なもの
である。ＬＴＯのエッチングは、精密なエンドポイント
即ち端点を得るために注意深く制御されねばならない。
ＬＴＯの過剰なエッチングは、高度に注入したソース／
ドレイン領域の上側の酸化物を完全に除去することを確
保するための標準的な技術である。
したＬＴＯの一様性は、サブミクロンの特徴寸法を有す
る装置に対してのトランジスタ性能にとって重要なもの
である。ＬＴＯのエッチングは、精密なエンドポイント
即ち端点を得るために注意深く制御されねばならない。
ＬＴＯの過剰なエッチングは、高度に注入したソース／
ドレイン領域の上側の酸化物を完全に除去することを確
保するための標準的な技術である。
【０００４】しかしながら、このＬＴＯの過剰なエッチ
ングは、ある種の問題を発生する。活性区域を分離する
厚さの厚いフィールド酸化物領域が最初に成長されねば
ならない。側壁スペーサを形成するためにＬＴＯをエッ
チングするので、フィールド酸化物の一部もエッチング
除去される。しかしながら、初期的には厚さの厚いフィ
ールド酸化物領域を形成するので、より長いバードビー
クを発生し、且つより大きな体積のフィールド酸化物か
ら基板に対してより大きな物理的応力が発生される。付
加的な応力は、基板内に格子歪及び欠陥を発生させる場
合がある。更に、過剰エッチングプロセスの変形例は、
トランジスタの駆動電流を変化させる場合があり、従っ
て直接的にトランジスタの性能に影響を与える場合があ
る。
ングは、ある種の問題を発生する。活性区域を分離する
厚さの厚いフィールド酸化物領域が最初に成長されねば
ならない。側壁スペーサを形成するためにＬＴＯをエッ
チングするので、フィールド酸化物の一部もエッチング
除去される。しかしながら、初期的には厚さの厚いフィ
ールド酸化物領域を形成するので、より長いバードビー
クを発生し、且つより大きな体積のフィールド酸化物か
ら基板に対してより大きな物理的応力が発生される。付
加的な応力は、基板内に格子歪及び欠陥を発生させる場
合がある。更に、過剰エッチングプロセスの変形例は、
トランジスタの駆動電流を変化させる場合があり、従っ
て直接的にトランジスタの性能に影響を与える場合があ
る。
【０００５】側壁酸化物スペーサを形成するためにＬＴ
Ｏを過剰エッチングした後に装置の性能を維持すること
を確保するための一つの方法は、ＬＴＯとフィールド酸
化物領域との間に一つの層を形成することである。スペ
ーサを形成するＬＴＯ下側にスペーサエッチストップを
配置させることは、フィールド酸化物領域を過剰にエッ
チングすることを防止し且つ精密なエッチングの端点を
制御する。従って、スペーサ酸化物層の下側にエッチス
トップ層を使用して所望の側壁酸化物スペーサ構成体を
具備する信頼性のあるトランジスタを製造する方法を提
供することが所望されている。この様な技術は、プロセ
スの複雑性を増加させることなしに、標準的な集積回路
製造プロセスと共に使用すべく容易に適合可能なもので
あることが望ましい。
Ｏを過剰エッチングした後に装置の性能を維持すること
を確保するための一つの方法は、ＬＴＯとフィールド酸
化物領域との間に一つの層を形成することである。スペ
ーサを形成するＬＴＯ下側にスペーサエッチストップを
配置させることは、フィールド酸化物領域を過剰にエッ
チングすることを防止し且つ精密なエッチングの端点を
制御する。従って、スペーサ酸化物層の下側にエッチス
トップ層を使用して所望の側壁酸化物スペーサ構成体を
具備する信頼性のあるトランジスタを製造する方法を提
供することが所望されている。この様な技術は、プロセ
スの複雑性を増加させることなしに、標準的な集積回路
製造プロセスと共に使用すべく容易に適合可能なもので
あることが望ましい。
【０００６】
【課題を解決するための手段】本発明は、基板の一部の
上にゲートを形成することによる集積回路の製造方法及
びその方法により製造された集積回路に関するものであ
る。ゲート上及び基板の一部の上に誘電体層を形成す
る。該ゲートの側部上及び該誘電体層の上に酸化物側壁
スペーサを形成する。
上にゲートを形成することによる集積回路の製造方法及
びその方法により製造された集積回路に関するものであ
る。ゲート上及び基板の一部の上に誘電体層を形成す
る。該ゲートの側部上及び該誘電体層の上に酸化物側壁
スペーサを形成する。
【０００７】
【実施例】以下に説明する処理ステップ及び構成は、集
積回路を製造する完全な処理の流れを構成するものでは
ない。本発明は、当該技術分野において現在使用されて
いる集積回路製造技術に関連して実施することが可能な
ものであり、本発明を理解する上で必要と思われる処理
ステップについて重点的に説明する。尚、添付の図面
は、本発明の重要な特徴をよりよく示すために適宜拡縮
して示してあり縮尺通りに示したものではない。
積回路を製造する完全な処理の流れを構成するものでは
ない。本発明は、当該技術分野において現在使用されて
いる集積回路製造技術に関連して実施することが可能な
ものであり、本発明を理解する上で必要と思われる処理
ステップについて重点的に説明する。尚、添付の図面
は、本発明の重要な特徴をよりよく示すために適宜拡縮
して示してあり縮尺通りに示したものではない。
【０００８】図１を参照すると、シリコン基板１０上に
集積回路を形成する。フィールド酸化物領域１２は、大
略、活性区域を分離するために当該技術分野において公
知の如く基板上の所定の区域に形成する。トランジスタ
のゲートは、基板１０の一部の上に形成する。好適には
ドープしたポリシリコンであるゲート電極１６は当該技
術分野において公知の如くゲート酸化膜１４の上に形成
する。当該技術分野において公知の如く、集積回路の上
に誘電体層１８を付着形成しその場合の深さは約５０乃
至２０００Åの間である。誘電体層１８は、好適には、
例えばアルミニウム酸化物、チタン酸化物又はタンタル
酸化物などの金属酸化物層である。しかしながら、誘電
体層１８は、酸化物と比較して選択的にエッチングする
ことの可能な任意の誘電体とすることが可能である。
集積回路を形成する。フィールド酸化物領域１２は、大
略、活性区域を分離するために当該技術分野において公
知の如く基板上の所定の区域に形成する。トランジスタ
のゲートは、基板１０の一部の上に形成する。好適には
ドープしたポリシリコンであるゲート電極１６は当該技
術分野において公知の如くゲート酸化膜１４の上に形成
する。当該技術分野において公知の如く、集積回路の上
に誘電体層１８を付着形成しその場合の深さは約５０乃
至２０００Åの間である。誘電体層１８は、好適には、
例えばアルミニウム酸化物、チタン酸化物又はタンタル
酸化物などの金属酸化物層である。しかしながら、誘電
体層１８は、酸化物と比較して選択的にエッチングする
ことの可能な任意の誘電体とすることが可能である。
【０００９】誘電体層１８を形成する前か又は後の何れ
かにおいて、ゲート１６に隣接して基板内に軽度にドー
プしたドレイン（ＬＤＤ）領域２０を形成することが可
能である。ＬＤＤ領域２０は、例えばＮ型領域に対する
燐などのドーパントをイオン注入することにより形成す
る。このイオン注入は、軽度にドープした非常に浅いソ
ース／ドレイン領域を形成する。次に、当該技術分野に
おいて公知の如く、誘電体層１８の上に酸化物層２２を
形成する。
かにおいて、ゲート１６に隣接して基板内に軽度にドー
プしたドレイン（ＬＤＤ）領域２０を形成することが可
能である。ＬＤＤ領域２０は、例えばＮ型領域に対する
燐などのドーパントをイオン注入することにより形成す
る。このイオン注入は、軽度にドープした非常に浅いソ
ース／ドレイン領域を形成する。次に、当該技術分野に
おいて公知の如く、誘電体層１８の上に酸化物層２２を
形成する。
【００１０】次に、図２を参照すると、酸化物層２２を
パターン形成すると共にエッチングしてゲート１６の側
部に隣接し且つ誘電体層１８の一部の上に側壁酸化物ス
ペーサ２４を形成する。酸化物層２２を、典型的にはプ
ラズマエッチングにより、誘電体層１８をエッチストッ
プとして使用して、選択的にエッチングする。該誘電体
層は、ＬＤＤ注入を行なう区域から全ての酸化物を除去
するために必要とされる過剰なエッチングがフィールド
酸化物領域を攻撃することを防止する。従って、スペー
サ酸化物の過剰なエッチング期間中におけるフィールド
酸化物の一部の損失を補うために、処理の開始時におい
て一層厚さの厚いフィールド酸化物領域を設けることは
必要ではない。注入が行なわれる箇所において過剰なエ
ッチングがフィールド酸化物又はシリコン基板を攻撃す
ることはないのでトランジスタの性能を維持することが
可能である。
パターン形成すると共にエッチングしてゲート１６の側
部に隣接し且つ誘電体層１８の一部の上に側壁酸化物ス
ペーサ２４を形成する。酸化物層２２を、典型的にはプ
ラズマエッチングにより、誘電体層１８をエッチストッ
プとして使用して、選択的にエッチングする。該誘電体
層は、ＬＤＤ注入を行なう区域から全ての酸化物を除去
するために必要とされる過剰なエッチングがフィールド
酸化物領域を攻撃することを防止する。従って、スペー
サ酸化物の過剰なエッチング期間中におけるフィールド
酸化物の一部の損失を補うために、処理の開始時におい
て一層厚さの厚いフィールド酸化物領域を設けることは
必要ではない。注入が行なわれる箇所において過剰なエ
ッチングがフィールド酸化物又はシリコン基板を攻撃す
ることはないのでトランジスタの性能を維持することが
可能である。
【００１１】図３を参照すると、当該技術分野において
公知の如く、ウェット又はドライのエッチングプロセス
により誘電体層１８を除去する。該誘電体層は、選択的
にエッチングして酸化物側壁スペーサ２４が失われるこ
とを防止する。ソース／ドレイン領域２６を形成するた
めに、該誘電体層を除去する前又は後の何れかにおいて
第二のイオン注入を実施する。このイオン注入は、側壁
酸化物スペーサ２４に隣接してＮ+ 領域を形成する例え
ば砒素又はアンチモンなどのドーパントの大きなドーズ
である。側壁酸化物スペーサは、マスクとして作用し、
高度の第二のイオン注入が酸化物スペーサの端部にのみ
到達するものであることを確保する。当業者により理解
される如く、上述したプロセスによりＰチャンネルトラ
ンジスタを形成することも可能である。
公知の如く、ウェット又はドライのエッチングプロセス
により誘電体層１８を除去する。該誘電体層は、選択的
にエッチングして酸化物側壁スペーサ２４が失われるこ
とを防止する。ソース／ドレイン領域２６を形成するた
めに、該誘電体層を除去する前又は後の何れかにおいて
第二のイオン注入を実施する。このイオン注入は、側壁
酸化物スペーサ２４に隣接してＮ+ 領域を形成する例え
ば砒素又はアンチモンなどのドーパントの大きなドーズ
である。側壁酸化物スペーサは、マスクとして作用し、
高度の第二のイオン注入が酸化物スペーサの端部にのみ
到達するものであることを確保する。当業者により理解
される如く、上述したプロセスによりＰチャンネルトラ
ンジスタを形成することも可能である。
【００１２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づいて半導体装置構成
体を製造する１段階における状態を示した概略断面図。
体を製造する１段階における状態を示した概略断面図。
【図２】 本発明の一実施例に基づいて半導体装置構成
体を製造する１段階における状態を示した概略断面図。
体を製造する１段階における状態を示した概略断面図。
【図３】 本発明の一実施例に基づいて半導体装置構成
体を製造する１段階における状態を示した概略断面図。
体を製造する１段階における状態を示した概略断面図。
１０ シリコン基板 １２ フィールド酸化物領域 １４ ゲート酸化膜 １６ ゲート電極 １８ 誘電体（絶縁）層 ２０ 軽度にドープしたドレイン（ＬＤＤ）領域 ２２ 酸化物層 ２４ 側壁酸化物スペーサ ２６ ソース／ドレイン領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フーセン イー． チェン アメリカ合衆国， カリフォルニア 95035， サン ノゼ， エラン ビレッ ジ ドライブ 370， ナンバー 116 (72)発明者 フランク アール． ブライアント アメリカ合衆国， テキサス 76201， デントン， クレストウッド 2125 (72)発明者 ギリッシュ エイ． ディクシット アメリカ合衆国， テキサス 75287， ダラス， ミッドウエイ ロード 18175, ナンバー 159
Claims (21)
- 【請求項１】 集積回路の側壁スペーサ構成体の製造方
法において、 基板の一部の上にゲートを形成し、 前記基板の一部及び前記ゲートの上に誘電体層を形成
し、 前記ゲートの側部上及び前記誘電体層の上に酸化物側壁
スペーサを形成する、上記各ステップを有することを特
徴とする方法。 - 【請求項２】 請求項１において、前記ゲートがゲート
酸化物層上のポリシリコン層であることを特徴とする方
法。 - 【請求項３】 請求項１において、前記誘電体層を形成
する前に前記ゲートに隣接して前記基板内にＬＤＤ領域
を形成することを特徴とする方法。 - 【請求項４】 請求項１において、前記誘電体層を形成
する前に前記ゲートに隣接して前記基板内にＬＤＤ領域
を形成することを特徴とする方法。 - 【請求項５】 請求項１において、前記側壁酸化物スペ
ーサを形成した後に前記側壁酸化物スペーサに隣接して
前記基板内にソース／ドレイン領域を形成することを特
徴とする方法。 - 【請求項６】 請求項１において、前記誘電体層が金属
酸化物層であることを特徴とする方法。 - 【請求項７】 請求項６において、前記誘電体層がアル
ミニウム酸化物層であることを特徴とする方法。 - 【請求項８】 請求項６において、前記誘電体層がチタ
ン酸化物層であることを特徴とする方法。 - 【請求項９】 請求項６において、前記誘電体層がタン
タル酸化物層であることを特徴とする方法。 - 【請求項１０】 集積回路の側壁スペーサ構成体の製造
方法において、 基板の一部の上にゲートを形成し、 前記集積回路上に誘電体層を形成し、 前記誘電体層上に酸化物層を形成し、 前記酸化物層をパターン形成すると共にエッチングして
前記ゲートの各側部上及び前記誘電体層の一部の上に側
壁酸化物スペーサを形成し、尚前記誘電体層は前記酸化
物層のエッチング期間中前記酸化物層に対するエッチス
トップとして作用し、 前記側壁酸化物スペーサにより被覆されていない前記誘
電体層を除去する、 上記各ステップを有することを特徴とする方法。 - 【請求項１１】 請求項１０において、前記誘電体層を
形成する前に前記ゲートに隣接して前記基板内にＬＤＤ
領域を形成することを特徴とする方法。 - 【請求項１２】 請求項１０において、前記誘電体層を
形成した後に前記ゲートに隣接して前記基板内にＬＤＤ
領域を形成することを特徴とする方法。 - 【請求項１３】 請求項１０において、前記側壁酸化物
スペーサを形成した後に前記側壁酸化物スペーサに隣接
して前記基板内にソース／ドレイン領域を形成すること
を特徴とする方法。 - 【請求項１４】 請求項１０において、前記誘電体層が
金属酸化物層であることを特徴とする方法。 - 【請求項１５】 請求項１０において、前記酸化物層を
前記誘電体層をエッチストップとして使用して選択的に
エッチングすることを特徴とする方法。 - 【請求項１６】 請求項１０において、前記誘電体層
を、前記側壁酸化物スペーサを除去することなしに前記
層を選択的にエッチングすることにより除去することを
特徴とする方法。 - 【請求項１７】 半導体集積回路の一部を構成する構成
体において、 基板、 前記基板の一部の上のゲート、 前記ゲートに隣接した前記基板の一部及び前記ゲートの
側部の上に設けた誘電体領域、 前記ゲートの側壁上で前記誘電体層に隣接し且つ前記誘
電体領域の上に設けた側壁酸化物スペーサ、 を有することを特徴とする構成体。 - 【請求項１８】 請求項１７において、前記誘電体領域
が金属酸化物領域であることを特徴とする構成体。 - 【請求項１９】 請求項１８において、前記誘電体領域
がアルミニウム酸化物領域であることを特徴とする構成
体。 - 【請求項２０】 請求項１８において、前記誘電体領域
がチタン酸化物領域であることを特徴とする構成体。 - 【請求項２１】 請求項１８において、前記誘電体領域
がタンタル酸化物領域であることを特徴とする構成体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US81662791A | 1991-12-31 | 1991-12-31 | |
| US816627 | 1991-12-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065621A true JPH065621A (ja) | 1994-01-14 |
Family
ID=25221182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4346064A Pending JPH065621A (ja) | 1991-12-31 | 1992-12-25 | トランジスタスペーサ構成体 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5521411A (ja) |
| EP (1) | EP0550255B1 (ja) |
| JP (1) | JPH065621A (ja) |
| DE (1) | DE69224730T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150713A (ja) * | 2003-11-13 | 2005-06-09 | Internatl Business Mach Corp <Ibm> | トランジスタ・ゲート構造上にエッチ耐性ライナを有する半導体デバイス構造およびその形成方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714413A (en) * | 1995-12-11 | 1998-02-03 | Intel Corporation | Method of making a transistor having a deposited dual-layer spacer structure |
| JP2848299B2 (ja) * | 1995-12-21 | 1999-01-20 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH09307106A (ja) * | 1996-05-20 | 1997-11-28 | Nec Corp | 半導体装置の製造方法 |
| JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| EP0878833B1 (en) * | 1997-05-13 | 2010-06-23 | STMicroelectronics Srl | Process for the selective formation of salicide on active areas of MOS devices |
| DE69841732D1 (de) | 1997-05-13 | 2010-08-05 | St Microelectronics Srl | Verfahren zur selektiven Herstellung von Salizid über aktiven Oberflächen von MOS-Vorrichtungen |
| JPH1145995A (ja) * | 1997-07-25 | 1999-02-16 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
| US5925575A (en) * | 1997-09-29 | 1999-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dry etching endpoint procedure to protect against photolithographic misalignments |
| US6680233B2 (en) * | 2001-10-09 | 2004-01-20 | Advanced Micro Devices, Inc. | Semiconductor device formed with disposable spacer and liner using high-K material and method of fabrication |
| US6548344B1 (en) | 2001-11-16 | 2003-04-15 | Infineon Technologies Ag | Spacer formation process using oxide shield |
| US20030124783A1 (en) * | 2001-12-28 | 2003-07-03 | Rotondaro Antonio L. P. | System for creating ultra-shallow dopant profiles |
| US7129920B2 (en) * | 2002-05-17 | 2006-10-31 | Elcos Mircrodisplay Technology, Inc. | Method and apparatus for reducing the visual effects of nonuniformities in display systems |
| US6657267B1 (en) | 2002-06-06 | 2003-12-02 | Advanced Micro Devices, Inc. | Semiconductor device and fabrication technique using a high-K liner for spacer etch stop |
| WO2004051728A1 (en) * | 2002-11-29 | 2004-06-17 | Advanced Micro Devices, Inc. | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers |
| US8129764B2 (en) * | 2008-06-11 | 2012-03-06 | Aptina Imaging Corporation | Imager devices having differing gate stack sidewall spacers, method for forming such imager devices, and systems including such imager devices |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4356623A (en) * | 1980-09-15 | 1982-11-02 | Texas Instruments Incorporated | Fabrication of submicron semiconductor devices |
| US4419810A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Self-aligned field effect transistor process |
| US4918501A (en) * | 1984-05-23 | 1990-04-17 | Hitachi, Ltd. | Semiconductor device and method of producing the same |
| US4727038A (en) * | 1984-08-22 | 1988-02-23 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor device |
| JPS6312168A (ja) * | 1986-07-03 | 1988-01-19 | Oki Electric Ind Co Ltd | Ｌｄｄｍｉｓ型電界効果トランジスタ |
| JPS64761A (en) * | 1987-06-23 | 1989-01-05 | Seiko Epson Corp | Semiconductor device |
| US4908326A (en) * | 1988-01-19 | 1990-03-13 | Standard Microsystems Corporation | Process for fabricating self-aligned silicide lightly doped drain MOS devices |
| US5139697A (en) * | 1988-01-25 | 1992-08-18 | Canon Kabushiki Kaisha | Liquid crystal composition and liquid crystal device using same |
| JPH0728040B2 (ja) * | 1988-09-20 | 1995-03-29 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH02273934A (ja) * | 1989-04-17 | 1990-11-08 | Oki Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| US4978634A (en) * | 1989-07-25 | 1990-12-18 | Texas Instruments, Incorporated | Method of making trench DRAM cell with stacked capacitor and buried lateral contact |
| US5200351A (en) * | 1989-10-23 | 1993-04-06 | Advanced Micro Devices, Inc. | Method of fabricating field effect transistors having lightly doped drain regions |
| JPH0714065B2 (ja) * | 1990-03-19 | 1995-02-15 | 株式会社東芝 | Ｍｏｓ型半導体装置及びその製造方法 |
| US5221632A (en) * | 1990-10-31 | 1993-06-22 | Matsushita Electric Industrial Co., Ltd. | Method of proudcing a MIS transistor |
| US5124180A (en) * | 1991-03-11 | 1992-06-23 | Btu Engineering Corporation | Method for the formation of fluorine doped metal oxide films |
-
1992
- 1992-12-23 DE DE69224730T patent/DE69224730T2/de not_active Expired - Fee Related
- 1992-12-23 EP EP92311751A patent/EP0550255B1/en not_active Expired - Lifetime
- 1992-12-25 JP JP4346064A patent/JPH065621A/ja active Pending
-
1994
- 1994-07-07 US US08/271,565 patent/US5521411A/en not_active Expired - Lifetime
-
1995
- 1995-04-24 US US08/427,163 patent/US6303452B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150713A (ja) * | 2003-11-13 | 2005-06-09 | Internatl Business Mach Corp <Ibm> | トランジスタ・ゲート構造上にエッチ耐性ライナを有する半導体デバイス構造およびその形成方法 |
| JP4587774B2 (ja) * | 2003-11-13 | 2010-11-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体デバイスを形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0550255B1 (en) | 1998-03-11 |
| EP0550255A2 (en) | 1993-07-07 |
| US5521411A (en) | 1996-05-28 |
| DE69224730D1 (de) | 1998-04-16 |
| US6303452B1 (en) | 2001-10-16 |
| DE69224730T2 (de) | 1998-07-30 |
| EP0550255A3 (en) | 1993-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491099A (en) | Method of making silicided LDD with recess in semiconductor substrate | |
| US7994572B2 (en) | MOSFET having recessed channel | |
| KR100506055B1 (ko) | 반도체 소자의 트랜지스터 및 그의 제조 방법 | |
| JPH065621A (ja) | トランジスタスペーサ構成体 | |
| US7176110B2 (en) | Technique for forming transistors having raised drain and source regions with different heights | |
| US6661066B2 (en) | Semiconductor device including inversely tapered gate electrode and manufacturing method thereof | |
| US6417056B1 (en) | Method to form low-overlap-capacitance transistors by forming microtrench at the gate edge | |
| JP3127580B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06275635A (ja) | 半導体装置の製造方法 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| JP2990784B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR100320436B1 (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| JP3374534B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100699819B1 (ko) | 모스 트랜지스터의 형성방법 | |
| KR100613373B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| KR0125296B1 (ko) | 모스펫(mosfet) 제조방법 | |
| KR100356793B1 (ko) | 비씨-에스오아이 소자의 제조방법 | |
| US6191019B1 (en) | Method for forming a polysilicon layer in a polycide process flow | |
| KR100301815B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100566942B1 (ko) | 질화측벽 식각 후 폴리 피팅을 방지하는 트랜지스터제조방법 | |
| JPS6376481A (ja) | 半導体装置及びその製造方法 | |
| KR100639022B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100501542B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100273299B1 (ko) | 모스 트랜지스터 제조방법 |