JP2990784B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2990784B2 JP2990784B2 JP2287593A JP28759390A JP2990784B2 JP 2990784 B2 JP2990784 B2 JP 2990784B2 JP 2287593 A JP2287593 A JP 2287593A JP 28759390 A JP28759390 A JP 28759390A JP 2990784 B2 JP2990784 B2 JP 2990784B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate electrode
- forming
- source
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術［第３図］ D.発明が解決しようとする問題点［第４図］ E.問題点を解決するための手段 F.作用 G.実施例［第１図、第２図］ a.第１の実施例［第１図］ b.第２の実施例［第２図］ H.発明の効果 （A.産業上の利用分野） 本発明は薄膜トランジスタの製造方法、特にボトムゲ
ート型の薄膜トランジスタの製造方法に関する。
ート型の薄膜トランジスタの製造方法に関する。
（B.発明の概要） 本発明は、上記の薄膜トランジスタの製造方法におい
て、 ボトムゲート電極とチャンネルとの間の位置ずれをソ
ース及びドレイン領域の不純物濃度の制御性低下、クラ
ック発生等の不都合を伴うことなく是正するため、 ゲート絶縁膜で覆われたボトムゲート電極の側面にソ
ース及びドレイン領域と同じ導電型の不純物を含有した
多結晶シリコンからなるサイドウォールを形成すること
とし、その後に形成した半導体薄膜に対する、ソース及
びドレイン領域を形成する不純物のドープを、チャンネ
ルとする部分のみならず上記サイドウォールが形成され
た部分上をもマスクした状態で行うこととし、その不純
物の活性化のための熱処理で上記サイドウォール中の上
記不純物を半導体薄膜中に拡散させてライトドープトソ
ース及びドレイン領域が形成されるようにするものであ
り、 ボトムゲート電極の基部周縁における劣化を防止する
ため、 ボトムゲート電極の形成後ゲート絶縁膜形成前に該ボ
トムゲート電極の側面に多結晶シリコンからなるサイド
ウォールを形成するものである。
て、 ボトムゲート電極とチャンネルとの間の位置ずれをソ
ース及びドレイン領域の不純物濃度の制御性低下、クラ
ック発生等の不都合を伴うことなく是正するため、 ゲート絶縁膜で覆われたボトムゲート電極の側面にソ
ース及びドレイン領域と同じ導電型の不純物を含有した
多結晶シリコンからなるサイドウォールを形成すること
とし、その後に形成した半導体薄膜に対する、ソース及
びドレイン領域を形成する不純物のドープを、チャンネ
ルとする部分のみならず上記サイドウォールが形成され
た部分上をもマスクした状態で行うこととし、その不純
物の活性化のための熱処理で上記サイドウォール中の上
記不純物を半導体薄膜中に拡散させてライトドープトソ
ース及びドレイン領域が形成されるようにするものであ
り、 ボトムゲート電極の基部周縁における劣化を防止する
ため、 ボトムゲート電極の形成後ゲート絶縁膜形成前に該ボ
トムゲート電極の側面に多結晶シリコンからなるサイド
ウォールを形成するものである。
（C.従来技術）［第３図］ IC、LSI、VLSI等の半導体装置として半導体基板に普
通のMOSトランジスタを形成すると共に半導体基板表面
の層間絶縁膜上に薄膜トランジスタを形成したものがあ
り、例えばNIKKEI ELECTRONICS 1985.10.7「多結晶Si
トランジスタの３次元LSIメモリへの応用」P260〜274等
に紹介されている。
通のMOSトランジスタを形成すると共に半導体基板表面
の層間絶縁膜上に薄膜トランジスタを形成したものがあ
り、例えばNIKKEI ELECTRONICS 1985.10.7「多結晶Si
トランジスタの３次元LSIメモリへの応用」P260〜274等
に紹介されている。
第３図（Ａ）乃至（Ｅ）はそのような薄膜トランジス
タの製造方法の従来例の一を工程順に示す断面図であ
る。
タの製造方法の従来例の一を工程順に示す断面図であ
る。
（Ａ）半導体基板１上にバルクMOSトランジスタを形成
した後、層間絶縁膜３上にボトムゲート電極４を形成
し、しかる後ゲート絶縁膜５を形成する。同図（Ａ）は
ボトムゲート電極４形成後の状態を示す。２はバルクMO
Sトランジスタのシリコンゲート電極である。
した後、層間絶縁膜３上にボトムゲート電極４を形成
し、しかる後ゲート絶縁膜５を形成する。同図（Ａ）は
ボトムゲート電極４形成後の状態を示す。２はバルクMO
Sトランジスタのシリコンゲート電極である。
（Ｂ）次に、層間絶縁膜３を選択的にエッチングするこ
とにより同図（Ｂ）に示すように上記ゲート電極２を露
出させるコンタクトホール６を形成する。
とにより同図（Ｂ）に示すように上記ゲート電極２を露
出させるコンタクトホール６を形成する。
７はコンタクトホール６形成後にゲート電極２表面に
生じた自然酸化膜である。
生じた自然酸化膜である。
（Ｃ）次に、フッ酸HFを用いてのウェットエッチングに
より同図（Ｃ）に示すように上記自然酸化膜７を除去す
る。
より同図（Ｃ）に示すように上記自然酸化膜７を除去す
る。
（Ｄ）次に、同図（Ｄ）に示すように、チャンネル、ソ
ース及びドレイン領域となる多結晶シリコン膜８を形成
する。
ース及びドレイン領域となる多結晶シリコン膜８を形成
する。
（Ｅ）その後、同図（Ｅ）に示すようにレジスト膜９を
マスクとしてチャンネルを形成すべき部分を覆い、例え
ばボロンＢ等ソース及びドレイン領域形成用不純物を多
結晶シリコン膜８にイオン打込みする。同図において、
10はソース領域、11はドレイン領域、12はチャンネル領
域である。
マスクとしてチャンネルを形成すべき部分を覆い、例え
ばボロンＢ等ソース及びドレイン領域形成用不純物を多
結晶シリコン膜８にイオン打込みする。同図において、
10はソース領域、11はドレイン領域、12はチャンネル領
域である。
そして、イオン打込み後、活性化のためのアニールを
行う。
行う。
（D.発明が解決しようとする問題点）［第４図］ ところで、第３図に示すような従来の薄膜トランジス
タの製造方法には、第１に、ボトムゲート電極４と、不
純物のイオン打込みの際多結晶シリコンからなる半導体
薄膜８上を覆うレジスト膜９との間に位置関係のずれが
あると第４図に示すようにチャンネル切れが生じ、MOS
トランジスタとして機能しなくなる虞れがあるという問
題があった。
タの製造方法には、第１に、ボトムゲート電極４と、不
純物のイオン打込みの際多結晶シリコンからなる半導体
薄膜８上を覆うレジスト膜９との間に位置関係のずれが
あると第４図に示すようにチャンネル切れが生じ、MOS
トランジスタとして機能しなくなる虞れがあるという問
題があった。
即ち、LSI、VLSI等の高集積化に伴って薄膜トランジ
スタが微細化する一方でありそのため、チャンネル12を
形成すべき領域をマスクするレジスト膜９を正確にボト
ムゲート電極４上に位置合せすることがマスク合せ精度
の限界性によって難しくなりつつある。そのため、レジ
スト膜９が第４図に示すようにボトムゲート電極４と位
置が整合しない場合が生じ得る。すると、チャンネル12
にゲート電圧による電界が及ばない部分が生じることに
なる。つまり、チャネル切れが生じるのである。これで
は薄膜トランジスタがMOSトランジスタとして機能し得
ないので看過できない問題となる。
スタが微細化する一方でありそのため、チャンネル12を
形成すべき領域をマスクするレジスト膜９を正確にボト
ムゲート電極４上に位置合せすることがマスク合せ精度
の限界性によって難しくなりつつある。そのため、レジ
スト膜９が第４図に示すようにボトムゲート電極４と位
置が整合しない場合が生じ得る。すると、チャンネル12
にゲート電圧による電界が及ばない部分が生じることに
なる。つまり、チャネル切れが生じるのである。これで
は薄膜トランジスタがMOSトランジスタとして機能し得
ないので看過できない問題となる。
尤も、その問題を解決するため、上記NIKKEI ELECTR
ONICS 1985.10.7「多結晶Siトランジスタの３次元LSI
メモリへの応用」では、チャンネル、ソース及びドレイ
ン領域となる半導体薄膜の形成後ボロンＢを含んだガラ
ス（SiO2）をスピン塗布し、異方性エッチングによりこ
のガラスのボトムゲート電極の真上にあたる部分を除去
し、その後、熱処理によってガラス中のボロンＢを拡散
することによりソース及びドレイン領域を形成するとい
う技術が提案されている。これによれば、半導体薄膜の
ボトムゲート電極の真上のチャンネルを形成すべき領域
には不純物がドープされず、ボトムゲート電極の側壁に
あたるソース及びドレイン領域を形成すべき領域には不
純物が正確にドープされるようにすることができる。
ONICS 1985.10.7「多結晶Siトランジスタの３次元LSI
メモリへの応用」では、チャンネル、ソース及びドレイ
ン領域となる半導体薄膜の形成後ボロンＢを含んだガラ
ス（SiO2）をスピン塗布し、異方性エッチングによりこ
のガラスのボトムゲート電極の真上にあたる部分を除去
し、その後、熱処理によってガラス中のボロンＢを拡散
することによりソース及びドレイン領域を形成するとい
う技術が提案されている。これによれば、半導体薄膜の
ボトムゲート電極の真上のチャンネルを形成すべき領域
には不純物がドープされず、ボトムゲート電極の側壁に
あたるソース及びドレイン領域を形成すべき領域には不
純物が正確にドープされるようにすることができる。
しかしながら、この場合、スピン塗布するガラスは不
純物濃度をユーザーの希望どおりに変えることができな
いようになっており、ソース及びドレイン領域を形成す
るのに好都合な不純物濃度にすることは実際上難しい。
また、薄膜トランジスタをLDD（Light Doped Drain）
構造にして耐圧等の向上を図ることが不可能であり、更
にはスピン塗布したガラス膜にはクラックが生じ易く、
水分等により侵蝕され易いという問題もあり、ガラスを
スピン塗布する方法は好ましいとはいえなかった。
純物濃度をユーザーの希望どおりに変えることができな
いようになっており、ソース及びドレイン領域を形成す
るのに好都合な不純物濃度にすることは実際上難しい。
また、薄膜トランジスタをLDD（Light Doped Drain）
構造にして耐圧等の向上を図ることが不可能であり、更
にはスピン塗布したガラス膜にはクラックが生じ易く、
水分等により侵蝕され易いという問題もあり、ガラスを
スピン塗布する方法は好ましいとはいえなかった。
第２に、第３図に示した従来の薄膜トランジスタの製
造方法には、層間絶縁膜３にコンタクトホール６形成後
バルクMOSトランジスタのゲート電極４の表面に生じた
自然酸化膜７をフッ酸HFにより除去する際に、薄膜トラ
ンジスタのゲート絶縁膜５のボトムゲート電極４の基部
周縁を覆う部分13が侵蝕されて膜が薄くなり劣化し易い
という問題があった。
造方法には、層間絶縁膜３にコンタクトホール６形成後
バルクMOSトランジスタのゲート電極４の表面に生じた
自然酸化膜７をフッ酸HFにより除去する際に、薄膜トラ
ンジスタのゲート絶縁膜５のボトムゲート電極４の基部
周縁を覆う部分13が侵蝕されて膜が薄くなり劣化し易い
という問題があった。
というのは、自然酸化膜７をエッチングするフッ酸HF
は、当然のことながら、ゲート絶縁膜５をも侵蝕するの
で、ゲート絶縁膜５の最も劣化し易いところであるボト
ムゲート電極４の基部周縁を覆う部分がこのフッ酸HFに
より劣化して絶縁性が悪くなり、信頼度が低下するから
である。
は、当然のことながら、ゲート絶縁膜５をも侵蝕するの
で、ゲート絶縁膜５の最も劣化し易いところであるボト
ムゲート電極４の基部周縁を覆う部分がこのフッ酸HFに
より劣化して絶縁性が悪くなり、信頼度が低下するから
である。
本発明はこのような問題点を解決すべく為されたもの
であり、一つの目的は、ボトムゲート電極とチャンネル
との間の位置ずれをソース及びドレイン領域の不純物濃
度の制御性低下、クラック発生等の不都合を伴うことな
く是正することにあり、他の目的は、ボトムゲート電極
の基部周縁におけるゲート絶縁膜の薄膜化、劣化を防止
することにある。
であり、一つの目的は、ボトムゲート電極とチャンネル
との間の位置ずれをソース及びドレイン領域の不純物濃
度の制御性低下、クラック発生等の不都合を伴うことな
く是正することにあり、他の目的は、ボトムゲート電極
の基部周縁におけるゲート絶縁膜の薄膜化、劣化を防止
することにある。
（E.問題点を解決するための手段） 請求項（１）の薄膜トランジスタの製造方法は、ゲー
ト絶縁膜で覆われたボトムゲート電極の側面にソース及
びドレイン領域と同じ導電型の不純物を含有したサイド
ウォールを形成することとし、その後に形成した半導体
薄膜に対する、ソース及びドレイン領域を形成する不純
物のドープを、チャンネルとする部分のみならず上記サ
イドウォールが形成された部分上をもマスクした状態で
行うこととし、その不純物の活性化のための熱処理で上
記サイドウォール中の上記不純物を半導体薄膜中に拡散
させてライトドープトソース及びドレイン領域が形成さ
れるようにすることを特徴とする。
ト絶縁膜で覆われたボトムゲート電極の側面にソース及
びドレイン領域と同じ導電型の不純物を含有したサイド
ウォールを形成することとし、その後に形成した半導体
薄膜に対する、ソース及びドレイン領域を形成する不純
物のドープを、チャンネルとする部分のみならず上記サ
イドウォールが形成された部分上をもマスクした状態で
行うこととし、その不純物の活性化のための熱処理で上
記サイドウォール中の上記不純物を半導体薄膜中に拡散
させてライトドープトソース及びドレイン領域が形成さ
れるようにすることを特徴とする。
請求項（２）の薄膜トランジスタの製造方法は、ボト
ムゲート電極の形成後ゲート絶縁膜形成前に該ボトムゲ
ート電極の側面に多結晶シリコンからなるサイドウォー
ルを形成することを特徴とする。
ムゲート電極の形成後ゲート絶縁膜形成前に該ボトムゲ
ート電極の側面に多結晶シリコンからなるサイドウォー
ルを形成することを特徴とする。
（F.作用） 請求項（１）の薄膜トランジスタの製造方法によれ
ば、サイドウォール中の不純物が半導体薄膜のボトムゲ
ート電極側面にあたる部分に拡散することによりソース
及びドレイン領域が自己整合的に位置決めされるように
することができるうえ、ソース及びドレイン領域形成用
イオン打込みの際チャンネルをマスクするレジスト膜は
チャンネルのみならず、サイドウォールの上の部分上を
もマスクするように形成され、チャンネル部分は確実に
マスクできるように形成されているので、多少の位置ず
れが生じてもチャンネル切れは生じない。
ば、サイドウォール中の不純物が半導体薄膜のボトムゲ
ート電極側面にあたる部分に拡散することによりソース
及びドレイン領域が自己整合的に位置決めされるように
することができるうえ、ソース及びドレイン領域形成用
イオン打込みの際チャンネルをマスクするレジスト膜は
チャンネルのみならず、サイドウォールの上の部分上を
もマスクするように形成され、チャンネル部分は確実に
マスクできるように形成されているので、多少の位置ず
れが生じてもチャンネル切れは生じない。
そして、サイドウォール中の不純物による半導体薄膜
中の濃度を低くし、レジスト膜をマスクとしてイオン打
込みする不純物濃度を高く設定することにより、半導体
薄膜のサイドウォールと接する部分はそれより外側の部
分、即ちソース及びドレイン領域よりも低不純物濃度に
できるので、ライトドープトソース及びドレイン領域と
することができ、延いては薄膜トランジスタをLDD構成
にすることができる。
中の濃度を低くし、レジスト膜をマスクとしてイオン打
込みする不純物濃度を高く設定することにより、半導体
薄膜のサイドウォールと接する部分はそれより外側の部
分、即ちソース及びドレイン領域よりも低不純物濃度に
できるので、ライトドープトソース及びドレイン領域と
することができ、延いては薄膜トランジスタをLDD構成
にすることができる。
また、サイドフォールの不純物濃度はイオン打込みに
より任意に設定でき、LDD構成に都合の良い濃度に容易
に制御し得る。更にまた、グラスをスピン塗布するとい
うことがないので、クラックが生じ易くなり信頼度が低
くなるという問題も生じない。
より任意に設定でき、LDD構成に都合の良い濃度に容易
に制御し得る。更にまた、グラスをスピン塗布するとい
うことがないので、クラックが生じ易くなり信頼度が低
くなるという問題も生じない。
請求項（２）の薄膜トランジスタの製造方法によれ
ば、ゲート絶縁膜形成前にボトムゲート電極の側面にサ
イドウォールを形成するのでゲート絶縁膜をサイドウォ
ールによって段差がなだらかになったところに形成でき
る。従って、ゲート絶縁膜のボトムゲート電極の基部を
覆う部分が薄くなり自然酸化膜の除去の際にエッチ液で
侵蝕されて劣化し絶縁性が悪くなることを防止すること
ができる。
ば、ゲート絶縁膜形成前にボトムゲート電極の側面にサ
イドウォールを形成するのでゲート絶縁膜をサイドウォ
ールによって段差がなだらかになったところに形成でき
る。従って、ゲート絶縁膜のボトムゲート電極の基部を
覆う部分が薄くなり自然酸化膜の除去の際にエッチ液で
侵蝕されて劣化し絶縁性が悪くなることを防止すること
ができる。
そして、サイドウォールが導電性を有する多結晶シリ
コンからなるので、ゲート電極と一体化し、従って、ゲ
ート電極と半導体薄膜のチャンネルとの間に若干の位置
ずれがあってもゲート電極側面のサイドウォールがゲー
トとして機能しうる。従って、チャンネル切れが生じる
ことを防止することができる。
コンからなるので、ゲート電極と一体化し、従って、ゲ
ート電極と半導体薄膜のチャンネルとの間に若干の位置
ずれがあってもゲート電極側面のサイドウォールがゲー
トとして機能しうる。従って、チャンネル切れが生じる
ことを防止することができる。
（G.実施例）［第１図、第２図］ 以下、本発明薄膜トランジスタの製造方法を図示実施
例に従って詳細に説明する。
例に従って詳細に説明する。
（a.第１の実施例）［第１図］ 第１図（Ａ）乃至（Ｅ）は本発明薄膜トランジスタの
製造方法の第１の実施例を工程順に示す断面図である。
製造方法の第１の実施例を工程順に示す断面図である。
（Ａ）図示しない半導体基板上の層間絶縁膜３上にボト
ムゲート電極４を形成し、その後ゲート絶縁膜５を形成
する。同図（Ａ）は該ゲート絶縁膜５形成後の状態を示
す。
ムゲート電極４を形成し、その後ゲート絶縁膜５を形成
する。同図（Ａ）は該ゲート絶縁膜５形成後の状態を示
す。
（Ｂ）次に、同図（Ａ）に示すように、表面にボロンＢ
がドープされたサイドウォール形成用多結晶シリコン膜
14を形成する。該膜14は、例えば多結晶シリコンのCVD
及びボロンのイオン打込みにより形成する。
がドープされたサイドウォール形成用多結晶シリコン膜
14を形成する。該膜14は、例えば多結晶シリコンのCVD
及びボロンのイオン打込みにより形成する。
（Ｃ）次に、上記サイドウォール形成用多結晶シリコン
膜14に対して異方性エッチングをすることによりボトム
ゲート電極４の側面にゲート絶縁膜５を介して上記多結
晶シリコンからなるサイドウォール15を形成し、しかる
後、チャンネル、ソース及びドレイン領域となる多結晶
シリコン膜８を形成する。第２図（Ｃ）は該多結晶シリ
コン膜８形成後の状態を示す。
膜14に対して異方性エッチングをすることによりボトム
ゲート電極４の側面にゲート絶縁膜５を介して上記多結
晶シリコンからなるサイドウォール15を形成し、しかる
後、チャンネル、ソース及びドレイン領域となる多結晶
シリコン膜８を形成する。第２図（Ｃ）は該多結晶シリ
コン膜８形成後の状態を示す。
（Ｄ）次に、同図（Ｄ）に示すように、レジスト膜９で
多結晶シリコン膜８のチャンネルとなる部分をマスク
し、その状態でソース及びドレイン領域を形成するため
の不純物のイオン打込みをする。すると、ソース領域1
0、ドレイン領域11が形成される。
多結晶シリコン膜８のチャンネルとなる部分をマスク
し、その状態でソース及びドレイン領域を形成するため
の不純物のイオン打込みをする。すると、ソース領域1
0、ドレイン領域11が形成される。
この場合、レジスト膜９の幅（チャンネル方向におけ
る長さ）はチャンネル上のみならず、サイドウォール15
が形成された部分上も覆うように広くしておく。なぜな
らば、大きくすると多少の位置ずれが生じてもチャンネ
ルを形成すべき部分にソース及びドレイン領域形成用不
純物がドープされるのを確実に防止できるというレジス
ト膜９の位置合わせ余裕が生じるからであり、また、特
にドレイン側に不純物がドープされない領域が延びると
LDD構成にできるからである。なお、上記位置合せ余裕
はサイドウォール15の厚さに応じて大きくできる。
る長さ）はチャンネル上のみならず、サイドウォール15
が形成された部分上も覆うように広くしておく。なぜな
らば、大きくすると多少の位置ずれが生じてもチャンネ
ルを形成すべき部分にソース及びドレイン領域形成用不
純物がドープされるのを確実に防止できるというレジス
ト膜９の位置合わせ余裕が生じるからであり、また、特
にドレイン側に不純物がドープされない領域が延びると
LDD構成にできるからである。なお、上記位置合せ余裕
はサイドウォール15の厚さに応じて大きくできる。
また、特にドレイン側に不純物がドープされない領域
が延びるとLDD構成にでき得るので適度の位置ずれはか
えって好ましいといえる。
が延びるとLDD構成にでき得るので適度の位置ずれはか
えって好ましいといえる。
（Ｅ）その後、レジスト膜９を除去したうえで熱処理し
て不純物を活性化する。すると、サイドウォール15、15
中の不純物が多結晶シリコン膜８中に拡散し、多結晶シ
リコン膜８の現段階におけるチャンネルのゲート電極４
からずれたところがP-型の（即ち、ライトドープトの）
ソース領域10a、ドレイン領域11aとなる。
て不純物を活性化する。すると、サイドウォール15、15
中の不純物が多結晶シリコン膜８中に拡散し、多結晶シ
リコン膜８の現段階におけるチャンネルのゲート電極４
からずれたところがP-型の（即ち、ライトドープトの）
ソース領域10a、ドレイン領域11aとなる。
その結果、LDD構成の薄膜トランジスタが形成され
る。
る。
本薄膜トランジスタは、第１図（Ｄ）に示す工程が終
了した段階ではチャンネル切れを起していても熱処理に
よりサイドウォール15中の不純物を拡散させることによ
り多結晶シリコン膜８のボトムゲート電極４から稍ずれ
たところにあたる部分をライトドープ領域10a、11aとす
ることができるのでレジスト膜の位置合せ精度が多少悪
くてもチャンネル切れをなくすことができるし、それに
とどまらずLDD構造にできるので性能が良くなる。
了した段階ではチャンネル切れを起していても熱処理に
よりサイドウォール15中の不純物を拡散させることによ
り多結晶シリコン膜８のボトムゲート電極４から稍ずれ
たところにあたる部分をライトドープ領域10a、11aとす
ることができるのでレジスト膜の位置合せ精度が多少悪
くてもチャンネル切れをなくすことができるし、それに
とどまらずLDD構造にできるので性能が良くなる。
尚、薄膜トランジスタをLDD構造にするには、レジス
ト膜９をマスクとする不純物のイオン打込みにより形成
される領域の不純物濃度よりも、サイドウォール中から
多結晶シリコン膜８へ不純物が拡散することにより形成
される領域の不純物濃度の方が低くなるようにサイドウ
ォール15の不純物濃度を調節することが必要であるが、
その制御はイオン打込み技術により高精度に行うことが
できる。
ト膜９をマスクとする不純物のイオン打込みにより形成
される領域の不純物濃度よりも、サイドウォール中から
多結晶シリコン膜８へ不純物が拡散することにより形成
される領域の不純物濃度の方が低くなるようにサイドウ
ォール15の不純物濃度を調節することが必要であるが、
その制御はイオン打込み技術により高精度に行うことが
できる。
そして、ガラスのスピン塗布技術を用いていないので
熱処理後クラックが入り易くなるという虞れがないとい
う利点もある。
熱処理後クラックが入り易くなるという虞れがないとい
う利点もある。
（b.第２の実施例）［第２図］ 第２図（Ａ）乃至（Ｄ）は本発明薄膜トランジスタの
製造方法の第２の実施例を工程順に示す断面図である。
製造方法の第２の実施例を工程順に示す断面図である。
（Ａ）図示しない半導体基板上の層間絶縁膜３上にボト
ムゲート電極４を形成した後、同図（Ａ）に示すよう
に、多結晶シリコン等からなるサイドウォール16を形成
する。
ムゲート電極４を形成した後、同図（Ａ）に示すよう
に、多結晶シリコン等からなるサイドウォール16を形成
する。
（Ｂ）次いで、同図（Ｂ）に示すようにCVDにより層間
絶縁膜５を形成する。
絶縁膜５を形成する。
（Ｃ）次に、フッ酸HFを用いてのウェット処理を施す。
これは、第３図（Ｂ）において示したところのバルクMO
Sトランジスタのシリコンゲート電極２の表面の自然酸
化膜７を除去するために行うものである。
これは、第３図（Ｂ）において示したところのバルクMO
Sトランジスタのシリコンゲート電極２の表面の自然酸
化膜７を除去するために行うものである。
従来においてはこの処理によりゲート絶縁膜５のボト
ムゲート電極４基部を覆うところ17が劣化すると耐圧低
下等の問題が生じたが、本薄膜トランジスタの製造方法
によれば、ボトムゲート電極４の側壁がサイドウォール
16で覆われているので耐圧低下の虞れは全くない。ま
た、サイドウォール16によりゲート絶縁膜５がなだらか
になり、ゲート絶縁膜５が侵蝕されて薄膜化する度合も
少なくなる。
ムゲート電極４基部を覆うところ17が劣化すると耐圧低
下等の問題が生じたが、本薄膜トランジスタの製造方法
によれば、ボトムゲート電極４の側壁がサイドウォール
16で覆われているので耐圧低下の虞れは全くない。ま
た、サイドウォール16によりゲート絶縁膜５がなだらか
になり、ゲート絶縁膜５が侵蝕されて薄膜化する度合も
少なくなる。
（Ｄ）その後、普通の薄膜トランジスタの製造方法と同
じ方法で同図（Ｄ）に示すようにチャンネル12、ソース
領域10、ドレイン領域11を形成する。
じ方法で同図（Ｄ）に示すようにチャンネル12、ソース
領域10、ドレイン領域11を形成する。
本薄膜トランジスタの製造方法によれば、ボトムゲー
ト電極４形成後該ボトムゲート電極４側面にサイドウォ
ール15を形成し、しかる後、ゲート絶縁膜５を形成する
ので、ゲート絶縁膜５がボトムゲート電極４基部を覆う
部分での薄膜化を阻むことができる。従って、耐圧を確
保し信頼度の向上を図ることができる。
ト電極４形成後該ボトムゲート電極４側面にサイドウォ
ール15を形成し、しかる後、ゲート絶縁膜５を形成する
ので、ゲート絶縁膜５がボトムゲート電極４基部を覆う
部分での薄膜化を阻むことができる。従って、耐圧を確
保し信頼度の向上を図ることができる。
そして、サイドウォール16が導電性を有する多結晶シ
リコンからなるので、ゲート電極４と一体化し、従っ
て、ゲート電極４と半導体薄膜８のチャンネル12との間
に若干の位置ずれがあってもゲート電極４側面のサイド
ウォール16がゲートとして機能しうる。依って、チャン
ネル切れが生じることを防止することができる。
リコンからなるので、ゲート電極４と一体化し、従っ
て、ゲート電極４と半導体薄膜８のチャンネル12との間
に若干の位置ずれがあってもゲート電極４側面のサイド
ウォール16がゲートとして機能しうる。依って、チャン
ネル切れが生じることを防止することができる。
（H.発明の効果） 以上に述べたように、請求項（１）の薄膜トランジス
タの製造方法は、ボトムゲート電極及びゲート絶縁膜を
順次形成した後、上記ゲート絶縁膜で表面を覆われた上
記ボトムゲート電極の側面に薄膜トランジスタのソース
及びドレイン領域と同じ導電型の不純物を含有した多結
晶シリコンからなるサイドウォールを形成する工程と、
上記ゲート絶縁膜及びボトムゲート電極上にチャンネ
ル、ソース及びドレイン領域となる半導体薄膜を形成す
る工程と、該半導体薄膜に対して、それのチャンネルと
なる部分を上記サイドウォール形成部分上も含めマスク
した状態で上記導電型の不純物をドープすることにより
ソース及びドレイン領域を形成する工程と、上記ドープ
された不純物を熱処理により活性化すると共に、上記サ
イドウォール中の上記不純物を上記半導体薄膜内に拡散
させてライトドープトソース及びドレイン領域を形成す
る工程と、を有することを特徴とする。
タの製造方法は、ボトムゲート電極及びゲート絶縁膜を
順次形成した後、上記ゲート絶縁膜で表面を覆われた上
記ボトムゲート電極の側面に薄膜トランジスタのソース
及びドレイン領域と同じ導電型の不純物を含有した多結
晶シリコンからなるサイドウォールを形成する工程と、
上記ゲート絶縁膜及びボトムゲート電極上にチャンネ
ル、ソース及びドレイン領域となる半導体薄膜を形成す
る工程と、該半導体薄膜に対して、それのチャンネルと
なる部分を上記サイドウォール形成部分上も含めマスク
した状態で上記導電型の不純物をドープすることにより
ソース及びドレイン領域を形成する工程と、上記ドープ
された不純物を熱処理により活性化すると共に、上記サ
イドウォール中の上記不純物を上記半導体薄膜内に拡散
させてライトドープトソース及びドレイン領域を形成す
る工程と、を有することを特徴とする。
従って、請求項（１）の薄膜トランジスタの製造方法
によれば、サイドウォール中の不純物が半導体薄膜のボ
トムゲート電極側面にあたる部分に拡散することにより
ソース及びドレイン領域が自己整合的に位置決めされる
ようにすることができるうえ、ソース及びドレイン領域
形成用イオン打込みの際チャンネルをマスクするレジス
ト膜はチャンネルのみならず、サイドウォールの上の部
分上をもマスクするように形成され、チャンネル部分は
確実にマスクできるように形成されているので、多少の
位置ずれが生じてもチャンネル切れは生じない。
によれば、サイドウォール中の不純物が半導体薄膜のボ
トムゲート電極側面にあたる部分に拡散することにより
ソース及びドレイン領域が自己整合的に位置決めされる
ようにすることができるうえ、ソース及びドレイン領域
形成用イオン打込みの際チャンネルをマスクするレジス
ト膜はチャンネルのみならず、サイドウォールの上の部
分上をもマスクするように形成され、チャンネル部分は
確実にマスクできるように形成されているので、多少の
位置ずれが生じてもチャンネル切れは生じない。
そして、サイドウォール中の不純物による半導体薄膜
中の濃度を低くし、レジスト膜をマスクとしてイオン打
込みする不純物濃度を高く設定することにより、半導体
薄膜のサイドウォールと接する部分はそれより外側の部
分、即ちソース及びドレイン領域よりも低不純物濃度に
できるので、ライトドープトソース及びドレイン領域と
することができ、延いては薄膜トランジスタをLDD構成
にすることができる。
中の濃度を低くし、レジスト膜をマスクとしてイオン打
込みする不純物濃度を高く設定することにより、半導体
薄膜のサイドウォールと接する部分はそれより外側の部
分、即ちソース及びドレイン領域よりも低不純物濃度に
できるので、ライトドープトソース及びドレイン領域と
することができ、延いては薄膜トランジスタをLDD構成
にすることができる。
また、サイドフォールの不純物濃度はイオン打込みに
より任意に設定でき、LDD構成に都合の良い濃度に容易
に制御し得る。更にまた、グラスをスピン塗布するとい
うことがないので、クラックが生じ易くなり信頼度が低
くなるという問題も回避できる。
より任意に設定でき、LDD構成に都合の良い濃度に容易
に制御し得る。更にまた、グラスをスピン塗布するとい
うことがないので、クラックが生じ易くなり信頼度が低
くなるという問題も回避できる。
請求項（２）の薄膜トランジスタの製造方法は、ボト
ムゲート電極の形成後ゲート絶縁膜形成前に該ボトムゲ
ート電極の側面に多結晶シリコンからなるサイドウォー
ルを形成する工程を有することを特徴とするものであ
る。
ムゲート電極の形成後ゲート絶縁膜形成前に該ボトムゲ
ート電極の側面に多結晶シリコンからなるサイドウォー
ルを形成する工程を有することを特徴とするものであ
る。
従って、請求項（２）の薄膜トランジスタの製造方法
によれば、ゲート絶縁膜形成前にボトムゲート電極の側
面にサイドウォールを形成するのでゲート絶縁膜をサイ
ドウォールによって段差がなだらかになったところに形
成できる。従って、ゲート絶縁膜のボトムゲート電極の
基部を覆う部分が薄くなり自然酸化膜の除去の際にエッ
チ液で侵触されて劣化し絶縁性が悪くなることを防止す
ることができる。
によれば、ゲート絶縁膜形成前にボトムゲート電極の側
面にサイドウォールを形成するのでゲート絶縁膜をサイ
ドウォールによって段差がなだらかになったところに形
成できる。従って、ゲート絶縁膜のボトムゲート電極の
基部を覆う部分が薄くなり自然酸化膜の除去の際にエッ
チ液で侵触されて劣化し絶縁性が悪くなることを防止す
ることができる。
そして、サイドウォールが導電性を有する多結晶シリ
コンからなるので、ゲート電極と一体化し、従って、ゲ
ート電極と半導体薄膜のチャンネルとの間に若干の位置
ずれがあってもゲート電極側面のサイドウォールがゲー
トとして機能しうる。従って、チャンネル切れが生じる
ことを防止することができる。
コンからなるので、ゲート電極と一体化し、従って、ゲ
ート電極と半導体薄膜のチャンネルとの間に若干の位置
ずれがあってもゲート電極側面のサイドウォールがゲー
トとして機能しうる。従って、チャンネル切れが生じる
ことを防止することができる。
第１図（Ａ）乃至（Ｅ）は本発明薄膜トランジスタの製
造方法の第１の実施例を工程順に示す断面図、第２図
（Ａ）乃至（Ｄ）は本発明薄膜トランジスタの製造方法
の第２の実施例を工程順に示す断面図、第３図（Ａ）乃
至（Ｅ）は薄膜トランジスタの製造方法の従来例を工程
順に示す断面図、第４図は発明が解決しようとする問題
点を示す断面図である。 符号の説明 ４……ボトムゲート電極、 ５……ゲート絶縁膜、８……半導体薄膜、 10……ソース、 10a……ライトドープトソース、 11……ドレイン、 11a……ライトドープトドレイン、 12……チャンネル、 15、16……サイドウォール。
造方法の第１の実施例を工程順に示す断面図、第２図
（Ａ）乃至（Ｄ）は本発明薄膜トランジスタの製造方法
の第２の実施例を工程順に示す断面図、第３図（Ａ）乃
至（Ｅ）は薄膜トランジスタの製造方法の従来例を工程
順に示す断面図、第４図は発明が解決しようとする問題
点を示す断面図である。 符号の説明 ４……ボトムゲート電極、 ５……ゲート絶縁膜、８……半導体薄膜、 10……ソース、 10a……ライトドープトソース、 11……ドレイン、 11a……ライトドープトドレイン、 12……チャンネル、 15、16……サイドウォール。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 H01L 27/11 H01L 21/8244
Claims (2)
- 【請求項１】ボトムゲート電極及びゲート絶縁膜を順次
形成した後、上記ゲート絶縁膜で表面を覆われた上記ボ
トムゲート電極の側面に薄膜トランジスタのソース及び
ドレイン領域と同じ導電型の不純物を含有した多結晶シ
リコンからなるサイドウォールを形成する工程と、 上記ゲート絶縁膜及びボトムゲート電極上にチャンネ
ル、ソース及びドレイン領域となる半導体薄膜を形成す
る工程と、 上記半導体薄膜に対して、それのチャンネルとなる部分
を上記サイドウォール形成部分上も含めマスクした状態
で上記導電型の不純物をドープすることによりソース及
びドレイン領域を形成する工程と、 上記ドープされた不純物を熱処理により活性化すると共
に、上記サイドウォール中の上記不純物を上記半導体薄
膜内に拡散させてライトドープトソース及びドレイン領
域を形成する工程と、 を有することを特徴とする薄膜トランジスタの製造方法 - 【請求項２】ボトムゲート電極の形成後ゲート絶縁膜形
成前に該ボトムゲート電極の側面に多結晶シリコンから
なるサイドウォールを形成する工程を有する ことを特徴とする薄膜トランジスタの製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287593A JP2990784B2 (ja) | 1990-10-24 | 1990-10-24 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287593A JP2990784B2 (ja) | 1990-10-24 | 1990-10-24 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162537A JPH04162537A (ja) | 1992-06-08 |
| JP2990784B2 true JP2990784B2 (ja) | 1999-12-13 |
Family
ID=17719303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2287593A Expired - Fee Related JP2990784B2 (ja) | 1990-10-24 | 1990-10-24 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990784B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858821A (en) * | 1993-05-12 | 1999-01-12 | Micron Technology, Inc. | Method of making thin film transistors |
| DE4435461C2 (de) | 1993-10-06 | 2001-09-20 | Micron Technology Inc N D Ges | Dünnfilmtransistor und dessen Herstellverfahren |
| KR0124626B1 (ko) * | 1994-02-01 | 1997-12-11 | 문정환 | 박막 트랜지스터 제조방법 |
| US6043507A (en) * | 1997-09-24 | 2000-03-28 | Micron Technology, Inc. | Thin film transistors and methods of making |
-
1990
- 1990-10-24 JP JP2287593A patent/JP2990784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162537A (ja) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2745498B2 (ja) | 半導体素子の製造方法 | |
| KR100484372B1 (ko) | 반도체 구조물 제작 방법 | |
| US4373965A (en) | Suppression of parasitic sidewall transistors in locos structures | |
| JP2886494B2 (ja) | 集積回路チップの製造方法 | |
| US7176071B2 (en) | Semiconductor device and fabrication method with etch stop film below active layer | |
| US6661066B2 (en) | Semiconductor device including inversely tapered gate electrode and manufacturing method thereof | |
| JP2002033490A (ja) | Ｓｏｉ−ｍｏｓ電界効果トランジスタ製造方法 | |
| JP2960925B2 (ja) | 半導体素子及びその製造方法 | |
| JPH10326891A (ja) | 半導体装置およびその製造方法 | |
| JP2847490B2 (ja) | トランジスタの製造方法 | |
| JPH065621A (ja) | トランジスタスペーサ構成体 | |
| JPH098321A (ja) | 半導体素子のトランジスター構造及びその製造方法 | |
| JP2990784B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5610424A (en) | Metal oxide semiconductor field effect transistor | |
| KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
| JPS60145664A (ja) | 半導体装置の製造方法 | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR100227644B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP2931243B2 (ja) | 半導体素子の製造方法 | |
| JP3584866B2 (ja) | 半導体装置の製造方法 | |
| KR100845105B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR960012262B1 (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR100273685B1 (ko) | 반도체장치제조방법 | |
| KR940002777B1 (ko) | Mos 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |