JPH04162537A

JPH04162537A - 薄膜トランジスタの製造方法

Info

Publication number: JPH04162537A
Application number: JP28759390A
Authority: JP
Inventors: Takeshi Yokoyama; 武横山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-10-24
Filing date: 1990-10-24
Publication date: 1992-06-08
Anticipated expiration: 2014-12-13
Also published as: JP2990784B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】以下の順序に従って本発明を説明する。

Ａ、産業上の利用分野Ｂ、発明の概要Ｃ１従来技術［第３図］Ｄ１発明が解決しようとする問題点［第４図］Ｅ０問題
点を解決するための手段Ｆ０作用Ｇ、実施例［第１図、第２図］ａ、第１の実施例［第１図〕ｂ、第２の実施例［第２図］Ｈ０発明の効果（Ａ、産業上の利用分野）本発明は薄膜トランジスタの製造方法、特にボトムゲー
ト型の薄膜トランジスタの製造方法に関する。

（Ｂ、発明の概要）本発明は、上記の薄膜トランジスタの製造方法において
、　　・ボトムゲート電極とチャンネルとの間の位置ずれをソー
ス及びドレイン領域の不純物濃度の制御性低下、クラッ
ク発生等の不都合を伴うことなく是正するため、ゲート絶縁膜で覆われたボトムゲート電極の側面にソー
ス及びドレイン領域と同じ導電型の不純物を含有したサ
イドウオールを形成するものであり、ボトムゲート電極の基部周縁−における劣化を防止する
ため、ボトムゲート電極の形成後ゲート絶縁膜形成前に該ボト
ムゲート電極の側面にサイドウオールを形成するもので
ある。

（Ｃ，従来技術）［第３図］ＩＣ，ＬＳＩ、ＶＬＳ　Ｉ等の半導体装置として半導体
基板に普通のＭＯＳ）ランジスタを形成すると共に半導
体基板表面の眉間絶縁膜上に薄膜トランジスタを形成し
たものがあり、例えばＮＩＫＫＥＩ　　ＥＬＥＣＴＲＯ
ＮＩＣ３１９８５，１０，７ｒ多結晶Ｓｉトランジスタ
の３次元ＬＳＩメモリへの応用Ｊ　Ｐ２６０〜２７４等
に紹介されている。

第３図（Ａ）乃至（Ｅ）はそのような薄膜トランジスタ
の製造方法の従来例の−を工程順に示す断面図である。

（Ａ）半導体基板１上にバルクＭＯＳトランジスタを形
成した後、層間絶縁膜３上にボトムゲート電極４を形成
し、しかる後ゲート絶縁膜５を形成する。同図（Ａ）は
ボトムゲート電極４形成後の状態を示す。２はバルクＭ
ＯＳトランジスタのシリコンゲート電極である。

（Ｂ）次に、眉間絶縁膜３を選択的にエツチングするこ
とにより同図（Ｂ）に示すように上記ゲート電極２を露
出させるコンタクトホール６を形成する。

７はコンタクトホール６形成後にゲート電極２表面に生
じた自然酸化膜である。

（Ｃ）次に、フッ酸ＨＦを用いてのウェットエツチング
により同図（Ｃ）に示すように上記自然酸化膜７を除去
する。

（Ｄ）次に、同図（Ｄ）に示すように、チャンネル、ソ
ース及びドレイン領域となる多結晶シリコン膜８を形成
する。

（Ｅ）その後、偶因（Ｅ）に示すようにレジスト膜９を
マスクとしてチャンネルを形成すべき部分を覆い、例え
ばボロ２８等ソース及びドレイン領域形成用不純物を多
結晶シリコン膜８にイオン打込みする。同図において、
１０はソース領域、１１はドレイン領域、１２はチャン
ネル領域である。

そして、イオン打込み後、活性化のためのアニールを行
う。

（Ｄ、発明が解決しようとする問題点）［第４図コところで、第３図に示すような従来の薄膜トランジスタ
の製造方法には、第１に、ボトムゲート電極４と、不純
物のイオン打込みの際多結晶シリコンからなる半導体薄
膜８上を覆うレジスト膜９との間に位置関係のずれがあ
ると第４図に示すようにチャンネル切れが生じ、ＭＯＳ
トランジスタとして機能しな（なる虞れがあるという問
題があった。

即ち、ＬＳＩ、ＶＬＳ　Ｉ等の高集積化に伴って薄膜ト
ランジスタが微細化する一方でありそのため、チャンネ
ル１２を形成すべき領域をマスクするレジスト膜９を正
確にボトムゲート電極４上に位置合せすることがマスク
合せ精度の限界性によって難しくなりつつある。そのた
め、レジスト膜９が第４図に示すようにボトムゲート電
極４と位置が整合しない場合が生じ得る。すると、チャ
ンネル１２にゲート電圧による電界が及ばない部分が生
じることになる。つまり、チャンネル切れが生じるので
ある。これでは薄膜トランジスタがＭＯＳトランジスタ
として機能し得ないので看過できない問題となる。

尤も、その問題を解決するため、上記ＮＩＫＫＥＩ　　ＥＬＥＣＴＲＯＮＩＣＳ１９８５．１
０．７　ｒ多結晶Ｓｉトランジスタの３次元ＬＳＩメモ
リへの応用」では、チャンネル、ソース及びドレイン領
域となる半導体薄膜の形成後ボロンＢを含んだガラス（
Ｓｉｎ、）をスピン塗布し、異方性エツチングによりこ
のガラスのボトムゲート電極の真上にあたる部分を除去
し、その後、熱処理によってガラス中のボロンＢを拡散
することによりソース及びドレイン領域を形成するとい
う技術が提案されている。これによれば、半導体薄膜の
ボトムゲート電極の真上のチャンネルを形成すべき領域
には不純物がドープされず、ボトムゲート電極の側壁に
あたるソース及びドレイン領域を形成すべき領域には不
純物が正確にドープされるようにすることができる。

しかしながら、この場合、スピン塗布するガラスは不純
物濃度をユーザーの希望どおりに変えることができない
ようになっており、ソース及びドレイン領域を形成する
のに好都合な不純物濃度にすることは実際上難しい。ま
た、薄膜トランジスタをＬＤＤ　（Ｌｉｇｈｔ　　Ｄｏ
ｐｅｄＤｒａｉｎ）構造にして耐圧等の向上を図ること
が不可能であり、更にはスピン塗布したガラス膜にはク
ラックが生じ易（、水分等により侵蝕され易いという問
題もあり、ガラスをスピン塗布する方法は好ましいとは
いえなかった。

第２に、第３図に示した従来の薄膜トランジスタの製造
方法には、眉間絶縁膜３にコンタクトホール６形成後バ
ルクＭＯＳ）ランジスタのゲート電極４の表面に生じた
自然酸化膜７をフッ酸ＨＦにより除去する際に、薄膜ト
ランジスタのゲート絶縁膜５のボトムゲート電極４の基
部周縁を覆う部分１３が侵蝕されて膜が薄（なり劣化し
易いという問題があった。

というのは、自然酸化膜７をエツチングするフッ酸ＨＦ
は、当然のことながら、ゲート絶縁膜５をも侵蝕するの
で、ゲート絶縁膜５の最も劣化し易いところであるボト
ムゲート電極４の基部周縁を覆う部分がこのフッ酸ＨＦ
により劣化して絶縁性が悪くなり、信頼度が低下するか
らである。

本発明はこのような問題点を解決すべく為されたもので
あり、一つの目的は、ボトムゲート電極とチャンネルと
の間の位置ずれをソース及びドレイン領域の不純物濃度
の制御性低下、クラック発生等の不都合を伴うことなく
是正することにあり、他の目的は、ボトムゲート電極の
基部周縁におけるゲート絶縁膜の薄膜化、劣化を防止す
ることにある。

（Ｅ９問題点を解決するための手段）請求項（１）の薄膜トランジスタの製造方法は、ゲート
絶縁膜で覆われたボトムゲート電極の側面にソース及び
ドレイン領域と同じ導電型の不純物を含有したサイドウ
オールを形成することを特徴とする請求項（２）の薄膜トランジスタの製造方法は、ボトム
ゲート電極の形成後ゲート絶縁膜形成前に該ボトムゲー
ト電極の側面にサイドウオールを形成することを特徴と
する。

（Ｆ、作用）請求項（１）の薄膜トランジスタの製造方法によれば、
サイドウオール中の不純物が半導体薄膜のボトムゲート
電極側面にあたる部分に拡散することによりソース及び
ドレイン領域が自己整合的に位置決めされるようにする
ことができるので、ソース及びドレイン領域形成用イオ
ン打込みの際チャンネルをマスクするレジスト膜はチャ
ンネルを確実にマスクできるように大きめにさえ形成し
ておけば多少の位置ずれが生じてもチャンネル切れは生
じない。

そして、サイドウオール中の不純物による半導体薄膜中
の濃度を低くし、レジスト膜の幅を広めに設定しておき
、そして、レジスト膜をマスクとしてイオン打込みする
不純物濃度を高（設定することにより薄膜トランジスタ
なＬＤＤ構成にすることができる。

また、サイドウオールの不純物濃度はイオン打込みによ
り任意に設定でき、ＬＤＤ構成に都合の良い濃度に容易
に制御し得る。更にまた、グラスをスピン塗布するとい
うことがないので、クラックが生じ易くなり信頼度が低
くなるという問題も生じない。

請求項（２）の薄膜トランジスタの製造方法によれば、
ゲート絶縁膜形成前にボトムゲート電極の側面にサイド
ウオールを形成するのでゲート絶縁膜をサイドウオール
によって段差がなだらかになったところに形成できる。

従って、ゲート絶縁膜のボトムゲート電極の基部を覆う
部分が薄くなり自然酸化膜の除去の際にエッチ液で侵蝕
されて劣化し絶縁性が悪（なることを防止することがで
きる。

（Ｇ、実施例）［第１図、第２図］以下、本発明薄膜トランジスタの製造方法を図示実施例
に従って詳細に説明する。

（ａ、第１の実施例）［第１図］第１図（Ａ）乃至（Ｅ）は本発明薄膜トランジスタの製
造方法の第１の実施例を工程順に示す断面図である。

（Ａ）図示しない半導体基板上の眉間絶縁膜３上にボト
ムゲート電極４を形成し、その後ゲート絶縁膜５を形成
する。同図（Ａ）は該ゲート絶縁膜５形成後の状態を示
す。

（Ｂ）次に、同図（Ａ）に示すように、表面にボロンＢ
がドープされたサイドウオール形成用多結晶シリコン膜
１４を形成する。該膜１４は、例えば多結晶シリコンの
ＣＶ’Ｄ及びボロンのイオン打込みにより形成する。

（Ｃ）次に、上記サイドウオール形成用多結晶シリコン
膜１４に対して異方性エツチングをすることによりボト
ムゲート電極４の側面にゲート絶縁膜５を介して上記多
結晶シリコンからなるサイドウオール１５を形成し、し
かる後、チャンネル、ソース及びドレイン領域となる多
結晶シリコン膜８を形成する。第２図（Ｃ）は該多結晶
シリコン膜８形成後の状態を示す。

（Ｄ）次に、同図（Ｄ）に示すように、レジスト膜９で
多結晶シリコン膜８のチャンネルとなる部分をマスクし
、その状態でソース及びドレイン領域を形成するための
不純物のイオン打込みをする。すると、ソース領域１０
、ドレイン領域１１が形成される。

この場合、レジスト膜９の幅（チャンネル方向における
長さ）はチャンネル長よりも稍大きくしておくと良い、
なぜならば、大きくすると多少の位置ずれが生じてもチ
ャンネルを形成すべき部分にソース及びドレイン領域形
成用不純物がドープされるのを確実に防止できるという
レジスト膜９の位置合せ余裕が生じるからである。この
位置合せ余裕はサイドウオール１５の厚さに応じて大き
くできる。

また、特にドレイン側に不純物がドープされない領域が
延びるとＬＤＤ構成にでき得るので適度の位置ずれはか
えって好ましいといえる。

（Ｅ）その後、レジスト膜９を除去したうえで熱処理し
て不純物を活性化する。すると、サイドウオール１５．
１５中の不純物が多結晶シリコン膜８中に拡散し、多結
晶シリコン膜８の現段階におけるチャンネルのゲート電
極４からずれたところがＰ−型の（即ち、ライトドープ
トの）ソース領域１０ａ、ドレイン領域１１ａとなる。

その結果、ＬＤＤ構成の薄膜トランジスタが形成される
。

本薄膜トランジスタは、第１図（Ｄ）に示す工程が終了
した段階ではチャンネル切れを起していても熱処理によ
りサイドウオール１５中の不純物を拡散させることによ
り多結晶シリコン膜８のボトムゲート電極４から稍ずれ
たところにあたる部分をライトドープ領域１０ａ、ｌｌ
ａとすることができるのでレジスト膜の位置合せ精度が
多少悪くてもチャンネル切れをなくすことができるし、
それにとどまらずＬＤＤ構造にできるので性能が良くな
る。

尚、薄膜トランジスタをＬＤＤ構造にするには、レジス
ト膜９をマスクとする不純物のイオン打込みにより形成
される領域の不純物濃度よりも、サイドウオール中から
多結晶シリコン膜８へ不純物が拡散することにより形成
される領域の不純物濃度の方が低くなるようにサイドウ
オール１５の不純物濃度を調節することが必要であるが
、その制御はイオン打込み技術により高精度に行うこと
ができる。

そして、ガラスのスピン塗布技術を用いていないので熱
処理後クラックが入り易くなるという虞れがないという
利点もある。

（ｂ、第２の実施例）［第２図］第２図（Ａ）乃至（Ｄ）は本発明薄膜トランジスタの製
造方法の第２の実施例を工程順に示す断面図である。

（Ａ）図示しない半導体基板上の眉間絶縁膜３上にボト
ムゲート電極４を形成した後、同図（Ａ）に示すように
、例えばＳｉＯ□あるいは多結晶シリコン等からなるサ
イドウオール１６を形成する。

（Ｂ）次いで、同図（Ｂ）に示すようにＣＶＤにより眉
間絶縁膜５を形成する。

（Ｃ）次に、フッ酸ＨＦを用いてのウェット処理を施す
。これは、第３図（Ｂ）において示したところのバルク
ＭＯ３）ランジスタのシリコンゲート電極２の表面の自
然酸化膜７を除去するために行うものである。

従来においてはこの処理によりゲート絶縁膜５のボトム
ゲート電極４基部を覆うところ１７が劣化すると耐圧低
下等の問題が生じたが、本薄膜トランジスタの製造方法
によれば、ボトムゲート電極４の側壁がサイドウオール
１６で覆われているので耐圧低下の虞れは全くない。ま
た、サイドウオール１６によりゲート絶縁膜５がなだら
かになり、ゲート絶縁膜５が侵蝕されて薄膜化する度合
も少な（なる。従って、ゲート絶縁膜５としてＳｉＯ□
に代えて多結晶シリコンを用いることもでき得る。

（Ｄ）その後、普通の薄膜トランジスタの製造方法と同
じ方法で同図（Ｄ）に示すようにチャンネル１２、ソー
ス領域１０、ドレイン領域１】を形成する。

本薄膜トランジスタの製造方法によれば、ボトムゲート
電極４形成後該ボトムゲート電極４側面にサイドウオー
ル１５を形成し、しかる後、ゲート絶縁膜５を形成する
ので、ゲート絶縁膜５がボトムゲート電極４基部を覆う
部分での薄膜化を阻むことができる。従って、耐圧を確
保し信頼度の向上を図ることができる。

（Ｈ，発明の効果）以上に述べたように、請求項（１）の薄膜トランジスタ
の製造方法は、ボトムゲート電極及びゲート絶縁膜を順
次形成した後不純物の選択的ドープによりチャンネル、
ソース及びドレイン領域となる半導体薄膜形成前に上記
ゲート絶縁膜で表面を覆われた上記ボトムゲート電極の
側面に薄膜トランジスタのソース及びドレイン領域と同
じ導電型の不純物を含有したサイドウオールを形成する
工程を有することを特徴とするものである。

従って、請求項（１）の薄膜トランジスタの製造方法に
よれば、サイドウオール中の不純物を半導体薄膜のボト
ムゲート電極側面にあたる部分に拡散させることにより
ソース及びドレイン領域が自己整合的に位置決めされる
ようにすることができ、ソース及びドレイン領域形成用
イオン打込みの際チャンネルをマスクするレジスト膜は
チャンネルを確実にマスクできるように大きめにさえ形
成しておけば多少の位置ずれが生じてもチャンネル切れ
が生じる虞れがない。

そして、サイドウオール中の不純物による半導体薄膜中
の濃度を低くし、レジスト膜の幅を広めに設定しておき
、そして、レジスト膜をマスクとしてイオン打込みする
不純物濃度を高くすることにより薄膜トランジスタをＬ
ＤＤ構成にすることができる。

また、サイドウオールの不純物濃度はイオン打込みによ
り任意に設定でき、ＬＤＤ構成に都合の良い濃度にする
ことは容易に為し得る。更にまた、グラスをスピンする
ということがないので、クラックが生じ易（なり信頼度
が低（なるという問題も回避できる。

請求項（２）の薄膜トランジスタの製造方法は、ボトム
ゲート電極の形成後ゲート絶縁膜形成前に該ボトムゲー
ト電極の側面にサイドウォールを形成する工程を有する
ことを特徴とするものである。

従って、請求項（２）の薄膜トランジスタの製造方法に
よれば、ゲート絶縁膜形成前にボトムゲート電極の側面
にサイドウオールを形成するのでゲート絶縁膜をサイド
ウオールによって段差がなだらかになったところに形成
できる。従って、ゲート絶縁膜のボトムゲート電極の基
部を覆う部分が薄くなり自然酸化膜の除去の際にエッチ
液で侵蝕されて劣化し絶縁性が悪くなることを防止する
ことができる。

【図面の簡単な説明】

第１図（Ａ）乃至（Ｅ）は本発明薄膜トランジスタの製
造方法の第１の実施例を工程順に示す断面図、第２１１
ｆｆｉ　（Ａ＞乃至（Ｄ）は本発明薄膜トランジスタの
製造方法の第２の実施例を工程順に示す断面図、第３図
（Ａ）乃至（Ｅ）は薄膜トランジスタの製造方法の従来
例を工程順に示す断面図、第４図は発明が解決しようと
する問題点を示す断面図である。符号の説明４・・・ボトムゲート電極、５・・・ゲート絶縁膜、８・・・半導体薄膜、１０・・
・ソース、１０ａ・・・ライトドープトソース、１１・・・ドレイン、１１ａ・・・ライトドープトドレイン、１２・・・チャ
ンネル、１５．１６・・・サイドウオール。＾へｑ　　　　　　　　　１ □□ ０　　　　　　　　　　＼ノ　　　　　　　　　　　　
　＼ノ璧りの− ＼１〆　　　　　　　　　　　　　　　　　　　＼、ノ
従来例を工ｔｖ九：示す断面図第３図第３図第４図

Claims

【特許請求の範囲】

（１）ボトムゲート電極及びゲート絶縁膜を順次形成し
た後不純物の選択的ドープによりチャンネル、ソース及
びドレイン領域となる半導体薄膜形成前に上記ゲート絶
縁膜で表面を覆われた上記ボトムゲート電極の側面に薄
膜トランジスタのソース及びドレイン領域と同じ導電型
の不純物を含有したサイドウォールを形成する工程を有
することを特徴とする薄膜トランジスタの製造方法
（２）ボトムゲート電極の形成後ゲート絶縁膜形成前に
該ボトムゲート電極の側面にサイドウォールを形成する
工程を有することを特徴とする薄膜トランジスタの製造
方法