JPH09232119A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09232119A JPH09232119A JP8041055A JP4105596A JPH09232119A JP H09232119 A JPH09232119 A JP H09232119A JP 8041055 A JP8041055 A JP 8041055A JP 4105596 A JP4105596 A JP 4105596A JP H09232119 A JPH09232119 A JP H09232119A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- resistance value
- semiconductor device
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 小型化でき、かつ、精度良く抵抗値の調整を
行うことのできる半導体装置及びその製造方法を提供す
る。 【解決手段】 単結晶シリコン基板１の表面に不純物拡
散層２を形成し、不純物拡散層２上及び単結晶シリコン
基板１の不純物拡散層２が形成された面上にプラズマＣ
ＶＤ法等を用いて層間絶縁膜としてのシリコン酸化膜３
を堆積し、不純物拡散層２上のシリコン酸化膜３にフォ
トリソグラフィ技術及びエッチング技術を用いてコンタ
クト孔４を形成し、コンタクト孔４に配線層５を形成す
ることにより抵抗素子を製造する。ここで、不純物拡散
層２は表面近傍において深さ方向に対して不純物濃度が
高くなるように、イオン注入の際の注入エネルギーが調
整されて不純物濃度勾配をもつように形成されている。
そして、不純物拡散層２を深さ方向に対して電流経路を
遮断するようにレーザートリミングを行うことにより抵
抗値を増加させて抵抗値の調整を行う。
行うことのできる半導体装置及びその製造方法を提供す
る。 【解決手段】 単結晶シリコン基板１の表面に不純物拡
散層２を形成し、不純物拡散層２上及び単結晶シリコン
基板１の不純物拡散層２が形成された面上にプラズマＣ
ＶＤ法等を用いて層間絶縁膜としてのシリコン酸化膜３
を堆積し、不純物拡散層２上のシリコン酸化膜３にフォ
トリソグラフィ技術及びエッチング技術を用いてコンタ
クト孔４を形成し、コンタクト孔４に配線層５を形成す
ることにより抵抗素子を製造する。ここで、不純物拡散
層２は表面近傍において深さ方向に対して不純物濃度が
高くなるように、イオン注入の際の注入エネルギーが調
整されて不純物濃度勾配をもつように形成されている。
そして、不純物拡散層２を深さ方向に対して電流経路を
遮断するようにレーザートリミングを行うことにより抵
抗値を増加させて抵抗値の調整を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、抵抗素子を有して
成る半導体装置に関し、特に抵抗素子の抵抗値の調整方
法に関するものである。
成る半導体装置に関し、特に抵抗素子の抵抗値の調整方
法に関するものである。
【０００２】
【従来の技術】図４は、従来例に係る抵抗素子を示す模
式図であり、（ａ）は抵抗値調整前の略断面図であり、
上面から見た状態を示す略平面図であり、（ｂ）は抵抗
値調整後の上面から見た状態を示す略平面図であり、
（ｃ）はＡ−Ｂでの略断面図である。抵抗素子は、層間
絶縁膜としてのシリコン酸化膜
式図であり、（ａ）は抵抗値調整前の略断面図であり、
上面から見た状態を示す略平面図であり、（ｂ）は抵抗
値調整後の上面から見た状態を示す略平面図であり、
（ｃ）はＡ−Ｂでの略断面図である。抵抗素子は、層間
絶縁膜としてのシリコン酸化膜
【０００３】３上に抵抗体６が形成され、抵抗体６の両
端に配線層５が形成されている。そして、抵抗素子の抵
抗値を調整するために、抵抗体６にレーザーを使って切
り込み部７を形成（トリミング）することにより抵抗修
正を行う。
端に配線層５が形成されている。そして、抵抗素子の抵
抗値を調整するために、抵抗体６にレーザーを使って切
り込み部７を形成（トリミング）することにより抵抗修
正を行う。
【０００４】
【発明が解決しようとする課題】ところが、上述のよう
にレーザーを使ってトリミングを行う場合、調節される
抵抗値はトリミングする面積によって決まってしまい、
抵抗値の制御精度を良くするには、トリミングする面積
に対する抵抗値の変化率を小さくする必要があった。
にレーザーを使ってトリミングを行う場合、調節される
抵抗値はトリミングする面積によって決まってしまい、
抵抗値の制御精度を良くするには、トリミングする面積
に対する抵抗値の変化率を小さくする必要があった。
【０００５】しかし、トリミングする面積に対する抵抗
値の変化率を小さくするには、抵抗体の形状が大きくな
り、また、抵抗値調整時のトリミングする面積が大きく
なってトリミング自身の誤差を含んでしまうという問題
があった。
値の変化率を小さくするには、抵抗体の形状が大きくな
り、また、抵抗値調整時のトリミングする面積が大きく
なってトリミング自身の誤差を含んでしまうという問題
があった。
【０００６】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、小型化でき、かつ、
精度良く抵抗値の調整を行うことのできる半導体装置及
びその製造方法を提供することにある。
であり、その目的とするところは、小型化でき、かつ、
精度良く抵抗値の調整を行うことのできる半導体装置及
びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
抵抗体としての不純物拡散層を表面に有する半導体基板
と、該半導体基板の表面上に形成された絶縁膜と、前記
不純物拡散層上の前記絶縁膜に形成されたコンタクト孔
と、該コンタクト孔内に形成された配線層とを有して成
る半導体装置において、前記不純物拡散層を深さ方向に
対してトリミングを行うことにより抵抗値を調整するよ
うにしたことを特徴とするものである。
抵抗体としての不純物拡散層を表面に有する半導体基板
と、該半導体基板の表面上に形成された絶縁膜と、前記
不純物拡散層上の前記絶縁膜に形成されたコンタクト孔
と、該コンタクト孔内に形成された配線層とを有して成
る半導体装置において、前記不純物拡散層を深さ方向に
対してトリミングを行うことにより抵抗値を調整するよ
うにしたことを特徴とするものである。
【０００８】請求項２記載の発明は、半導体基板上に抵
抗体としての不純物拡散層を形成した後、前記不純物拡
散層が形成された前記半導体基板の面上に絶縁膜を形成
し、前記不純物拡散層上の前記絶縁膜に、前記不純物拡
散層との接続を行うためのコンタクト孔を形成し、該コ
ンタクト孔に配線層を形成して成る半導体装置の製造方
法において、前記不純物拡散層を深さ方向に対してトリ
ミングを行うことにより抵抗値を調整するようにしたこ
とを特徴とするものである。
抗体としての不純物拡散層を形成した後、前記不純物拡
散層が形成された前記半導体基板の面上に絶縁膜を形成
し、前記不純物拡散層上の前記絶縁膜に、前記不純物拡
散層との接続を行うためのコンタクト孔を形成し、該コ
ンタクト孔に配線層を形成して成る半導体装置の製造方
法において、前記不純物拡散層を深さ方向に対してトリ
ミングを行うことにより抵抗値を調整するようにしたこ
とを特徴とするものである。
【０００９】請求項３記載の発明は、請求項１または請
求項２記載の半導体装置及びその製造方法において、前
記不純物拡散層を、少なくとも表面近傍において深さ方
向に対して抵抗値が低くなるように、イオン注入の際の
注入エネルギーを調節することにより不純物濃度勾配を
もたせたことを特徴とするものである。
求項２記載の半導体装置及びその製造方法において、前
記不純物拡散層を、少なくとも表面近傍において深さ方
向に対して抵抗値が低くなるように、イオン注入の際の
注入エネルギーを調節することにより不純物濃度勾配を
もたせたことを特徴とするものである。
【００１０】請求項４記載の発明は、請求項１乃至請求
項３記載の半導体装置及びその製造方法において、前記
不純物拡散層を、拡散定数の異なる２種以上の不純物を
注入することにより不純物濃度勾配をなだらかにしたこ
とを特徴とするものである。
項３記載の半導体装置及びその製造方法において、前記
不純物拡散層を、拡散定数の異なる２種以上の不純物を
注入することにより不純物濃度勾配をなだらかにしたこ
とを特徴とするものである。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。図１は、本発明の一実施形態
に係る抵抗素子を示す製造工程図である。先ず、単結晶
シリコン基板１の表面に抵抗体としての不純物拡散層２
を形成し、不純物拡散層２上及び単結晶シリコン基板１
の不純物拡散層２が形成された面上にプラズマＣＶＤ法
等を用いて層間絶縁膜としてのシリコン酸化膜３を堆積
し、不純物拡散層２上のシリコン酸化膜３にフォトリソ
グラフィ技術及びエッチング技術を用いてコンタクト孔
４を形成し、コンタクト孔４に素子間配線用の配線層５
を形成することにより抵抗素子を製造する（図１
（ａ））。なお、不純物拡散層２の形成方法の一例とし
ては、ボロン（Ｂ）を単結晶シリコン基板１上にイオン
注入し、熱拡散を行うことにより形成できる。また、配
線層５の形成方法の一例としては、ターゲットにアルミ
ニウム（Ａｌ）を用いてスパッタリングを行うことによ
りアルミニウム層を形成し、フォトリソグラフィ技術及
びエッチング技術を用いて所定形状にパターニングする
ことにより形成できる。
て図面に基づき説明する。図１は、本発明の一実施形態
に係る抵抗素子を示す製造工程図である。先ず、単結晶
シリコン基板１の表面に抵抗体としての不純物拡散層２
を形成し、不純物拡散層２上及び単結晶シリコン基板１
の不純物拡散層２が形成された面上にプラズマＣＶＤ法
等を用いて層間絶縁膜としてのシリコン酸化膜３を堆積
し、不純物拡散層２上のシリコン酸化膜３にフォトリソ
グラフィ技術及びエッチング技術を用いてコンタクト孔
４を形成し、コンタクト孔４に素子間配線用の配線層５
を形成することにより抵抗素子を製造する（図１
（ａ））。なお、不純物拡散層２の形成方法の一例とし
ては、ボロン（Ｂ）を単結晶シリコン基板１上にイオン
注入し、熱拡散を行うことにより形成できる。また、配
線層５の形成方法の一例としては、ターゲットにアルミ
ニウム（Ａｌ）を用いてスパッタリングを行うことによ
りアルミニウム層を形成し、フォトリソグラフィ技術及
びエッチング技術を用いて所定形状にパターニングする
ことにより形成できる。
【００１２】ここで、不純物拡散層２を形成するために
単結晶シリコン基板１上にイオン注入を行う際に、注入
エネルギーを調整することにより、図２に示すように不
純物拡散層２の中間付近に不純物濃度のピークがあるよ
うに不純物拡散層２に不純物濃度勾配を持たせている。
従って、本実施形態においては、不純物拡散層２の表面
から内部にいくに従って不純物濃度は中→高→中→低と
変化し、抵抗値としては中→低→中→高と変化してい
る。
単結晶シリコン基板１上にイオン注入を行う際に、注入
エネルギーを調整することにより、図２に示すように不
純物拡散層２の中間付近に不純物濃度のピークがあるよ
うに不純物拡散層２に不純物濃度勾配を持たせている。
従って、本実施形態においては、不純物拡散層２の表面
から内部にいくに従って不純物濃度は中→高→中→低と
変化し、抵抗値としては中→低→中→高と変化してい
る。
【００１３】そして、本実施形態においては、図１
（ｂ）に示すように、抵抗素子の抵抗値を測定しながら
不純物拡散層２を、電流経路を遮断するように深さ方向
に対してレーザーを照射してトリミングを行うことによ
り抵抗値を増加させて、所望の抵抗値になるように調整
を行う。
（ｂ）に示すように、抵抗素子の抵抗値を測定しながら
不純物拡散層２を、電流経路を遮断するように深さ方向
に対してレーザーを照射してトリミングを行うことによ
り抵抗値を増加させて、所望の抵抗値になるように調整
を行う。
【００１４】従って、本実施形態においては、少なくと
も表面近傍において深さ方向に対して抵抗値が低くなる
ように不純物拡散層２に不純物濃度勾配を持たせて、不
純物拡散層２を深さ方向に対してレーザートリミングを
行うようにしたので、抵抗素子を小型化することができ
るとともに、トリミング面積が小さくて済むのでトリミ
ング自身の誤差を含むことがなくなる。
も表面近傍において深さ方向に対して抵抗値が低くなる
ように不純物拡散層２に不純物濃度勾配を持たせて、不
純物拡散層２を深さ方向に対してレーザートリミングを
行うようにしたので、抵抗素子を小型化することができ
るとともに、トリミング面積が小さくて済むのでトリミ
ング自身の誤差を含むことがなくなる。
【００１５】なお、本実施形態においては、１種類の不
純物をイオン注入することにより不純物拡散層２に図２
に示すような不純物濃度勾配をもたせたが、これに限定
される必要はなく、拡散定数の異なる２種以上の不純物
をイオン注入するようにして不純物濃度勾配をなだらか
にしても良い。例えば、図３に示すように、イオン注入
の際の注入エネルギーを調整することによりヒ素（Ａ
ｓ）とリン（Ｐ）を単結晶シリコン基板１にイオン注入
すれば、不純物濃度のピークの位置が表面からの深さの
深い方向へ移動し、抵抗値の調整は低濃度の不純物拡散
層２で行った方が抵抗の変化が緩やかになるため、上述
のようにすることにより図１に示す実施形態に比べてよ
り精度良く抵抗値の調整が行える。
純物をイオン注入することにより不純物拡散層２に図２
に示すような不純物濃度勾配をもたせたが、これに限定
される必要はなく、拡散定数の異なる２種以上の不純物
をイオン注入するようにして不純物濃度勾配をなだらか
にしても良い。例えば、図３に示すように、イオン注入
の際の注入エネルギーを調整することによりヒ素（Ａ
ｓ）とリン（Ｐ）を単結晶シリコン基板１にイオン注入
すれば、不純物濃度のピークの位置が表面からの深さの
深い方向へ移動し、抵抗値の調整は低濃度の不純物拡散
層２で行った方が抵抗の変化が緩やかになるため、上述
のようにすることにより図１に示す実施形態に比べてよ
り精度良く抵抗値の調整が行える。
【００１６】
【発明の効果】請求項１または請求項２記載の発明は、
抵抗体としての不純物拡散層を表面に有する半導体基板
と、半導体基板の表面上に形成された絶縁膜と、不純物
拡散層上の絶縁膜に形成されたコンタクト孔と、コンタ
クト孔内に形成された配線層とを有して成る半導体装置
において、不純物拡散層を深さ方向に対してトリミング
を行うことにより抵抗値を調整するようにしたので、ト
リミング面積が小さくて済んでトリミング自身の誤差を
含むことがなくなり、小型化でき、かつ、精度良く抵抗
値の調整を行うことのできる半導体装置及びその製造方
法を提供することができた。
抵抗体としての不純物拡散層を表面に有する半導体基板
と、半導体基板の表面上に形成された絶縁膜と、不純物
拡散層上の絶縁膜に形成されたコンタクト孔と、コンタ
クト孔内に形成された配線層とを有して成る半導体装置
において、不純物拡散層を深さ方向に対してトリミング
を行うことにより抵抗値を調整するようにしたので、ト
リミング面積が小さくて済んでトリミング自身の誤差を
含むことがなくなり、小型化でき、かつ、精度良く抵抗
値の調整を行うことのできる半導体装置及びその製造方
法を提供することができた。
【００１７】請求項３記載の発明は、請求項１または請
求項２記載の半導体装置及びその製造方法において、不
純物拡散層を、少なくとも表面近傍において深さ方向に
対して抵抗値が低くなるように、イオン注入の際の注入
エネルギーを調節することにより不純物濃度勾配をもた
せたので、精度良く抵抗値の調整が行える。
求項２記載の半導体装置及びその製造方法において、不
純物拡散層を、少なくとも表面近傍において深さ方向に
対して抵抗値が低くなるように、イオン注入の際の注入
エネルギーを調節することにより不純物濃度勾配をもた
せたので、精度良く抵抗値の調整が行える。
【００１８】請求項４記載の発明は、請求項１乃至請求
項３記載の半導体装置及びその製造方法において、不純
物拡散層を、拡散定数の異なる２種以上の不純物を注入
することにより不純物濃度勾配をなだらかにしたので、
更に精度良く抵抗値の調整が行える。
項３記載の半導体装置及びその製造方法において、不純
物拡散層を、拡散定数の異なる２種以上の不純物を注入
することにより不純物濃度勾配をなだらかにしたので、
更に精度良く抵抗値の調整が行える。
【図１】本発明の一実施形態に係る抵抗素子を示す製造
工程図である。
工程図である。
【図２】本実施形態に係る不純物拡散層の深さ方向に対
する不純物濃度勾配を示す分布図である。
する不純物濃度勾配を示す分布図である。
【図３】本発明の他の実施形態に係る不純物拡散層の深
さ方向に対する不純物濃度勾配を示す分布図である。
さ方向に対する不純物濃度勾配を示す分布図である。
【図４】従来例に係る抵抗素子を示す模式図であり、
（ａ）は抵抗値調整前の略断面図であり、上面から見た
状態を示す略平面図であり、（ｂ）は抵抗値調整後の上
面から見た状態を示す略平面図であり、（ｃ）はＡ−Ｂ
での略断面図である。
（ａ）は抵抗値調整前の略断面図であり、上面から見た
状態を示す略平面図であり、（ｂ）は抵抗値調整後の上
面から見た状態を示す略平面図であり、（ｃ）はＡ−Ｂ
での略断面図である。
１ 単結晶シリコン基板 ２ 不純物拡散層 ３ シリコン酸化膜 ４ コンタクト孔 ５ 配線層 ６ 抵抗体 ７ 切り込み部
Claims (4)
- 【請求項１】 抵抗体としての不純物拡散層を表面に有
する半導体基板と、該半導体基板の表面上に形成された
絶縁膜と、前記不純物拡散層上の前記絶縁膜に形成され
たコンタクト孔と、該コンタクト孔内に形成された配線
層とを有して成る半導体装置において、前記不純物拡散
層を深さ方向に対してトリミングを行うことにより抵抗
値を調整するようにしたことを特徴とする半導体装置。 - 【請求項２】 半導体基板上に抵抗体としての不純物拡
散層を形成した後、前記不純物拡散層が形成された前記
半導体基板の面上に絶縁膜を形成し、前記不純物拡散層
上の前記絶縁膜に、前記不純物拡散層との接続を行うた
めのコンタクト孔を形成し、該コンタクト孔に配線層を
形成して成る半導体装置の製造方法において、前記不純
物拡散層を深さ方向に対してトリミングを行うことによ
り抵抗値を調整するようにしたことを特徴とする半導体
装置の製造方法。 - 【請求項３】 前記不純物拡散層を、少なくとも表面近
傍において深さ方向に対して抵抗値が低くなるように、
イオン注入の際の注入エネルギーを調節することにより
不純物濃度勾配をもたせたことを特徴とする請求項１ま
たは請求項２記載の半導体装置及びその製造方法。 - 【請求項４】 前記不純物拡散層を、拡散定数の異なる
２種以上の不純物を注入することにより不純物濃度勾配
をなだらかにしたことを特徴とする請求項１乃至請求項
３記載の半導体装置及びその製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041055A JPH09232119A (ja) | 1996-02-28 | 1996-02-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041055A JPH09232119A (ja) | 1996-02-28 | 1996-02-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232119A true JPH09232119A (ja) | 1997-09-05 |
Family
ID=12597734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8041055A Pending JPH09232119A (ja) | 1996-02-28 | 1996-02-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232119A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007143783A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Works Ltd | 超音波ヘアセット器 |
-
1996
- 1996-02-28 JP JP8041055A patent/JPH09232119A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007143783A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Works Ltd | 超音波ヘアセット器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5183199B2 (ja) | 集積回路抵抗器 | |
| US4481706A (en) | Process for manufacturing integrated bi-polar transistors of very small dimensions | |
| JPH0546102B2 (ja) | ||
| JP2000082682A (ja) | 半導体―絶縁層の製造方法及びそれを有する素子の製造方法 | |
| KR101883007B1 (ko) | 저항 회로를 가지는 반도체 장치 | |
| US8748988B2 (en) | Semiconductor device having resistor formed of a polycrystalline silicon film | |
| US11676993B2 (en) | Method and structure for dual sheet resistance trimmable thin film resistors | |
| JPH09289285A (ja) | 半導体装置およびその製造方法 | |
| JPH09232119A (ja) | 半導体装置及びその製造方法 | |
| US4311533A (en) | Method of making self-aligned differently doped regions by controlled thermal flow of photoresist layer | |
| JPH03152954A (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JPH02143527A (ja) | 配線形成方法 | |
| JPH09232118A (ja) | 半導体装置 | |
| JP2870933B2 (ja) | 半導体装置の製造方法 | |
| JPH09232520A (ja) | 半導体装置及びその製造方法 | |
| JPH09232116A (ja) | 半導体装置及びその製造方法 | |
| JPS5932126A (ja) | 半導体装置の製造方法 | |
| JPH09260591A (ja) | 半導体集積回路の製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JP2019149513A (ja) | 抵抗素子を形成するための中間体およびそれを用いた抵抗素子の製造方法 | |
| JPH09232117A (ja) | 半導体装置 | |
| JPS5893217A (ja) | 半導体結晶膜の製造方法 | |
| JPS63174349A (ja) | 半導体装置の製造方法 | |
| JPH01286364A (ja) | 半導体装置の製造方法 | |
| JPH09213889A (ja) | 半導体装置及びその製造方法 |