JPH09260591A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH09260591A
JPH09260591A JP6225696A JP6225696A JPH09260591A JP H09260591 A JPH09260591 A JP H09260591A JP 6225696 A JP6225696 A JP 6225696A JP 6225696 A JP6225696 A JP 6225696A JP H09260591 A JPH09260591 A JP H09260591A
Authority
JP
Japan
Prior art keywords
resistor
wafer
sheet resistance
thin film
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6225696A
Other languages
English (en)
Inventor
Nobuyuki Yoshitake
伸之 吉武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6225696A priority Critical patent/JPH09260591A/ja
Publication of JPH09260591A publication Critical patent/JPH09260591A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 抵抗体のシート抵抗値を精度良く調整すると
ともに、抵抗体のトリミングに要する工数を削減し、こ
のことにより抵抗の絶対値を高精度にかつ効率良く制御
する。 【解決手段】 ウエハ1に形成された、不純物が導入さ
れてなる薄膜抵抗体6をトリミングする方法において、
薄膜抵抗体6とともにウエハ1に形成されたモニター用
抵抗体7のシート抵抗値を測定し、その測定値が所定の
範囲にあるか否かを評価し、測定値が所定の範囲にない
場合に、ウエハ1に形成された薄膜抵抗体6およびモニ
ター用抵抗体7に不純物を導入することにより、薄膜抵
抗体6のシート抵抗値を所定の範囲に調整する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路に
搭載される抵抗体をトリミングする半導体集積回路の製
造方法に関するものである。
【0002】
【従来の技術】半導体集積回路に搭載される従来の抵抗
体には、ポリシリコンの薄膜からなる抵抗体(以下、薄
膜抵抗体と記す)と、半導体基板に不純物を導入して形
成される半導体層(以下、拡散抵抗体と記す)とがあ
る。従来、上記の薄膜抵抗体は、例えば次のようにして
作成されている。
【0003】まず、図4に示すように、シリコン基板3
1表面に酸化シリコン膜32が形成されて構成されたウ
エハ30を用意し、このウエハ30上にポリシリコン膜
(図示略)を成膜する。次いでイオン注入法によって、
抵抗値調整のための不純物をポリシリコン膜に導入し、
続いてフォトリソグラフィ技術およびエッチング技術に
よって、ポリシリコン膜を薄膜抵抗体33のパターンに
加工する。次に、このポリシリコンパターンを覆うよう
にしてウエハ30上に酸化シリコン膜を形成し、その
後、ポリシリコンパターンに導入されている不純物の活
性化・抵抗値調整のためのアニールを行って、ポリシリ
コンの薄膜抵抗体33を得る。なお、半導体集積回路に
おいて薄膜抵抗体33は、この上層の酸化シリコン膜3
4に形成したコンタクトホール35を介して、酸化シリ
コン膜34上のアルミニウム配線36と接続される。
【0004】このような薄膜抵抗体33では、その抵抗
値Rが、薄膜抵抗体33のシート抵抗ρS と、ポリシリ
コン膜の加工によって決定される形状ファクターL/W
(薄L:膜抵抗体33の長さ、W:薄膜抵抗体33の
幅)とにより決まる。すなわち、これらの要素から、抵
抗値RはρS ×L/Wで簡単に表現される。ここで、シ
ート抵抗値ρS は、薄膜抵抗体33の膜厚Zとイオン注
入による不純物導入量とアニール時間・温度とによって
決定される要素である。
【0005】ところで、半導体集積回路において、抵抗
体の抵抗の絶対値精度は、基準電流等を決めるうえで高
いものが要求される。上記絶対値精度は、製造工程にて
ウエハ内やウエハ間で変化し、また製造条件の長期的変
動により変化する。したがって、従来では、製品となる
ウエハ(以下、製品用ウエハと記す)の薄膜抵抗体や、
製品ウエハとは別に用意したモニター用のウエハ(以
下、モニター用ウエハと記す)の薄膜抵抗体を評価(モ
ニター)し、この評価結果から抵抗の絶対値を調整す
る、いわゆるトリミングを行っている。
【0006】このような方法には、上記シート抵抗値や
形状ファクター等の、抵抗の絶対値を決定する要素を評
価する、以下に示す3つの方法がある。 (1) モニター用ウエハまたは製品用ウエハに形成した薄
膜抵抗体の膜厚を測定し、この結果から次回のポリシリ
コン膜の成膜条件等の作成条件をコントロールしてシー
ト抵抗値を所定の範囲に収める。 (2) モニター用ウエハ上にポリシリコン膜を成膜し、ア
ニールを行った後に、シート抵抗値の評価を行い、評価
結果に基づき次回のアニール時間・温度等の作成条件を
コントロールしてシート抵抗値を所定の範囲に収める。 (3) 薄膜抵抗体の幅を測定し、この測定結果から次回の
ポリシリコン膜の加工条件等の作成条件をコントロール
して形状ファクターを所定の範囲に収める。
【0007】ここで、形状ファクターの精度は、ポリシ
リコン膜を加工する際に用いるレジストマスクの開口精
度によって左右される。したがって、形状ファクターの
精度を大幅に改善するには、薄膜抵抗体の長さを長く
し、またその幅を広くすればよいが、これには限界があ
る。また近年では、微細加工技術の進展によって、微細
な薄膜抵抗体を精度良く加工できるようになっており、
形状ファクターの精度が向上している。したがって、抵
抗の絶対値を高精度に制御できるか否かは、シート抵抗
値を所定の範囲に精度良く収められるか否かにかかって
いる。
【0008】
【発明が解決しようとする課題】しかしながら、シート
抵抗値をモニターする従来の方法では、評価結果に基づ
き次回の作成条件をコントロールしている。このため、
次回に作成される薄膜抵抗体のシート抵抗値を所定の範
囲に近づけられるものの、評価した製品用あるいはモニ
ター用ウエハ自体に評価結果がフィードバックされない
ので、このウエハのシート抵抗値が所定の範囲からズレ
たままとなっている場合がある。例えば薄膜抵抗体の製
造装置がバッチ式である場合には、評価した製品用ある
いはモニター用ウエハと同じロットの製品用ウエハに、
その評価結果が反映されないため、このロット全ての製
品用ウエハのシート抵抗値が所定の範囲からズレてしま
っていることがある。しかもバッチ式の製造装置では、
バッチ間のバラツキをモニター用ウエハでモニターする
ことができない。
【0009】また、枚葉式の製造装置では、一枚のウエ
ハを処理する毎に条件が刻々変化しており、連続処理間
にバラツキが生じる。ところが、この枚葉式の装置を用
いた場合にも、評価結果を次回の作成条件に反映させる
ため、シート抵抗値を高精度に調整することができない
といった不具合が生じる。また、予め、連続処理間のバ
ラツキの傾向性を評価できても、製品用ウエハの薄膜抵
抗体を作成する時点での新のバラツキは反映されない。
このように、シート抵抗値を評価してトリミングを行う
従来の方法では、評価したウエハと同時に作成される製
品ウエハや、評価した製品ウエハ自体のシート抵抗値を
所定の範囲に精度良く収めることが難しい。
【0010】さらに、上記した方法の他に、ウエハ毎に
薄膜抵抗体をトリミングする方法には、薄膜抵抗体に金
属電極を接続した後に抵抗値を測定し、レーザを用いて
薄膜抵抗体を切断あるいはヒューズとして切って抵抗値
を調整する方法もある。ところが、ウエハに形成された
薄膜抵抗体の1本毎にトリミングを行うので、工数が多
くなり、時間やコストがかかってしまう。
【0011】したがって、抵抗体のシート抵抗値を精度
良く調整できるとともに、抵抗体のトリミングに要する
工数を削減でき、このことにより抵抗の絶対値を高精度
にかつ効率良く制御できる半導体集積回路の製造技術の
開発が切望されている。
【0012】
【課題を解決するための手段】本発明に係る半導体集積
回路の製造方法は、不純物が導入されてなる抵抗体のシ
ート抵抗値を測定し、その測定値が所定の範囲にあるか
否かを評価し、測定値が所定の範囲にない場合に、上記
ウエハに形成された抵抗体に不純物を導入することによ
り、この抵抗体のシート抵抗値を所定の範囲に調整する
ことを上記課題の解決手段とした。
【0013】本発明によれば、測定値の評価に基づくシ
ート抵抗値の調整を、その評価を行ったウエハの抵抗体
に対して行うことから、評価結果が、そのまま評価した
ウエハ自体にフィードバックされ、反映されることにな
る。よって、ウエハ毎に、抵抗体のシート抵抗値が所定
の範囲に収められる。また、ウエハ全面に対して一度に
処理可能な不純物の導入によって、シート抵抗値の調整
を行うため、ウエハに抵抗体が複数本形成されていて
も、一括してシート抵抗値を調整することが可能とな
る。
【0014】
【発明の実施の形態】以下、本発明に係る半導体集積回
路の製造方法の一実施形態を、図1および図2を用いて
説明する。この実施形態では、本発明を、高抵抗のポリ
シリコン薄膜抵抗体のトリミングに適用した例について
述べる。まず、図1のステップ(以下、STと記す)1
に示すように、薄膜抵抗体とモニター用の抵抗体(以
下、モニター用抵抗体と記す)とを形成する工程を行
う。すなわち、図2(a)に示すごとく、シリコン(S
i)基板2表面に、酸化シリコン(SiO2 )膜3が形
成されて構成されたウエハ1を用い、例えば減圧CVD
法(CVD:化学的気相成長)によって、ウエハ1上に
ポリシリコン膜4を成膜する。
【0015】次いで図2(b)に示すように、イオン注
入法によって、抵抗値調整のための不純物、ここでは例
えばP型不純物であるホウ素をポリシリコン膜4に導入
する。続いて、フォトリソグラフィ技術およびイオン注
入法によって、薄膜抵抗体の電極部形成位置に高濃度の
ホウ素を導入し、電極部5を得る。この工程は、後に高
抵抗な薄膜抵抗体と配線とを接続する際に、良好なオー
ミック接触が得られるようにするために行うものであ
る。
【0016】次に、フォトリソグラフィ技術および反応
性イオンエッチング(リアクティブイオンエッチング:
RIE)によってポリシリコン膜4を加工し、薄膜抵抗
体のパターンを形成する。このとき同時に、ウエハ1の
一部にモニター用抵抗体のパターンを作成する。なお、
モニター用抵抗体のパターンは、ウエハ1の半導体集積
回路の製造に影響のない位置、例えばストリートやウエ
ハ1の周縁近傍等に作成する。またモニター用抵抗体の
パターンは、次工程のシート抵抗値の測定が可能でかつ
アライメントが可能な大きさに形成する。本実施形態で
は、後述するごとく、シート抵抗値の測定に4探針方法
を用いるため、モニター用抵抗体のパターンを少なくと
も、4つのプローブ針20(図2(c)参照)を立てる
ことが可能な大きさに形成する。例えばプローブ針20
の間隔が1mmであれば、少なくとも4mmの長さ×1
mmの幅以上の大きさに形成することが必要である。
【0017】次に、薄膜抵抗体のパターンおよびモニタ
ー用抵抗体のパターンに導入されている不純物を活性化
するためのアニールを行い、薄膜抵抗体6とモニター用
抵抗体7とを得る。こうして薄膜抵抗体6とモニター用
抵抗体7とを作成した後は、図1のST2および図2
(c)に示すように、4探針方法によって、モニター用
抵抗体7のシート抵抗値を測定する。ここで、このST
2以降の工程は、薄膜抵抗体6およびモニター用抵抗体
7を枚葉式、バッチ式のいずれの製造装置によって作成
した場合にも、ウエハ1毎に行う。
【0018】続いて、図1のST3に示すように、上記
測定値が所定の範囲にあるか否かを評価する。測定値が
所定の範囲にない場合には、図1のST4および図2
(d)に示すごとく、追加のイオン注入を行って、ウエ
ハ1に形成されている薄膜抵抗体6およびモニター用抵
抗体7に不純物を導入する。
【0019】この工程では、測定値が所定の範囲を越え
る場合に、薄膜抵抗体6およびモニター用抵抗体7に導
入されている不純物の導電型と同じ導電型の不純物、す
なわちここではホウ素等のP型不純物を導入し、シート
抵抗値を低下させる。また測定値が所定の範囲を下回る
場合に、薄膜抵抗体6およびモニター用抵抗体7に導入
されている不純物の導電型と反対の導電型の不純物、す
なわちここではリン等のN型不純物を導入し、シート抵
抗値を高める。また不純物導入量は、追加量に対し、次
工程のアニールによって変化するシート抵抗値変動量の
データを予め調べておくことにより決定することができ
る。
【0020】次に、ST4にて導入した不純物を活性化
するため、再びアニールを行う。ここでは、ランプアニ
ール装置を用い、例えば処理温度が1000℃〜110
0℃程度で、かつ処理時間が数10秒程度といったよう
な、高温短時間アニールを行う。その後、図1のST3
に戻って、モニター用抵抗体7のシート抵抗値が所定の
範囲にあるか否かを再び評価し、所定の範囲になければ
上記したようにST4およびST5の工程を踏む。この
ように、シート抵抗値が所定の範囲に調整されるまでこ
のST3からST5までの工程を繰り返し行い、シート
抵抗値を微調整する。
【0021】一方、図1のST3にて、シート抵抗の測
定値が所定の範囲にあると評価された場合には、図1の
ST6および図1(e)に示すごとく、例えば常圧CV
D法により、薄膜抵抗体6およびモニター用抵抗体7を
覆うようにしてウエハ1上にSiO2 等からなる絶縁膜
8を形成する。続いてフォトリソグラフィ技術およびエ
ッチング技術によって、絶縁膜8に薄膜抵抗体6の電極
部5に到達するコンタクトホール9を形成する。
【0022】そして絶縁膜8上に、コンタクトホール9
の内面を覆うようにして例えばアルミニウム等の配線用
導電材料を蒸着し、その後、フォトリソグラフィ技術お
よびエッチング技術によって配線用導電材料膜をパター
ニングして、薄膜抵抗体6に接続する配線10を形成す
る。以上の工程によって、シート抵抗値が所定の範囲に
調整された薄膜抵抗体6が得られる。
【0023】この実施形態の方法では、モニター用抵抗
体7のシート抵抗値の評価結果を、その評価を行ったウ
エハ1自体にフィードバックして反映させるので、ウエ
ハ1に形成された薄膜抵抗体6のシート抵抗値を精度良
く調整することができる。また、薄膜抵抗体6をバッチ
式の製造装置で作成した場合にバッチ間のバラツキがあ
っても、また枚葉式の製造装置で作成した場合に連続処
理間にバラツキが生じたり、作成時点で新のバラツキが
生じても、これらバラツキに関係なくウエハ1毎に精度
良くシート抵抗値を調整することができる。
【0024】また、ウエハ1全面に対して一度に処理で
きる不純物の導入によって、ウエハ1の薄膜抵抗体6の
シート抵抗値を調整するので、ウエハ1に薄膜抵抗体6
が複数本形成されていても、これら薄膜抵抗体6のシー
ト抵抗値を一括して調整することができる。この結果、
薄膜抵抗体の1本毎にトリミングを行っていた従来法に
比較して工数が少なくて済むため、トリミングに要する
時間およびコストの削減を図ることができる。
【0025】さらに追加のイオン注入を行った後のアニ
ールとして、高温短時間アニールを行うため、ウエハ1
毎の処理を高速で行うことが可能であるとともに、ウエ
ハ1に同時に形成している半導体集積回路の他の不純物
拡散層が、このアニールによって広がるのを防止するこ
とができる。つまり、ウエハ1に形成される他の素子特
性に大きな影響を与えることなく短時間でシート抵抗値
を調整することができる。したがって、この実施形態に
よれば、薄膜抵抗体6の抵抗の絶対値を高精度にかつ効
率良く制御することが可能になる。
【0026】なお、上記実施形態では、モニター用抵抗
体7のシート抵抗値の測定結果をそのまま評価した場合
について述べたが、シート抵抗値を測定できかつアライ
メントができる程度に微細に形成した場合、予め、膜抵
抗体6のシート抵抗値とモニター用抵抗体7の評価値と
の相関関係を求め、この相関関係からシート抵抗値の調
整すれば、より高精度に抵抗の絶対値を制御することが
できる。また上記実施形態では、例えばP型の薄膜抵抗
体をトリミングする場合ついて説明したが、N型の薄膜
抵抗体も同様にしてトリミングすることができるのは言
うまでもない。
【0027】さらに、不純物の導入方法としてイオン注
入法を用いたが、その他の方法を用いることができるの
はもちろんである。その他の方法として、例えば気相拡
散法、不純物が導入された薄膜、例えばボロンシリケー
トガラス(BSG)やリンシリケートガラス(PSG)
からの拡散による方法、プラズマドーピング法等を挙げ
ることができる。また、不純物の活性化のためのアニー
ルにランプアニール装置を用いたが、高温短時間でアニ
ールできれば、いずれの方法を用いてもよい。
【0028】またモニター用抵抗体7は、ウエハ1の少
なくも一部に形成されていればよく、複数設けることも
可能である。複数設けた場合には、複数箇所のシート抵
抗値の評価結果が得られるため、より高精度に抵抗の絶
対値を制御することができる。さらに上記実施形態で
は、4探針方法でシート抵抗値を測定したが、例えば2
探針方法でシート抵抗値を測定することもできる。2探
針方法を用いれば、モニター用抵抗体を形成するための
領域をさらに少なくできるという利点があり、4探針方
法を用いれば2探針方法よりもさらに精度良くシート抵
抗値を測定できるといった利点がある。
【0029】また、上記実施形態では、本発明における
抵抗体をポリシリコンからなる薄膜抵抗体としたが、こ
れに限定されるものでなく、半導体基板に不純物を導入
して形成される半導体層からなる抵抗体、いわゆる拡散
抵抗体としてもよい。図3は拡散抵抗体の一例を示した
ものであり、例えばSi基板あるいはSi基板上にエピ
タキシャル層が形成されて構成されたウエハ11に設け
られた例を示したものである。ウエハ11内部には、N
型の不純物拡散領域12が形成されており、この領域1
2のウエハ11表層側には、P+ 型の拡散抵抗体13が
形成されている。すなわち、拡散抵抗体13はN型の不
純物拡散領域12で囲まれた状態になっている。
【0030】このような拡散抵抗体13では、シート抵
抗値を調整する場合、ウエハ11上に、拡散抵抗体13
直上位置が開口した絶縁膜14を形成した状態で、例え
ば気相拡散や不純物が導入された薄膜からの拡散を行う
ことにより、あるいは絶縁膜を介して拡散抵抗体13へ
のイオン注入を行うことにより、拡散抵抗体13に不純
物を導入することができる。したがって、本発明におけ
る抵抗体が拡散抵抗体13であっても、上記実施形態と
同様に、ウエハ11毎に評価結果をフィードバックさせ
てシート抵抗値を調整できるので、抵抗の絶対値を高精
度にかつ効率良く制御することができる。
【0031】なお、上記例では拡散抵抗体をP型とした
が、N型であってもよい。この拡散抵抗体のシート抵抗
値を拡散係数の大きいホウ素のイオン注入よって調整す
る場合には、加速電圧やイオン注入エネルギーを調整す
ることにより、打ち込み深さを制御することが可能であ
る。
【0032】
【発明の効果】以上説明したように本発明に係る半導体
集積回路の製造方法によれば、測定値の評価結果を、そ
の評価を行ったウエハ自体にフィードバックして反映さ
せるので、ウエハ毎に、抵抗体のシート抵抗値を所定の
範囲に精度良く調整することができる。よって、抵抗体
の抵抗の絶対値を高精度に制御することができる。ま
た、不純物の導入によってシート抵抗値の調整を行うこ
とにより、ウエハ毎に一括してシート抵抗値を調整でき
るので、抵抗体を1本毎にトリミングしていた従来法に
比較して工数を削減することができる。したがって、抵
抗体のトリミングを効率良く行うことができる。
【図面の簡単な説明】
【図1】本発明に係る半導体集積回路の製造方法の一実
施形態を示すフローチャートである。
【図2】(a)〜(e)は、本発明に係る半導体集積回
路の製造方法の一実施形態を工程順に示す要部側断面図
である。
【図3】拡散抵抗体の一例を示す要部側断面図である。
【図4】従来の薄膜抵抗体の一例を説明する図であり、
(a)は平面図、(b)は要部側断面図である。
【符号の説明】
1,11 ウエハ 6 薄膜抵抗体 7 モニター
用抵抗体 13 拡散抵抗体

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ウエハに形成された、不純物が導入され
    てなる抵抗体をトリミングする半導体集積回路の製造方
    法であって、 前記抵抗体のシート抵抗値を測定する工程と、 その測定値が所定の範囲にあるか否かを評価する工程
    と、 前記測定値が前記所定の範囲にない場合に、前記ウエハ
    に形成された抵抗体に不純物を導入することにより、該
    抵抗体のシート抵抗値を前記所定の範囲に調整する工程
    とを有していることを特徴とする半導体集積回路の製造
    方法。
  2. 【請求項2】 前記ウエハの少なくとも一部にモニター
    用の抵抗体を設け、前記シート抵抗値の測定工程では、
    前記モニター用の抵抗体のシート抵抗値を測定すること
    を特徴とする請求項1記載の半導体集積回路の製造方
    法。
  3. 【請求項3】 前記不純物の導入工程では、前記測定値
    が前記所定の範囲を越える場合に、前記抵抗体に導入さ
    れている不純物の導電型と同じ導電型の不純物を導入
    し、前記測定値が前記所定の範囲を下回る場合に、前記
    抵抗体に導入されている不純物の導電型と反対の導電型
    の不純物を導入することを特徴とする請求項1記載の半
    導体集積回路の製造方法。
JP6225696A 1996-03-19 1996-03-19 半導体集積回路の製造方法 Pending JPH09260591A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6225696A JPH09260591A (ja) 1996-03-19 1996-03-19 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6225696A JPH09260591A (ja) 1996-03-19 1996-03-19 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH09260591A true JPH09260591A (ja) 1997-10-03

Family

ID=13194893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6225696A Pending JPH09260591A (ja) 1996-03-19 1996-03-19 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH09260591A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332967A (ja) * 2004-05-20 2005-12-02 Mitsumi Electric Co Ltd 半導体装置及びその製造方法
CN102129964A (zh) * 2010-12-13 2011-07-20 华东光电集成器件研究所 厚膜集成电路电阻端头效应曲线制作方法
JP2016225632A (ja) * 2015-06-02 2016-12-28 インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332967A (ja) * 2004-05-20 2005-12-02 Mitsumi Electric Co Ltd 半導体装置及びその製造方法
CN102129964A (zh) * 2010-12-13 2011-07-20 华东光电集成器件研究所 厚膜集成电路电阻端头效应曲线制作方法
JP2016225632A (ja) * 2015-06-02 2016-12-28 インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法
US9859396B2 (en) 2015-06-02 2018-01-02 Infineon Technologies Ag Methods for forming a plurality of semiconductor devices on a plurality of semiconductor wafers

Similar Documents

Publication Publication Date Title
EP0089503A2 (en) Method for making a high performance bipolar transistor in an integrated circuit
US20060170078A1 (en) Silicon member and method of manufacturing the same
JPH0590011A (ja) 感温抵抗体及びその製造方法
JPH09260591A (ja) 半導体集積回路の製造方法
JP2956833B2 (ja) 多結晶シリコン膜の評価方法
CN110620041A (zh) 在igbt芯片上集成温度传感器的方法
US8736003B2 (en) Integrated hybrid hall effect transducer
CN110634741A (zh) 在igbt芯片上集成温度传感器的方法
US4464825A (en) Process for fabrication of high-speed radiation hard bipolar semiconductor devices
US6291873B1 (en) Semiconductor device having a resistive element connected to a transistor and substrate
JPS60147154A (ja) 抵抗構造体
KR100365878B1 (ko) 반도체 집적 회로 장치
CN113066735B (zh) 一种高电阻高精度电阻器的实现方法
JPS63114159A (ja) トリム可能な高い値の多結晶シリコン抵抗
JP3876846B2 (ja) 絶縁膜の評価方法
JPH06163942A (ja) 半導体圧力センサの製造方法
US9059190B2 (en) Measuring current and resistance using combined diodes/resistor structure to monitor integrated circuit manufacturing process variations
CN117766419A (zh) 离子注入工艺的监控方法及监控装置
JPH0864843A (ja) ツェナーダイオードの製造方法
JP2000323462A (ja) 薄膜デバイスの製造方法
JP2000021803A (ja) 不純物量の測定方法およびそれを用いた半導体装置の製造方法
JPH10256267A (ja) 半導体集積回路装置
JPS59121966A (ja) 半導体装置の製造方法
JPH0312971A (ja) 半導体装置の製造方法
JPH10223842A (ja) 半導体集積回路およびその製造方法