JP2016225632A - 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法 - Google Patents

複数の半導体ウェハ上に複数の半導体デバイスを形成する方法 Download PDF

Info

Publication number
JP2016225632A
JP2016225632A JP2016111057A JP2016111057A JP2016225632A JP 2016225632 A JP2016225632 A JP 2016225632A JP 2016111057 A JP2016111057 A JP 2016111057A JP 2016111057 A JP2016111057 A JP 2016111057A JP 2016225632 A JP2016225632 A JP 2016225632A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
conductive layer
semiconductor
layer formed
material composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016111057A
Other languages
English (en)
Other versions
JP6253714B2 (ja
Inventor
ヒルゼンベック ヨヘン
Hilsenbeck Jochen
ヒルゼンベック ヨヘン
ペーター コンラート イェンス
Peter Konrath Jens
ペーター コンラート イェンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2016225632A publication Critical patent/JP2016225632A/ja
Application granted granted Critical
Publication of JP6253714B2 publication Critical patent/JP6253714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】複数の半導体ウェハ上に複数の半導体デバイスを形成する方法が提供される。【解決手段】この方法は、導電層を第１の半導体ウェハの表面上に形成し、それによって、第１の半導体ウェハ上に形成された導電層と第１の半導体ウェハとの間にショットキーコンタクトを生じさせるステップを含む。第１の半導体ウェハ上に形成される導電層の材料組成は、第１の半導体ウェハの物理的特性の値に基づき選択されている。方法は更に、導電層を第２の半導体ウェハの表面上に形成し、それによって、第２の半導体ウェハ上に形成された導電層と第２の半導体ウェハとの間にショットキーコンタクトを生じさせるステップを含む。第２の半導体ウェハ上に形成される導電層の材料組成は、第２の半導体ウェハの物理的特性の値に基づき選択されている。第２の半導体ウェハ上に形成される導電層の材料組成は、第１の半導体ウェハ上に形成される導電層の材料組成とは異なっている。【選択図】図１

Description

種々の実施の形態は、半導体デバイスの製造、特に、複数の半導体ウェハ上に複数の半導体デバイスを形成する方法に関する。
ダイオード、例えばショットキー効果を使用するショットキーダイオードは、大電流又は大電力の切り替えに使用することができる。ダイオードのスイッチング効率を求めるための量は順方向電圧である。高い順方向電圧は、ダイオードにおける高い電力損失を意味していると考えられる。電力損失を最小限にするために、ショットキー金属と半導体材料との間の接触表面を単一のダイオードに関して増大させることができるか、又は複数のダイオードを並列接続することができる。例えば、並列接続された複数のダイオード間の電流又は電力の均等な分配を保証するために、ダイオードのデバイス特性（例えば、それらのダイオードの順方向電圧）は等しくあるべきである。しかしながら、通常の製造プロセスでは、デバイス特性のばらつき（例えば、複数の半導体ウェハのバッチに、比較的少ない数の半導体ウェハに、又は、比較的多くの数の半導体ウェハに形成されたダイオードの順方向電圧のばらつき）が存在する。従って、複数のダイオードの個々のダイオードに不均一な負荷が掛かる可能性があり、これによって、個々のダイオードの劣化又は故障が生じる。
製造される複数の半導体ダイオードにより均一に分配される順方向電圧を実現する製造プロセスが必要とされていると考えられる。一般的には、製造される複数の半導体デバイスのより均一な分散デバイス特性を実現する製造プロセスが必要とされていると考えられる。
この要求は、添付の特許請求の範囲に記載の対象によって満たされる。
幾つかの実施の形態は、複数の半導体ウェハ上に複数の半導体デバイスを形成する方法に関する。方法は、導電層を第１の半導体ウェハの表面上に形成し、それによって、第１の半導体ウェハ上に形成された導電層と第１の半導体ウェハとの間にショットキーコンタクトを生じさせるステップを含む。第１の半導体ウェハ上に形成される導電層の材料組成は、第１の半導体ウェハの物理的特性の値に基づき選択されている。方法は、更に、導電層を第２の半導体ウェハの表面上に形成し、それによって、第２の半導体ウェハ上に形成された導電層と第２の半導体ウェハとの間にショットキーコンタクトを生じさせるステップを含む。第２の半導体ウェハ上に形成される導電層の材料組成は、第２の半導体ウェハの物理的特性の値に基づき選択されている。第２の半導体ウェハ上に形成される導電層の材料組成は、第１の半導体ウェハ上に形成される導電層の材料組成とは異なっている。
幾つかの実施の形態は、複数の半導体ウェハ上に複数の半導体デバイスを形成する方法に関する。方法は、第１の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスによって、第１の半導体ウェハの表面から不純物を除去するステップを含む。第１の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスの処理時間は、第１の半導体ウェハの物理的特性の値に基づき選択されている。方法は更に、第２の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスによって、第２の半導体ウェハの表面から不純物を除去するステップを含む。第２の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスの処理時間は、第２の半導体ウェハの物理的特性の値に基づき選択されている。第１の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスの処理時間は、第２の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスの処理時間とは異なる。
幾つかの実施の形態は、複数の半導体ウェハ上に複数の半導体デバイスを形成する方法に関する。方法は、第１の半導体ウェハにイオンを注入するステップを含む。第１の半導体ウェハに注入されるイオンの濃度は、第１の半導体ウェハの物理的特性の値に基づき選択されている。方法は更に、第２の半導体ウェハにイオンを注入するステップを含む。第２の半導体ウェハに注入されるイオンの濃度は、第２の半導体ウェハの物理的特性の値に基づき選択されている。第１の半導体ウェハに注入されるイオンの濃度は、第２の半導体ウェハに注入されるイオンの濃度とは異なる。
以下では、添付の図面を参照しながら、装置及び／又は方法の幾つかの実施の形態を単に例示を目的として説明する。
複数の半導体ウェハ上に複数の半導体デバイスを形成する方法のフローチャートを示す。 半導体デバイスの一実施例を示す。 複数の半導体ダイオードを形成する方法のフローチャートを示す。 複数の半導体ウェハ上に複数の半導体デバイスを形成する別の方法のフローチャートを示す。 複数の半導体ウェハ上に複数の半導体デバイスを形成する別の方法のフローチャートを示す。
種々の実施例を、幾つかの実施例が示されている添付の図面を参照しながら十分に説明する。それらの図において、線の太さ、層及び／又は領域の大きさは、図面を見易くするために誇張している場合もある。
従って、更なる実施の形態によって種々の変更及び代替的な形状を実現することができるが、図面にはそれらの幾つかの実施例を例示的に示しており、また、以下においてそれらの実施例を詳細に説明する。しかしながら、それらの実施例を開示されている特定の形態に限定することは意図されておらず、むしろ、それらの実施例は本開示の範囲に含まれるあらゆる修正実施形態、等価実施形態並びに代替実施形態にまで及ぶと考えられる。類似の参照番号は、図面の説明全体にわたり、類似の構成要素又は同様の構成要素を表している。
一方の素子が単に他方の素子と「接続されている」又は「結合されている」と表記されている場合には、その一方の素子を他方の素子と直接的に接続又は結合することができるか、若しくは、複数の素子を介在させることができると解される。反対に、一方の素子が他方の素子と「直接的に接続されている」又は「直接的に結合されている」と表記されている場合には、介在する素子は存在していない。素子間の関係を表すために使用される別の表現も同様に解される（例えば、「〜の間に」と「〜の間に直接的に」との関係、「隣接している」と「直接的に隣接している」との関係等）。
本明細書において使用される術語は、特定の実施例だけを説明することを目的としているのであって、別の実施例を制限することは意図していない。本明細書において使用されているように、単数形で表される「ある」、「１つの」及び「その」という語句は、別個に明示的な記載がない限り、複数形も同様に含むことを意図している。更には、「含む」、「含んでいる」、「包含する」及び／又は「包含している」という語句は、本明細書において使用される場合、そこに記載されている特徴、完全体、ステップ、動作、素子及び／又はコンポーネントの存在を特定するが、１つ又は複数の別の特徴、完全体、ステップ、動作、素子、コンポーネント及び／又はそれらから成る群の存在又は追加を排除するものではないと解される。
別個に規定されていない限り、本明細書において使用されている（技術的及び化学的な用語も含めた）全ての用語は、実施例に関する技術分野に属する当業者が一般的に理解している用語と同じ意味を有している。更に、例えば一般的に使用されている辞書において定義されている用語は、本明細書において明示的に別の定義がなされていない限りは、関連分野のコンテキストにおける意味と矛盾しない意味を有しているものとして解されるべきである。
図１には、複数の半導体ウェハ上に複数の半導体デバイスを形成する方法１００の１つの実施の形態のフローチャートが示されている。
方法１００は、（第１の）導電層を第１の半導体ウェハの表面上に形成し、それによって、第１の半導体ウェハ上に形成された導電層と第１の半導体ウェハとの間にショットキーコンタクトを生じさせるステップ１０２を含む。第１の半導体ウェハ上に形成される導電層の材料組成は、第１の半導体ウェハの物理的特性の値に基づき選択されている。
方法１００は、更に、（別の又は第２の）導電層を第２の半導体ウェハの表面上に形成し、それによって、第２の半導体ウェハ上に形成された導電層と第２の半導体ウェハとの間にショットキーコンタクトを生じさせるステップ１０４を含む。第２の半導体ウェハ上に形成される導電層の材料組成は、第２の半導体ウェハの物理的特性の値に基づき選択されている。
第２の半導体ウェハ上に形成される導電層の材料組成は、第１の半導体ウェハ上に形成される導電層の材料組成とは異なっている。
第１の半導体ウェハ上に形成される導電層の材料組成と、第２の半導体ウェハ上に形成される導電層の材料組成とが異なることによって、第１の半導体ウェハ上に形成された導電層と第１の半導体ウェハとの間に生じるショットキーコンタクトのショットキーバリアと、第２の半導体ウェハ上に形成された導電層と第２の半導体ウェハとの間に生じるショットキーコンタクトのショットキーバリアと、を個別に調整することができる。各半導体ウェハに関するショットキーコンタクトのショットキーバリアの個別の調整によって、複数の半導体ウェハ間のばらつきを補償することができる。例えば、物理的特性の値は複数の半導体ウェハ間のばらつきを示すことができる。各半導体ウェハに関するショットキーコンタクトのショットキーバリアの個別の調整によって、複数の半導体ウェハのバッチに、比較的少ない数の半導体ウェハに、又は、比較的多くの数の半導体ウェハに形成される複数の半導体デバイスのデバイス特性のより均一な分布を実現することができる。
提案されるコンセプトに応じて形成される半導体デバイスは、少なくとも１つのショットキーコンタクトを使用して電気的な機能を実現する半導体材料又は半導体ダイを含んでいる任意の電気デバイスであって良い。半導体デバイスは、例えば、半導体ダイオードであって良い。幾つかの実施の形態においては、半導体デバイスはショットキーダイオードであって良い。ショットキーダイオードは、ショットキーコンタクトを含んでいるダイオードであると考えられる。第１の半導体ウェハ上に形成される半導体デバイス、又は複数ある半導体ウェハのうちの他のいずれかの任意の半導体ウェハ上に形成される半導体デバイスは、第２の半導体ウェハ上に形成される半導体デバイスに実質的に同一であると考えられる。例えば、構造若しくは１つ又は複数のデバイス特性は、製造プロセスに関連する僅かなばらつきは除いて、各半導体デバイスに関して同一であると考えられる。
例えば、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又はヒ化ガリウム（ＧａＡｓ）を半導体材料として使用することができる。択一的に、別の元素の種々の半導体材料又は半導体化合物も使用することができる。幾つかの実施の形態においては、半導体材料を１種又は複数種のドーパント、例えばボロン（Ｂ）、ヒ素（Ａｓ）、窒素（Ｎ）、燐（Ｐ）、アンチモン（Ｓｂ）、アルミニウム（Ａｌ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、マグネシウム（Ｍｇ）、カドミウム（Ｃｄ）又はその他の種々の元素又は化合物でドープすることができる。ドーパントは、適切なプロセス（例えばイオン注入又はイオン拡散）によって半導体材料に組み込むことができる。ドーパントの濃度（例えば半導体材料の所定体積内の平均ドーパント量）を、半導体デバイスの所望の電気的特性に基づき選択することができる。
半導体デバイスを形成するために使用される半導体ウェハは、半導体材料の少なくとも１つの層を包含している構造コンポーネントである。半導体ウェハの半導体材料を１種又は複数種のドーパントでドープしても良いし、半導体ウェハの半導体材料をドープしなくても良い。半導体ウェハの種々の層は異なるドーパント濃度を有することができ、また異なるドーパントを含むことができる。
１つ又は複数の層の半導体材料を担体に提供することができる。例えば、半導体材料の１つ又は複数の層を、エピタキシャルプロセスによって担体に成長させることができる。担体は、例えば、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、炭化タンタル（ＴａＣx）、タングステン（Ｗ）、サファイア（Ａｌ2Ｏ3）、グラファイト（Ｃ）、炭素（Ｃ）、三元系炭化物又は三元系窒化物、若しくは、それらの材料のうちの２つ又はそれ以上の材料の組み合わせを含むことができるか、又はそれらから形成することができる。
半導体ウェハ又は担体は、実質的に円形の形状を有することができる。半導体ウェハの半導体材料は、所定の寸法（例えば実質的に１５０ｍｍ、２００ｍｍ、３００ｍｍ、４５０ｍｍ又はそれ以上の厚さ）を有することができる。
第１の半導体ウェハ上に複数の半導体デバイスを形成することは、第１の半導体ウェハの表面（例えば、主表面又は前面側表面）上に導電層を形成することを含む。半導体ウェハの横方向の延在部は、半導体ウェハの主表面又は前面側表面に平行であると考えられ、また、垂直方向は半導体ウェハの主表面又は前面側表面に直交していると考えられる。半導体材料を、半導体ウェハの主表面又は前面側表面に堆積させることができる。
複数の半導体ウェハのうちの１つの半導体ウェハの表面上に導電層を形成することは、半導体ウェハの表面に直接的に導電層を形成することを含むことができる。例えば、半導体ウェハの表面と導電層との間に別の層を設ける必要はない。
複数の半導体ウェハのうちの１つの半導体ウェハの表面上に導電層を形成することは、半導体ウェハ上に導電層を堆積させるための任意の適切なプロセス（蒸着プロセス又はスパッタプロセス）を含むことができる。例えば、導電層は、電流を流す能力を有している層である。導電層は、１種又は複数種の元素又は化合物（例えば、Ｍｏ又はＷのような金属元素；若しくは、ＷとＳｉのような金属と半導体の組み合わせ；若しくは、ＴｉＮ，ＭｏＮのような金属と窒化物の組み合わせ）を含むことができ、それによって導電性材料（例えば金属又は合金）がもたらされる。
複数の半導体ウェハのうちの１つの半導体ウェハの表面上に形成される導電層は、例えば、１００ｎｍ（又は４００ｎｍ）から５μｍの間の厚さを有することができる。例えば、導電層は１００ｎｍ、２００ｎｍ、４００ｎｍ、６００ｎｍ、８００ｎｍ、１μｍ、１．２μｍ、１．８μｍ、２．４μｍ、２．６μｍ、３．１μｍ、３．７μｍ又は４．５μｍの厚さを有することができる。導電層は、半導体ウェハ上で実質的に均一な厚さを有することができる。
複数の半導体ウェハのうちの１つの半導体ウェハ（例えば第１の半導体ウェハ又は第２の半導体ウェハ）上に形成される導電層の材料は、半導体ウェハの物理的特性に基づき選択又は調整されている。例えば、半導体ウェハの物理的特性は、複数の半導体ウェハ間での、所望の物理的特性又は電気的特性のばらつきを示すことに適している特性である。
例えば、第１の半導体ウェハの物理的特性は、第１の半導体ウェハの厚さ（例えば、半導体ウェハの垂直方向の寸法）であって良い。幾つかの実施の形態においては、半導体ウェハの複数の層のうちの単一の層の厚さ（例えば、半導体ウェハの前面側表面におけるエピタキシャル層の厚さ）を物理的特性として使用することができる。また、半導体ウェハの複数の層のうちの２つ以上の層の結合厚さ又は重み付き厚さを物理的特性として使用することができる。択一的に、物理的特性は、半導体ウェハのドーパント濃度、半導体ウェハの１つの層（例えば半導体ウェハの前面側表面におけるエピタキシャル層）のドーパント濃度、又は、半導体ウェハの複数の半導体層のうちの２つ以上の層の複合ドーパント濃度又は重み付きドーパント濃度であって良い。例えば、ドーパント濃度は、半導体ウェハ内、半導体ウェハの１つの層内又は半導体ウェハの２つ以上の層内の平均濃度であって良い。幾つかの実施の形態においては、第１の半導体ウェハの物理的特性は、半導体ウェハのシート抵抗（例えば測定接触子のスケーリング下で実質的に一定である半導体ウェハの抵抗）であって良い。択一的又は付加的に、半導体ウェハの複数の物理的特性の組み合わせを、半導体ウェハを特徴付けるために使用することができる。
物理的特性の値は、第１の半導体ウェハ及び／又は第２の半導体ウェハに関して（例えば複数ある半導体ウェハの全ての半導体ウェハに関して）既知のものであって良い。例えば、半導体ウェハの製造メーカは、提供する半導体ウェハに関する物理的特性の値を提供することができる。幾つかの実施の形態においては、方法は、半導体ウェハの物理的特性の値を求める（測定する）ステップを含むことができる。例えば、一般的な四点プローブ測定又は非接触渦電流を使用する間接的な測定を、半導体ウェハのシート抵抗の値を求めるために使用することができる。半導体ウェハの厚さ又は半導体ウェハの１つの層の厚さを求めるために、また、半導体ウェハのドーパント濃度又は半導体ウェハの１つの層のドーパント濃度を求めるために、種々の測定技術を使用することができる。例えば、二次イオン質量分析法（secondary ion mass spectrometry）、容量電圧分光法（capacitance-voltage spectrometry）又は断面解析（cross-section analysis）を、半導体ウェハの厚さの値、半導体ウェハの１つの層の厚さ、半導体ウェハのドーパント濃度又は半導体ウェハの１つの層のドーパント濃度の値を求めるために使用することができる。
物理的特性の値は、第１の半導体ウェハ上に形成される導電層に関する（第１の）材料組成を選択するために、また、第２の半導体ウェハ上に形成される導電層に関する（第２の）材料組成等を選択するために使用される。第１の半導体ウェハ上に形成される導電層に関する材料組成は、第１の半導体ウェハ上に形成される導電層と第１の半導体基板との間に生じるショットキーコンタクトの所定のショットキーバリアを提供することができる。第２の半導体ウェハ上に形成される導電層に関する材料組成は、第２の半導体ウェハ上に形成される導電層と第２の半導体ウェハとの間に生じるショットキーコンタクトの別の（異なる）所定のショットキーバリアを提供することができる。従って、ショットキーバリアを、例えば、各半導体ウェハの特性に基づき調整することができる。
例えば、第１の半導体ウェハに関する導電層の第１の材料組成を、第１の半導体ウェハの物理的特性の第１の値に対して選択することができ、また、物理的特性の第２の値が物理的特性の第１の値とは異なる場合には、第１の材料組成とは異なる第２の材料組成を、物理的特性の第２の値に対して選択することができる。
従って、半導体ウェハ上に形成される導電層の材料組成を、物理的特性の値によって表されている各半導体ウェハの実際の特性に従って調整することができる。
例えば、複数の半導体ウェハのうちの１つの半導体ウェハ上に形成される導電層の材料組成の１種又は複数種の成分の一部を、物理的特性の値に基づき選択又は調整することができる。材料組成の１種又は複数種の成分の一部を選択又は調整することによって、導電層と半導体ウェハの半導体基板との間のショットキーコンタクトのショットキーバリアを効率的に調整することができる。
幾つかの実施の形態において、第１の半導体ウェハ上に形成される導電層の材料組成及び第２の半導体ウェハ上に形成される導電層の材料組成は、少なくとも１種の同一の成分又は化合物を含んでいる。例えば、第１の半導体ウェハ上に形成される導電層の材料組成は、第２の半導体ウェハ上に形成される導電層の材料組成と同一の元素を異なる比率で含むことができる。第１の半導体ウェハ上に形成される導電層及び第２の半導体ウェハ上に形成される導電層に対する１種又は複数種の元素の実際の比率は、第１の半導体ウェハ及び第２の半導体ウェハそれぞれの物理的特性の実際の値に基づき選択することができる。
幾つかの実施の形態においては、第１の半導体ウェハ上に形成される導電層の材料組成の少なくとも１種の成分の一部は、第２の半導体ウェハ上に形成される導電層の材料組成における成分の一部とは、少なくとも４％、５％、６％、７％、８％、９％、１０％又はそれ以上異なっていて良い。第１の半導体ウェハ上に形成される導電層及び第２の半導体ウェハ上に形成される導電層に関する材料組成の少なくとも１種の成分の一部を変更することによって、各半導体ウェハに関するショットキーコンタクトのショットキーバリアを効率的に調整することができる。
複数の半導体ウェハのうちの１つの半導体ウェハ（例えば第１の半導体ウェハ又は第２の半導体ウェハ）上に形成される導電層の材料組成は、少なくとも２種の異なる材料又は元素を含むことができる。例えば、半導体ウェハ上に形成される導電層の材料組成は、２種又はそれ以上の金属元素の合金（例えばチタンタングステン（ＴｉＷ）合金）を含むことができる。幾つかの実施の形態においては、導電層の材料組成は、金属元素及び非金属元素（例えばケイ化タングステン（ＷＳｉ2）又は金属窒素化合物、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）又は窒化タングステン（Ｗ2Ｎ，ＷＮ，ＷＮ2））を含んでいる組成を有することができる。幾つかの実施の形態においては、導電層の材料組成は、金属元素、半導体元素及び非金属元素を含んでいる組成（例えば金属元素、窒素及び半導体元素（例えばＷＳｉＮ）を含んでいる組成）を有することができる。
導電層の材料組成に関する材料（元素）の上記の例によって、導電層と半導体基板との間のショットキーコンタクトのショットキーバリアを調整することができる。例えば、材料組成内の上記の材料の例のうちの１種又は複数種の材料の比率を、所望のショットキーバリア又はショットキーバリアの所望のレベルを達成するために選択又は調整することができる。
幾つかの実施の形態においては、例えば第１の半導体ウェハのための導電層は窒素を含む。第１の半導体ウェハ上に形成される導電層の窒素の濃度を、第１の半導体ウェハの物理的特性の値に基づき選択することができる。窒素の濃度を変更することによって、例えば数百ミリオンエレクトロンボルト（ＭｅＶ）の範囲において、ショットキーコンタクトのショットキーバリアを調整することができる。例えば、８００ＭｅＶから１，３００ＭｅＶの間、１，０００ＭｅＶから１，２００ＭｅＶの間、又は９００ＭｅＶから１，１００ＭｅＶの間でショットキーバリアを調整することができる。例えば、導電層はＭｏＮを含むことができ、また、ショットキーコンタクトのショットキーバリアを調整するために、ＭｏＮの窒素の濃度を選択又は調整することができる。ＭｏＮの窒素の濃度を、例えば、半導体ウェハの物理的特性に基づき、０％から１０％の間（例えば１％から８％の間、２％から６％の間又は３％から９％の間）で選択又は調整することができる。幾つかの実施の形態においては、導電層は、窒素の選択された濃度を有している、金属と窒素の化合物（例えばＴｉＮ）、金属と非金属の化合物（例えばＷＳｉ）、例えばＴｉＮ，ＭｏＮ，ＷxＮx等を含むことができる。
幾つかの実施の形態においては、複数の半導体ウェハのうちの１つの半導体ウェハ上に導電層を形成すること（例えば第１の半導体ウェハ上に導電層を形成するステップ１０２又は第２の半導体ウェハ上に導電層を形成するステップ１０４）は、スパッタプロセスを含むことができる。半導体ウェハ上に導電層を堆積させるために、種々異なるスパッタプロセスを使用することができる。例えば、イオンビームスパッタリング、高出力インパルスマグネトロンスパッタリング又はガスフロースパッタリングを使用することができる。
例えば、窒素を含んでいる導電層は、窒素を含有しているスパッタガスを使用するスパッタプロセスによって形成することができる。半導体ウェハ上に形成される導電層中の窒素の濃度を、スパッタガス中の窒素の分圧を調整することによって選択することができる。スパッタガス中の窒素の分圧を高めることによって、導電層の窒素の濃度を上昇させることができる。従って、例えば導電層の窒素の濃度を上昇させることによって（スパッタガス中の窒素の分圧を高めることによって）、ショットキーコンタクトのショットキーバリアを低くすることができる。例えば、約１，３００ＭｅＶのショットキーバリアを、０の窒素の分圧に関して調整することができるか、又は、約１，１００ＭｅＶのショットキーバリアを、窒素及びアルゴンを含有しているスパッタガス中の１０％の窒素の分圧に関して調整することができるか、又は、約１，０００ＭｅＶのショットキーバリアを、窒素及びアルゴンを含有しているスパッタガス中の４０％の窒素の分圧に関して調整することができるか、又は、約９００ＭｅＶのショットキーバリアを、窒素及びアルゴンを含有しているスパッタガス中の６０％の窒素の分圧に関して調整することができる。
幾つかの実施の形態においては、第１の半導体ウェハ上に形成される導電層と第１の半導体ウェハとの間のショットキーコンタクトのショットキーバリアが、第２の半導体ウェハ上に形成される導電層と第２の半導体ウェハとの間のショットキーコンタクトのショットキーバリアから少なくとも４％、５％、６％、７％、８％、９％、１０％又はそれ以上異なっているように、第１の半導体ウェハ上に形成される導電層の材料組成と、第２の半導体ウェハ上に形成される導電層の材料組成と、を選択することができる。
幾つかの実施の形態においては、本方法１００は更に、半導体ウェハ上に導電層を形成する前に、スパッタ洗浄プロセスによって、複数の半導体ウェハのうちの１つの半導体ウェハ（例えば第１の半導体ウェハ又は第２の半導体ウェハ）の表面を浄化するステップを含むことができる。不純物として、半導体ウェハの表面上に堆積した酸素又は化学化合物のような不純物原子が考えられる。スパッタ洗浄プロセスによって、表面上に導電層が形成される前に、半導体ウェハの表面から不純物の少なくとも一部又はほぼ全てを除去することができる。スパッタ洗浄プロセスの処理時間を、半導体ウェハの物理的特性の値に基づき選択することができる。処理時間（例えば半導体ウェハの表面に向かって粒子又はイオンが加速される期間）を選択することによって、浄化度（例えば半導体ウェハの表面から除去される不純物の割合）を選択することができる。半導体ウェハの表面（例えばショットキーコンタクトに関する接触表面）から不純物を除去することによって、ショットキーコンタクトのショットキーバリアを調整することができる。
択一的又は付加的に、スパッタ洗浄プロセスに使用されるスパッタガスを、半導体ウェハの物理的特性の値に基づき選択することができる。例えば、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）又はキセノン（Ｘｅ）のような不活性ガス、若しくはフッ素（Ｆ）をスパッタガスとして使用することができる。選択された不活性ガスは、スパッタ洗浄プロセスの性能（例えば半導体ウェハの表面から除去される不純物の割合）に影響を及ぼすことができる。
複数の半導体デバイスの半導体は、１０Ｖ以上の降伏電圧又は阻止電圧（例えば１０Ｖ、２０Ｖ又は５０Ｖの降伏電圧）、又は１００Ｖ以上の降伏電圧又は阻止電圧（例えば２００Ｖ、３００Ｖ、４００Ｖ又は５００Ｖの降伏電圧）、又は５００Ｖ以上の降伏電圧又は阻止電圧（例えば６００Ｖ、７００Ｖ、８００Ｖ又は１０００Ｖの降伏電圧）、又は１，０００Ｖ以上の降伏電圧又は阻止電圧（例えば１，２００Ｖ、１，５００Ｖ、１，７００Ｖ又は２，０００Ｖ、若しくは３．３ｋＶ又は６．５ｋＶの降伏電圧）を有することができる。
幾つかの実施の形態においては、複数の半導体デバイスのうちの幾つかの半導体デバイスはショットキーダイオードであって良い。各半導体ウェハに関してショットキーコンタクトのショットキーバリアを個別に調整することによって、提案されるコンセプトに従って、複数の半導体ウェハのバッチに、比較的少ない数の半導体ウェハに、又は、比較的多くの数の半導体ウェハに形成されるショットキーダイオードの順方向電圧のより均一な分布を実現することができる。
幾つかの実施の形態において、ショットキーダイオードが形成される半導体ウェハは、ドリフト層を最上層（例えばドリフト層の後面側表面上に形成される第２の半導体層に比べて（同一の導電型の）ドーパントの明らかに低い濃度を有している半導体層）として含むことができる。
ショットキーダイオードの順方向電圧を、
ＶF（ＩNOM）＝ＶTH＋ＲDIFF×ＩNOM （１）
に従い近似させることができる。ここでＶFは、順方向電圧を表し、ＩNOMは、ショットキーダイオードに印加される公称電流を表し、ＶTHは、（ダイオードが導通し始める）ショットキーダイオードの閾値電圧を表し、また、ＲDIFFは、公称電流でのショットキーダイオードの微分抵抗を表す。
例えば、順方向電圧は、閾値電圧ＶTH及び微分抵抗ＲDIFFに依存する。微分抵抗ＲDIFFは、ドリフト層におけるドーパント濃度及びドリフト層の厚さに依存する。ドーパント濃度及び厚さは、ドリフト層に関する製造プロセスに従って変更することができる。例えば、ドリフト層の厚さを数％の範囲内で変更することができ、他方では、ドーパント濃度をエピタキシャル製造プロセスに関して１０から２０％変更することができる。例えば、微分抵抗ＲDIFFはウェハ毎に異なっていて良い。従って、閾値電圧ＶTHが一定であれば、２つの異なるウェハ上に形成される２つのショットキーダイオードに関して、順方向電圧ＶFは異なっていて良い。
例えば、閾値電圧ＶTHは、半導体ウェハと半導体ウェハ上に形成される導電層との間に生じるショットキーコンタクトのショットキーバリアに依存する。従って、複数の半導体ウェハ間の微分抵抗ＲDIFFのばらつきを、各ウェハに関する閾値電圧ＶTHを個別に調整することによって（例えばショットキーコンタクトのショットキーバリアを調整することによって）補償することができる。
例えば、半導体ウェハの物理的特性の値に基づき、半導体ウェハ上に形成される導電層の材料組成を個別に選択することによって、ショットキーバリアを調整することができる。例えば、スパッタプロセスにおける窒素の分圧（例えば窒素流）を選択して、半導体ウェハに関してショットキーバリアを個別に調整することができる。
幾つかの実施の形態においては、微分抵抗ＲDIFF及び閾値電圧ＶTHの温度依存性を考慮することができる。例えば、所定の公称電流ＩNOMがダイオードの所定の動作温度（例えば、〜１００℃までの動作温度ＴOPERATION）においてダイオードに印加されると、ショットキーダイオードの順方向電圧ＶFが所定の値に達するように、ショットキーバリア（例えば閾値電圧ＶTH）を調整することができる。例えば、複数の半導体ウェハ間のばらつきが補償されるように個々の半導体ウェハに関してショットキーバリアが調整される。
例えば、第１の半導体ウェハ上に形成される導電層の材料組成及び第２の半導体ウェハ上に形成される導電層の材料組成を、第１の半導体ウェハ上に形成されるショットキーダイオードの平均順方向電圧と、第２の半導体ウェハ上に形成されるショットキーダイオードの平均順方向電圧との差異は２％、３％、４％、５％、６％又は７％以下であるように選択することができる。
例えば、複数の半導体ウェハのバッチに、比較的少ない数の半導体ウェハに、又は、比較的多くの数の半導体ウェハに形成されるショットキーダイオードの所定の動作条件における順方向電圧のより均一な分布を達成することができる。特に、複数の半導体ウェハのバッチに、比較的少ない数の半導体ウェハに、又は、比較的多くの数の半導体ウェハに形成されるショットキーダイオードの所定の公称電流及び所定の動作温度における順方向電圧のより均一な分布を達成することができる。
更なる詳細及び態様は、以下に説明する実施の形態と関連させて言及する。図１に示した実施の形態は、以下において説明する１つ又は複数の実施例若しくは提案されるコンセプトの１つ又は複数の態様に対応する、１つ又は複数の付加的なオプションとしての特徴を有している。
図２には、半導体デバイス２００の一実施例が示されている。半導体デバイス２００は、半導体層２０１と、その半導体層２０１の表面に形成された導電層２０２と、を含んでいる。導電層２０２を、半導体層２０１の表面上に直接的に形成することができる。例えば、半導体層２０１と導電層２０２との間に別の層を形成する必要はない。半導体層２０１及び導電層２０２は、ショットキーコンタクトを形成する。従って、半導体デバイス２００はショットキーコンタクトを含んでいる任意のデバイスであって良い。例えば、半導体デバイス２００はショットキーダイオードであって良い。
オーム接点２０３及び２０４は、別の電子コンポーネントに半導体デバイス２００を接続するために設けられている。
幾つかの実施の形態においては、半導体デバイス２００は、上記又は下記の複数の態様のうちの１つ又は複数に従い形成することができる。図２に示した半導体デバイスの実施の形態は、上記又は下記の１つ又は複数の実施例若しくは提案されるコンセプトの１つ又は複数の態様に対応する、１つ又は複数の付加的なオプションとしての特徴を有している。
図３には、複数の半導体ダイオードを形成する方法３００の１つの実施の形態のフローチャートが示されている。
方法３００は、ダイオードの構造（例えばサージ電流安定型（ＳＣＳ）ダイオード）を形成するステップ３０２を含む。例えば、ダイオードの構造を形成するステップ３０２は、１回又は複数回のエピタキシャルプロセスを介して、ドープされた又はドープされていない半導体材料の１つ又は複数の層を含んでいる半導体構造を担体ウェハ上に形成するステップを含むことができる。例えば、ダイオード構造を半導体ウェハとして提供することができる。
更に、本方法３００は、ダイオード構造のシート抵抗を測定するステップ３０４を含む。シート抵抗に関する測定値を記憶することができ、それによって、その情報を後続のプロセスに利用することができる。択一的に、１つ又は複数の層のドーパント濃度及び／又は１つ又は複数の層の厚さを測定することができる。測定用の層は、例えば、ダイオードのためのドリフト層として使用される、半導体ウェハの弱くドープされた半導体層であって良い。例えば、二次イオン質量分析法、容量電圧分光法又は断面解析を、測定に使用することができる。後続のプロセスに利用できるようにするために、測定値を記憶することができる。
本方法３００は更に、半導体ウェハ上の個々のダイオードを規定する複数のプロセス３０６から３１０を含む。プロセス３０６から３１０は、所望のドーピングプロファイルを達成するために、リソグラフィプロセス、エッチングプロセス及びイオン注入プロセスを含むことができる。
更に、本方法３００は、注入されたイオンを活性化させるステップ３１２を含む。例えば、半導体ウェハを、所定の期間にわたり、例えば１，３００℃、１，５００℃、１，７００℃又は１，９００℃の温度に加熱することができる。
導電層を堆積させるステップ３１４は、注入されたイオンの活性化に続いて実施される。半導体ウェハに関する導電層の材料組成（ショットキー金属）は、測定ステップ３０４において測定された値に基づき選択される。例えば、材料組成を、半導体ウェハのシート抵抗、若しくは、１つ又は複数の層のドーパント濃度及び／又は１つ又は複数の層の厚さに応じて選択することができる。従って、ショットキー金属の材料組成を、１回又は複数回のエピタキシャルプロセスのパラメータに応じて選択することができる。例えば、ショットキー金属を、スパッタプロセスによって堆積させることができる（例えばＭｏＮをスパッタプロセスによって堆積させることができる）。スパッタガス中の窒素の分圧又は窒素流を選択又は調整することによって、半導体ウェハとショットキー金属との間に生じるショットキーコンタクトのショットキーバリアを選択又は調整することができる。スパッタガス中の窒素の分圧又は窒素流を選択又は調整することによって、堆積されたＭｏＮの窒素の濃度を調整又は選択することができる。例えば、ショットキーコンタクトのショットキーバリアを、数百ＭｅＶの範囲内で調整することができる。
本方法３００は更に、その他の電気デバイスとの接続のためにダイオードのオーム接点として機能するパワー金属を構造化するステップ３１６を含む。ショットキー金属（例えば半導体ウェハ上に形成される導電層）を構造化するステップ３１８も、方法３００に含まれる。いずれの構造化プロセスも、所望の構造を達成するために、リソグラフィプロセス及びエッチングプロセスを含むことができる。
更に、本方法３００は、デバイスをパッシベートするステップ３２０を含む。例えば、薄い不活性膜を半導体ウェハ上に形成されるダイオードに堆積させることができる。パッシベーションによって、ダイオードの電気特性を高めることができ、またダイオードを環境因子から保護することができる。
また方法３００は、裏面側を処理するステップ３２２を含む。裏面側を処理するステップ３２２は、研磨プロセス（例えば担体ウェハを薄くする又は除去する）、半導体ダイオードの裏面側にオーム接点を形成するための金属堆積プロセス、及び／又は、デバイスの裏面側において注入されたイオンを活性化するためのレーザアニールプロセスを含むことができる。
方法３００によって、半導体ウェハとウェハのためのショットキー金属との間のショットキーコンタクトのショットキーバリアを個別に調整することができる。従って、製造プロセスに関連する（例えばエピタキシャルプロセスに関連する）複数の半導体ウェハ間のばらつきを補償することができる。従って、方法３００は、複数の半導体ウェハのバッチに、比較的少ない数の半導体ウェハに、又は、比較的多くの数の半導体ウェハに形成されるショットキーダイオードの順方向電圧のより均一な分布を実現することができる。
更なる詳細及び態様は、上記又は下記の実施の形態と関連させて言及する。図３に示した実施の形態は、上記（例えば図１又は図２）において説明した、又は下記において説明する１つ又は複数の実施例又は提案されるコンセプトの１つ又は複数の態様に対応する、１つ又は複数の付加的なオプションとしての特徴を有している。
幾つかの実施の形態は、ショットキーダイオードの順方向電圧を均一化するためのフィードフォワードループを介する、ドリフト層パラメータに応じたショットキーバリアの調整に関する。ドリフト層のドーパント濃度及び厚さに関する既知の値を、ショットキー材料に関する堆積プロセスに提供することができる（例えば、値をフィードフォワードループを介して堆積ツールに供給することができる）。従って、ショットキーバリアを、ウェハ毎に個別化することができる。つまり、ダイオードの製造プロセスにおける均一性を高めることができる。
図４には、複数の半導体ウェハ上に複数の半導体デバイスを形成する方法４００の１つの実施の形態のフローチャートが示されている。
方法４００は、第１の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスによって、第１の半導体ウェハの表面から不純物を除去するステップ４０２を含む。第１の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスの処理時間は、第１の半導体ウェハの物理的特性の値に基づき選択されている。
方法４００は更に、第２の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスによって、第２の半導体ウェハの表面から不純物を除去するステップ４０４を含む。第２の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスの処理時間は、第２の半導体ウェハの物理的特性の値に基づき選択されている。
第１の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスの処理時間は、第２の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスの処理時間等とは異なる。
半導体ウェハにおける不純物として、半導体ウェハの表面上に堆積した酸素（例えば天然のＳｉＯ2層）又は化学化合物のような不純物原子が考えられる。スパッタ洗浄プロセスによって、表面上に導電層が形成される前に、半導体ウェハの表面から不純物の少なくとも一部又はほぼ全てを除去することができる。スパッタ洗浄プロセスの処理時間を、半導体ウェハの物理的特性の値に基づき選択することができる。処理時間（例えば半導体ウェハの表面に向かって粒子又はイオンが加速される期間）を選択することによって、浄化度（例えば半導体ウェハの表面から除去される不純物の割合）を選択することができる。例えば、不純物を除去することによって、半導体デバイスの電気的な特性（例えば、半導体ウェハの表面上に形成される導電層と、半導体ウェハと、の間に形成されるショットキーコンタクトのショットキーバリアの高さ）を調整することができる。
半導体ウェハの物理的特性は、複数の半導体ウェハ間での、所望の物理的特性又は電気的特性のばらつきを示すことに適している特性である。例えば、第１の半導体ウェハの物理的特性は、第１の半導体ウェハの厚さ（例えば、半導体ウェハの垂直方向の寸法）であって良い。幾つかの実施の形態においては、半導体ウェハの複数の層のうちの単一の層の厚さ（例えば、半導体ウェハの前面側表面におけるエピタキシャル層の厚さ）を物理的特性として使用することができる。また、半導体ウェハの複数の層のうちの２つ以上の層の結合厚さ又は重み付き厚さを物理的特性として使用することができる。択一的に、物理的特性は、半導体ウェハのドーパント濃度、半導体ウェハの１つの層（例えば半導体ウェハの前面側表面におけるエピタキシャル層）のドーパント濃度、又は、半導体ウェハの複数の半導体層のうちの２つ以上の層の複合ドーパント濃度又は重み付きドーパント濃度であって良い。例えば、ドーパント濃度は、半導体ウェハ内、半導体ウェハの１つの層内又は半導体ウェハの２つ以上の層内の平均濃度であって良い。幾つかの実施の形態においては、第１の半導体ウェハの物理的特性は、半導体ウェハのシート抵抗（例えば測定接触子のスケーリング下で実質的に一定である半導体ウェハの抵抗）であって良い。択一的又は付加的に、半導体ウェハの複数の物理的特性の組み合わせを、半導体ウェハを特徴付けるために使用することができる。
物理的特性の値は、第１の半導体ウェハ及び／又は第２の半導体ウェハに関して（例えば複数ある半導体ウェハの全ての半導体ウェハに関して）既知のものであって良い。例えば、半導体ウェハの製造メーカは、提供する半導体ウェハに関する物理的特性の値を提供することができる。幾つかの実施の形態においては、方法は、半導体ウェハの物理的特性の値を求める（測定する）ステップを含むことができる。例えば、一般的な四点プローブ測定又は非接触渦電流を使用する間接的な測定を、半導体ウェハのシート抵抗の値を求めるために使用することができる。半導体ウェハの厚さ又は半導体ウェハの１つの層の厚さを求めるために、また、半導体ウェハのドーパント濃度又は半導体ウェハの１つの層のドーパント濃度を求めるために、種々の測定技術を使用することができる。例えば、二次イオン質量分析法、容量電圧分光法又は断面解析を、半導体ウェハの厚さの値、半導体ウェハの１つの層の厚さ、半導体ウェハのドーパント濃度又は半導体ウェハの１つの層のドーパント濃度の値を求めるために使用することができる。
方法４００は、オプションとして、導電層を第１の半導体ウェハの表面上に形成し、それによって、第１の半導体ウェハのための導電層と第１の半導体ウェハとの間にショットキーコンタクトを生じさせるステップを含むことができる。更に、方法４００は、導電層を第２の半導体ウェハの表面上に形成し、それによって、第２の半導体ウェハ上に形成された導電層と第２の半導体ウェハとの間にショットキーコンタクトを生じさせるステップを含むことができる。幾つかの実施の形態においては、第１の半導体ウェハ上に形成される導電層の材料組成を、第１の半導体ウェハの物理的特性の値に基づき選択することができる。第２の半導体ウェハ上に形成される導電層の材料組成を、第２の半導体ウェハの物理的特性の値に基づき選択することができる。半導体ウェハ上に導電層を堆積させるためのプロセスの例を、図１に示した方法と関連させて説明する。
半導体ウェハの表面（例えばショットキーコンタクトに関する接触表面）から不純物を除去することによって、ショットキーコンタクトのショットキーバリアを調整することができる。第１の半導体ウェハに対するスパッタ洗浄プロセスに関する処理時間と、第２の半導体ウェハに対するスパッタ洗浄プロセスに関する処理時間と、が異なることによって、第１の半導体ウェハ上に形成された導電層と第１の半導体ウェハとの間に生じるショットキーコンタクトのショットキーバリア、並びに、第２の半導体ウェハ上に形成された導電層と第２の半導体ウェハとの間に生じるショットキーコンタクトのショットキーバリアを個別に調整することができる。各半導体ウェハに関するショットキーコンタクトのショットキーバリアの個別の調整によって、複数の半導体ウェハ間のばらつきを補償することができる。例えば、物理的特性の値は複数の半導体ウェハ間のばらつきを示すことができる。各半導体ウェハに関するショットキーコンタクトのショットキーバリアの個別の調整によって、複数の半導体ウェハのバッチに、比較的少ない数の半導体ウェハに、又は、比較的多くの数の半導体ウェハに形成される複数の半導体デバイスのデバイス特性のより均一な分布を実現することができる。
付加的に、スパッタ洗浄プロセスに使用されるスパッタガスを、半導体ウェハの物理的特性の値に基づき選択することができる。例えば、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）又はキセノン（Ｘｅ）のような不活性ガス、若しくはフッ素（Ｆ）をスパッタガスとして使用することができる。選択された不活性ガスは、スパッタ洗浄プロセスの性能（例えば半導体ウェハの表面から除去される不純物の割合）に影響を及ぼすことができる。従って、スパッタ洗浄プロセスに関するスパッタガスを個別に選択することによって、個々の半導体ウェハに関するショットキーコンタクトのショットキーバリアを調整することができる。
更なる詳細及び態様は、上記又は下記の実施の形態と関連させて言及する。図４に示した実施の形態は、上記（例えば図１から図３）において説明した、又は下記において説明する１つ又は複数の実施例又は提案されるコンセプトの１つ又は複数の態様に対応する、１つ又は複数の付加的なオプションとしての特徴を有している。
図５には、複数の半導体ウェハ上に複数の半導体デバイスを形成する方法５００の１つの実施の形態のフローチャートが示されている。
方法５００は、第１の半導体ウェハにイオンを注入するステップ５０２を含む。第１の半導体ウェハに注入されるイオンの濃度は、第１の半導体ウェハの物理的特性の値に基づき選択されている。
方法５００は更に、第２の半導体ウェハにイオンを注入するステップ５０４を含む。第２の半導体ウェハに注入されるイオンの濃度は、第２の半導体ウェハの物理的特性の値に基づき選択されている。
第１の半導体ウェハに注入されるイオンの濃度は、第２の半導体ウェハに注入されるイオンの濃度とは異なる。
複数の半導体デバイスの半導体ウェハの物理的特性に基づき個別にイオンを注入することによって、複数の半導体ウェハ間のばらつきを補償することができる。例えば、複数の半導体デバイスの半導体ウェハのドーパント濃度又は複数の半導体デバイスの半導体ウェハの層のドーパント濃度を、（例えば製造プロセスに基づき）複数の半導体ウェハ間で変更することができる。即ち、複数の半導体デバイスの半導体ウェハの厚さ又は複数の半導体デバイスの半導体ウェハの層の厚さなどのその他のパラメータも、（例えば製造プロセスに起因して）複数の半導体ウェハ間で変更することができる。
半導体ウェハの物理的特性は、複数の半導体ウェハ間での、所望の物理的特性又は電気的特性のばらつきを示すことに適している特性である。例えば、第１の半導体ウェハの物理的特性は、第１の半導体ウェハの厚さ（例えば、半導体ウェハの垂直方向の寸法）であって良い。幾つかの実施の形態においては、半導体ウェハの複数の層のうちの単一の層の厚さ（例えば、半導体ウェハの前面側表面におけるエピタキシャル層の厚さ）を物理的特性として使用することができる。また、半導体ウェハの複数の層のうちの２つ以上の層の結合厚さ又は重み付き厚さを物理的特性として使用することができる。択一的に、物理的特性は、半導体ウェハのドーパント濃度、半導体ウェハの１つの層（例えば半導体ウェハの前面側表面におけるエピタキシャル層）のドーパント濃度、又は、半導体ウェハの複数の半導体層のうちの２つ以上の層の複合ドーパント濃度又は重み付きドーパント濃度であって良い。例えば、ドーパント濃度は、半導体ウェハ内、半導体ウェハの１つの層内又は半導体ウェハの２つ以上の層内の平均濃度であって良い。幾つかの実施の形態においては、第１の半導体ウェハの物理的特性は、半導体ウェハのシート抵抗（例えば測定接触子のスケーリング下で実質的に一定である半導体ウェハの抵抗）であって良い。択一的又は付加的に、半導体ウェハの複数の物理的特性の組み合わせを、半導体ウェハを特徴付けるために使用することができる。
物理的特性の値は、第１の半導体ウェハ及び／又は第２の半導体ウェハに関して（例えば複数ある半導体ウェハの全ての半導体ウェハに関して）既知のものであって良い。例えば、半導体ウェハの製造メーカは、提供する半導体ウェハに関する物理的特性の値を提供することができる。幾つかの実施の形態においては、方法は、半導体ウェハの物理的特性の値を求める（測定する）ステップを含むことができる。例えば、一般的な四点プローブ測定又は非接触渦電流を使用する間接的な測定を、半導体ウェハのシート抵抗の値を求めるために使用することができる。半導体ウェハの厚さ又は半導体ウェハの１つの層の厚さを求めるために、また、半導体ウェハのドーパント濃度又は半導体ウェハの１つの層のドーパント濃度を求めるために、種々の測定技術を使用することができる。例えば、二次イオン質量分析法、容量電圧分光法又は断面解析を、半導体ウェハの厚さの値、半導体ウェハの１つの層の厚さ、半導体ウェハのドーパント濃度又は半導体ウェハの１つの層のドーパント濃度の値を求めるために使用することができる。
方法５００は、オプションとして、導電層を第１の半導体ウェハの表面上に形成し、それによって、第１の半導体ウェハ上に形成された導電層と第１の半導体ウェハとの間にショットキーコンタクトを生じさせるステップを含むことができる。更に、方法５００は、導電層を第２の半導体ウェハの表面上に形成し、それによって、第２の半導体ウェハ上に形成された導電層と第２の半導体ウェハとの間にショットキーコンタクトを生じさせるステップを含むことができる。第１の半導体ウェハ及び第２の半導体ウェハ上に形成される導電層の材料組成を、第１の半導体ウェハ及び第２の半導体ウェハそれぞれの物理的特性の値に基づき選択することができる。半導体ウェハ上に導電層を堆積させるためのプロセスの例を、図１に示した方法と関連させて説明する。
注入されるイオンの濃度を個別に選択又は調整することによって、第１の半導体ウェハ上に形成される導電層と第１の半導体ウェハとの間に生じるショットキーコンタクトのショットキーバリア、並びに、第２の半導体ウェハ上に形成される導電層と第２の半導体ウェハとの間に生じるショットキーコンタクトのショットキーバリアを個別に調整することができる。各半導体ウェハに関するショットキーコンタクトのショットキーバリアの個別の調整によって、複数の半導体ウェハ間のばらつきを補償することができる。例えば、物理的特性の値は複数の半導体ウェハ間のばらつきを示すことができる。各半導体ウェハに関するショットキーコンタクトのショットキーバリアの個別の調整によって、複数の半導体ウェハのバッチに、比較的少ない数の半導体ウェハに、又は、比較的多くの数の半導体ウェハに形成される複数の半導体デバイスのデバイス特性のより均一な分布を実現することができる。
方法５００は、オプションとして、半導体ウェハ内で注入されたイオンを分散させるため、また注入されたイオンを活性化させるための、アニーリングプロセス又は活性化プロセスを含むことができる。
オプションとして、方法５００は、第１の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスによって、第１の半導体ウェハの表面から不純物を除去するステップを含むことができる。更に、方法５００は、第２の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスによって、第２の半導体ウェハの表面から不純物を除去するステップを含むことができる。上記の２つの処理を、第１の半導体ウェハ上に導電層が形成される前に、また、第２の半導体ウェハ上に導電層が形成される前に実施することができる。第１の半導体ウェハ及び第２の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスの処理時間を、第１の半導体ウェハ及び第２の半導体ウェハそれぞれの物理的特性の値に基づき選択することができる。スパッタ洗浄プロセスの例を、図４に示した方法と関連させて説明する。
複数の半導体ウェハのうちの１つの半導体ウェハの表面から不純物を除去することによって、半導体デバイスの電気的な特性（例えば、半導体ウェハの表面上に形成される導電層と、半導体ウェハと、の間に形成されるショットキーコンタクトのショットキーバリアの高さ）を調整することができる。
更なる詳細及び態様は、上記の実施の形態と関連させて言及する。図５に示した実施の形態は、上記（例えば図１から図４）において説明した１つ又は複数の実施例又は提案されるコンセプトの１つ又は複数の態様に対応する、１つ又は複数の付加的なオプションとしての特徴を有している。
更に、複数の実施例によって、コンピュータ又はプロセッサ上で実行されると、上述の方法のうちの１つの実行するためのプログラムコードを有しているコンピュータプログラムを提供することができる。当業者であれば、上述の種々の方法のステップをプログラミングされたコンピュータによって実行できることを容易に認識するであろう。この点において、幾つかの実施例は、機械又はコンピュータによって読み出し可能であり、且つ、機械又はコンピュータによって実行可能であり、また上述の方法の動作の一部又は全てを実行する命令から成る、機械又はコンピュータによって実行可能なプログラムがエンコードされている、プログラム記憶装置、例えばディジタルデータ記憶媒体をカバーすることも意図している。プログラム記憶装置は、例えば、ディジタルメモリ、磁気記憶媒体、例えば磁気ディスク及び磁気テープ、ハードディスクドライブ、又は、光学的に読み出し可能なディジタルデータ記憶媒体であって良い。別の実施例は、上述の方法の動作を実行するようにプログラミングされたコンピュータ、又は、上述の方法の動作を実行するようにプログラミングされた（フィールド）プログラマブルロジックアレイ（（Ｆ）ＰＬＡ）又は（フィールド）プログラマブルゲートアレイ（（Ｆ）ＰＧＡ）をカバーすることも意図している。
明細書及び図面は開示の原理を表しているに過ぎない。従って、当業者であれば、明細書及び図面において明示的に説明又は図示されていない場合であっても、本開示の原理を実現し、また、本発明の精神及び範囲に含まれる種々のアレンジを行えることは自明である。更に、明細書及び図面に挙げた全ての実施例は、原則として、発明者による当該技術分野の更なる発展に貢献する開示及びコンセプトの原理の読者による理解を促進するための教育的な目的でしかないことを明示的に意図しており、また、そのような別個に記載した例及び条件に制限されることなく構成することができる。更には、本明細書において引用した原理、態様及び開示の実施、並びに、それらの特定の例に関する全ての記述は、それらの等価のものを含むことを意図している。
「（特定の機能を実行する）〜のための手段」として記載されている機能ブロックは、それぞれ、特定の機能を実行するように構成されている回路を含んでいる機能ブロックと解される。従って、「〜のための手段」は、「〜のために構成されている手段」又は「〜のために適している手段」と解することもできる。従って、特定の機能を実行するように構成されている手段は、そのような手段が（所定の時刻に）機能を実行していなければならないこと意味していない。
「手段」、「センサ信号を供給するための手段」、「伝送信号を生成するための手段」等と表記された任意の機能ブロックを含んでいる、図面に示した種々の構成要素の機能は、専用のハードウェハ、例えば「信号供給器」、「信号処理ユニット」、「プロセッサ」、「コントローラ」等、並びに、適切なソフトウェアとの関連においてソフトウェアを実行することができるハードウェアの使用によって提供することができる。更には、本明細書において「手段」として記載されている任意のエンティティは、「１つ又は複数のモジュール」、「１つ又は複数のデバイス」、「１つ又は複数のユニット」等に対応していても良いし、「１つ又は複数のモジュール」、「１つ又は複数の装置」、「１つ又は複数のユニット」等として実施されていても良い。プロセッサによって提供される場合には、種々の機能を単一の専用プロセッサによって、単一の共有プロセッサによって、又は、複数の個別プロセッサ（そのうちの幾つかは共有することができる）によって提供することができる。更には、「プロセッサ」又は「コントローラ」という用語の明示的な使用は、ソフトウェアを実行することができるハードウェハだけを表していると解釈すべきではなく、ディジタルシグナルプロセッサ（ＤＳＰ）ハードウェア、ネットワークプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ソフトウェアを記憶するためのリードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）及び不揮発性のストレージを暗示的に含んでいても良い（但し、これらは例示であって、これらに限定されるものではない）。その他のハードウェア、慣例のハードウェア及び／又はカスタムハードウェアも含めることができる。
当業者であれば、本明細書におけるあらゆるブロック図は、本開示の原理を実現する図示の回路の概念図を表していることが分かる。同様に、あらゆるフローチャート、流れ図、状態遷移図、擬似コード等は、コンピュータ読み出し可能媒体において実質的に表すことができ、またコンピュータ又はプロセッサが明示的に図示されているか否かにかかわらず、コンピュータ又はプロセッサによって実行することができる種々のプロセスを表す。
更に、添付の特許請求の範囲は、これによって、詳細な説明に組み込まれ、各請求項はそれ自身を別個の実施例として主張することができる。各請求項がそれ自身を別個の実施例として主張するのに対し、従属請求項がそれらの請求項において１つ又は複数のその他の請求項との特定の組み合わせを表すことができるにもかかわらず、その他の実施例は従属請求項と別の各従属請求項又は独立請求項の内容との組み合わせも含むことができる。特定の組み合わせは意図していないことが明記されていない限り、そのような組み合わせは本明細書において提案されている。更に、ある請求項が直接的に別の任意の独立請求項に従属していない場合であっても、その独立請求項に対するその請求項の特徴も含まれることが意図されている。
本明細書に開示された方法又は請求項において開示された方法は、それらの方法の各動作をそれぞれ実行するための手段を有しているデバイスによって実施できることを言及しておく。
更に、本明細書又は特許請求の範囲に開示されている多数の動作又は機能の開示は特定の順序にあるべきと解釈されるべきではないと解される。従って、複数の動作又は機能の開示は、そのような動作又は機能が技術的な理由から交換できない場合を除き、それらは特定の順序に限定されるべきではない。更に、幾つかの実施の形態においては、単一の動作は複数の副動作を含むことができるか、又はそのような単一の動作を複数の副動作に分割することができる。明示的に除外されていない限りは、そのような副動作を含めることができ、またこの単一の動作の開示の一部であっても良い。

Claims (20)

  1. 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法（１００）において、
    第１の半導体ウェハの表面上に、該第１の半導体ウェハの物理的特性の値に基づき選択された材料組成を有している導電層を形成し、前記第１の半導体ウェハ上に形成された導電層と、前記第１の半導体ウェハと、の間にショットキーコンタクトを生じさせるステップ（１０２）と、
    第２の半導体ウェハの表面上に、該第２の半導体ウェハの物理的特性の値に基づき選択された材料組成を有している導電層を形成し、前記第２の半導体ウェハ上に形成された導電層と、前記第２の半導体ウェハと、の間にショットキーコンタクトを生じさせるステップ（１０４）と、
    を備え、
    前記第２の半導体ウェハ上に形成される導電層の材料組成は、前記第１の半導体ウェハ上に形成される導電層の材料組成とは異なる、
    方法（１００）。
  2. 前記第１の半導体ウェハ上に形成される導電層の材料組成及び前記第２の半導体ウェハ上に形成される導電層の材料組成は、同一の成分を少なくとも１種含んでいる、
    請求項１に記載の方法。
  3. 前記第１の半導体ウェハ上に形成される導電層の材料組成の少なくとも１種の成分の割合は、前記第２の半導体ウェハ上に形成される導電層の材料組成における当該成分の割合とは、少なくとも５％異なる、
    請求項１又は２に記載の方法。
  4. 前記第１の半導体ウェハ上に形成される導電層の第１の材料組成は、前記第１の半導体ウェハの物理的特性の第１の値に対して選択されており、前記第１の材料組成とは異なる第２の材料組成は、前記物理的特性の第２の値に対して選択されており、前記物理的特性の第２の値は前記物理的特性の第１の値とは異なる、
    請求項１乃至３のいずれか１項に記載の方法。
  5. 前記第１の半導体ウェハ上に形成される半導体デバイスは、前記第２の半導体ウェハ上に形成される半導体デバイスと実質的に同一である、
    請求項１乃至４のいずれか１項に記載の方法。
  6. 前記第１の半導体ウェハの物理的特性は、前記第１の半導体ウェハの厚さ、前記第１の半導体ウェハの１つの層の厚さ、前記第１の半導体ウェハのドーパント濃度、前記第１の半導体ウェハの１つの層のドーパント濃度及び前記第１の半導体ウェハのシート抵抗のうちの少なくとも１つである、
    請求項１乃至５のいずれか１項に記載の方法。
  7. 前記第１の半導体ウェハの物理的な特性の値を求めるステップを更に備えている、
    請求項１乃至６のいずれか１項に記載の方法。
  8. 前記第１の半導体ウェハ上に形成される導電層の材料組成は、２つ以上の金属元素から成る合金、金属元素と非金属元素とを含んでいる組成、又は、金属元素と半導体元素と非金属元素とを含んでいる組成を有する、
    請求項１乃至７のいずれか１項に記載の方法。
  9. 前記第１の半導体ウェハ上に形成される前記導電層は窒素を含み、前記第１の半導体ウェハ上に形成される導電層の窒素の濃度は、前記第１の半導体ウェハの物理的特性の値に基づき選択されている、
    請求項１乃至８のいずれか１項に記載の方法。
  10. 前記第１の半導体ウェハ上に形成される導電層を形成するステップは、窒素を含有するスパッタガスを使用するスパッタプロセスを含み、前記第１の半導体ウェハ上に形成される前記導電層中の窒素の濃度は、前記スパッタガス中の窒素の分圧を調整することによって選択されている、
    請求項９に記載の方法。
  11. 前記第１の半導体ウェハ上に形成される導電層と前記第１の半導体ウェハとの間のショットキーコンタクトのショットキーバリアが、前記第２の半導体ウェハ上に形成される導電層と前記第２の半導体ウェハとの間のショットキーコンタクトのショットキーバリアから少なくとも５％異なっているように、前記第１の半導体ウェハ上に形成される導電層の材料組成及び前記第２の半導体ウェハ上に形成される導電層の材料組成は選択されている、
    請求項１乃至１０のいずれか１項に記載の方法。
  12. 前記第１の半導体ウェハ上に形成される導電層を形成する前に、スパッタ洗浄プロセスによって、前記第１の半導体ウェハの表面を浄化するステップを更に備えており、前記スパッタ洗浄プロセスの処理時間は、前記第１の半導体ウェハの物理的特性の値に基づき選択されている、
    請求項１乃至１１のいずれか１項に記載の方法。
  13. 複数の半導体ウェハ上の複数の半導体デバイスのうちの幾つかの半導体デバイスはショットキーダイオードである、
    請求項１乃至１２のいずれか１項に記載の方法。
  14. 前記第１の半導体ウェハ上に形成されるショットキーダイオードの平均順方向電圧と、前記第２の半導体ウェハ上に形成されるショットキーダイオードの平均順方向電圧と、の差異が５％以下であるように、前記第１の半導体ウェハ上に形成される導電層の材料組成及び前記第２の半導体ウェハ上に形成される導電層の材料組成が選択される、
    請求項１３に記載の方法。
  15. 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法（４００）において、
    第１の半導体ウェハの物理的特性の値に基づき選択された処理時間にわたり前記第１の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスによって、前記第１の半導体ウェハの表面から不純物を除去するステップ（４０２）と、
    第２の半導体ウェハの物理的特性の値に基づき選択された処理時間にわたり前記第２の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスによって、前記第２の半導体ウェハの表面から不純物を除去するステップ（４０４）と、
    を備え、
    前記第１の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスの処理時間は、前記第２の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスの処理時間とは異なる、
    方法（４００）。
  16. 前記第１の半導体ウェハの表面に対して実施される前記スパッタ洗浄プロセスにおいて使用されるスパッタガスは、前記第１の半導体ウェハの物理的特性の値に基づき選択されている、
    請求項１５に記載の方法。
  17. 更に、
    前記第１の半導体ウェハの表面上に導電層を形成し、前記第１の半導体ウェハ上に形成された導電層と前記第１の半導体ウェハとの間にショットキーコンタクトを生じさせるステップと、
    前記第２の半導体ウェハの表面上に導電層を形成し、前記第２の半導体ウェハ上に形成された導電層と前記第２の半導体ウェハとの間にショットキーコンタクトを生じさせるステップと、
    を備えている、
    請求項１５又は１６に記載の方法。
  18. 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法（５００）において、
    第１の半導体ウェハの物理的特性の値に基づき選択されたイオンの濃度で、前記第１の半導体ウェハにイオンを注入するステップ（５０２）と、
    第２の半導体ウェハの物理的特性の値に基づき選択されたイオンの濃度で、前記第２の半導体ウェハにイオンを注入するステップ（５０４）と、
    を備え、
    前記第１の半導体ウェハに注入されるイオンの濃度は、前記第２の半導体ウェハに注入されるイオンの濃度とは異なる、
    方法（５００）。
  19. 更に、
    前記第１の半導体ウェハの表面上に導電層を形成し、前記第１の半導体ウェハ上に形成された導電層と前記第１の半導体ウェハとの間にショットキーコンタクトを生じさせるステップと、
    前記第２の半導体ウェハの表面上に導電層を形成し、前記第２の半導体ウェハ上に形成された導電層と前記第２の半導体ウェハとの間にショットキーコンタクトを生じさせるステップと、
    を備えている、
    請求項１８に記載の方法。
  20. 更に、
    前記第１の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスによって、前記第１の半導体ウェハの表面から不純物を除去するステップと、
    前記第２の半導体ウェハの表面に対して実施されるスパッタ洗浄プロセスによって、前記第２の半導体ウェハの表面から不純物を除去するステップと、
    を備えている、
    請求項１８又は１９に記載の方法。
JP2016111057A 2015-06-02 2016-06-02 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法 Expired - Fee Related JP6253714B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015108703.0 2015-06-02
DE102015108703.0A DE102015108703A1 (de) 2015-06-02 2015-06-02 Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern

Publications (2)

Publication Number Publication Date
JP2016225632A true JP2016225632A (ja) 2016-12-28
JP6253714B2 JP6253714B2 (ja) 2017-12-27

Family

ID=57352490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016111057A Expired - Fee Related JP6253714B2 (ja) 2015-06-02 2016-06-02 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法

Country Status (3)

Country Link
US (2) US9859396B2 (ja)
JP (1) JP6253714B2 (ja)
DE (1) DE102015108703A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203672A (ja) * 1985-03-07 1986-09-09 Nec Corp 電極の形成方法
JPH09260591A (ja) * 1996-03-19 1997-10-03 Sony Corp 半導体集積回路の製造方法
JPH10106977A (ja) * 1996-09-26 1998-04-24 Toshiba Corp 半導体装置及びその製造方法
JPH11214410A (ja) * 1998-01-20 1999-08-06 Murata Mfg Co Ltd 半導体装置及びその製造方法
JPH11233450A (ja) * 1998-02-16 1999-08-27 Matsushita Electron Corp 半導体装置の製造方法
JP2001237662A (ja) * 2000-02-21 2001-08-31 Murata Mfg Co Ltd 高周波共振子および帯域フィルタの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4418470A (en) * 1981-10-21 1983-12-06 General Electric Company Method for fabricating silicon-on-sapphire monolithic microwave integrated circuits
US4738937A (en) * 1985-10-22 1988-04-19 Hughes Aircraft Company Method of making ohmic contact structure
US5141887A (en) * 1990-07-02 1992-08-25 Motorola, Inc. Low voltage, deep junction device and method
US5415700A (en) * 1993-12-10 1995-05-16 State Of Oregon, Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Concrete solar cell
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
JP3880282B2 (ja) * 2000-03-31 2007-02-14 シャープ株式会社 入力表示装置
JP2006339606A (ja) * 2005-06-06 2006-12-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2015177071A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203672A (ja) * 1985-03-07 1986-09-09 Nec Corp 電極の形成方法
JPH09260591A (ja) * 1996-03-19 1997-10-03 Sony Corp 半導体集積回路の製造方法
JPH10106977A (ja) * 1996-09-26 1998-04-24 Toshiba Corp 半導体装置及びその製造方法
JPH11214410A (ja) * 1998-01-20 1999-08-06 Murata Mfg Co Ltd 半導体装置及びその製造方法
JPH11233450A (ja) * 1998-02-16 1999-08-27 Matsushita Electron Corp 半導体装置の製造方法
JP2001237662A (ja) * 2000-02-21 2001-08-31 Murata Mfg Co Ltd 高周波共振子および帯域フィルタの製造方法

Also Published As

Publication number Publication date
US9859396B2 (en) 2018-01-02
DE102015108703A1 (de) 2016-12-08
US20160359014A1 (en) 2016-12-08
US20180122918A1 (en) 2018-05-03
JP6253714B2 (ja) 2017-12-27

Similar Documents

Publication Publication Date Title
US9076641B2 (en) Ultra-low resistivity contacts
US10381557B2 (en) Resistive random-access memory with protected switching layer
JP6938596B2 (ja) ショットキー接触部を有する半導体デバイスを製造するための方法
US20120295398A1 (en) Ion implant modification of resistive random access memory devices
US10756266B2 (en) Resistive random-access memory with protected switching layer
JP5567830B2 (ja) 半導体装置の製造方法
TWI511204B (zh) 在應變薄膜上植入有冷及／或分子碳之昇起式源極／汲極的形成方法
Alfieri et al. Electrically active point defects in Mg implanted n-type GaN grown by metal-organic chemical vapor deposition
JP6253714B2 (ja) 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法
CN117198869A (zh) 使用pvd钌的方法与装置
US20160181515A1 (en) Embedded phase change memory devices and related methods
FR2984595A1 (fr) Procede de fabrication d'un empilement mos sur un substrat en diamant
JP2012049373A (ja) 半導体装置の製造方法及び製造装置
US10734575B2 (en) ReRAM structure formed by a single process
JP2000340520A (ja) 半導体装置及びその製造方法
US11605741B2 (en) Methods of forming doped silicide power devices
JP7359876B2 (ja) ニューロモルフィックスイッチング用の二重酸化物アナログスイッチ
US20210336137A1 (en) Method of manufacturing ots device, and ots device
US20160372371A1 (en) Methods for forming low resistivity interconnects
US10629687B2 (en) Silicon carbide semiconductor device
US20230187520A1 (en) Semiconductor structure having an electrical contact
KR20180031667A (ko) 저마나이드 형성방법 및 그 저마나이드를 포함하는 반도체 소자
JP2016134626A (ja) 半導体表面を処理するための方法
CN116802816A (zh) 功率元件中的梯度掺杂
KR20180000944A (ko) 저마나이드 형성방법 및 그 저마나이드를 포함하는 반도체 소자

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170515

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171128

R150 Certificate of patent or registration of utility model

Ref document number: 6253714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees