DE102015108703A1 - Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern - Google Patents

Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern Download PDF

Info

Publication number
DE102015108703A1
DE102015108703A1 DE102015108703.0A DE102015108703A DE102015108703A1 DE 102015108703 A1 DE102015108703 A1 DE 102015108703A1 DE 102015108703 A DE102015108703 A DE 102015108703A DE 102015108703 A1 DE102015108703 A1 DE 102015108703A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
conductive layer
electrically conductive
semiconductor
layer formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015108703.0A
Other languages
English (en)
Inventor
Jochen Hilsenbeck
Jens Peter Konrath
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015108703.0A priority Critical patent/DE102015108703A1/de
Priority to US15/162,778 priority patent/US9859396B2/en
Priority to JP2016111057A priority patent/JP6253714B2/ja
Publication of DE102015108703A1 publication Critical patent/DE102015108703A1/de
Priority to US15/855,346 priority patent/US20180122918A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes

Abstract

Ein Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern wird bereitgestellt. Das Verfahren umfasst das Bilden einer elektrisch leitfähigen Schicht auf einer Oberfläche eines ersten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer erzeugt wird. Eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, wird basierend auf einem Wert einer physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt. Das Verfahren umfasst ferner das Bilden einer elektrisch leitfähigen Schicht auf einer Oberfläche eines zweiten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird. Eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, wird basierend auf einem Wert der physikalischen Eigenschaft des zweiten Halbleiterwafers ausgewählt. Die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, unterscheidet sich von der Materialzusammensetzung der elektrischen leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird.

Description

  • Gebiet
  • Ausführungsbeispiele beziehen sich auf die Herstellung von Halbleiterbauelementen und insbesondere auf Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern.
  • Hintergrund
  • Dioden, zum Beispiel Schottky-Dioden, die den Schottky-Effekt verwenden, können verwendet werden, um hohe Ströme oder hohe Leistung zu schalten. Eine Größe zum Bestimmen einer Schalteffizienz einer Diode ist deren Vorwärtsspannung. Eine hohe Vorwärtsspannung kann einen hohen Leistungsverlust an der Diode bedeuten. Um den Leistungsverlust zu minimieren, kann eine Kontaktoberfläche zwischen dem Schottky-Metall und dem Halbleitermaterial für eine einzelne Diode vergrößert werden oder eine Mehrzahl von Dioden kann parallel verbunden werden. Um zum Beispiel eine gleichmäßige Verteilung von Strom oder Leistung unter der Mehrzahl von parallel verbundenen Dioden sicherzustellen, sollten die Bauelementcharakteristika der Dioden (zum Beispiel ihre Vorwärtsspannung) gleich sein. Bei herkömmlichen Herstellungsprozessen jedoch liegen Abweichungen der Bauelementcharakteristika vor (zum Beispiel Abweichungen der Vorwärtsspannung der Dioden, die auf einem Los, einer kleineren oder einer größeren Menge von Halbleiterwafern gebildet sind). Dementsprechend können heterogene Lasten an die individuellen Dioden der Mehrzahl von Dioden angelegt werden, die eine Verschlechterung oder einen Ausfall von individuellen Dioden verursachen.
  • Zusammenfassung
  • Es kann ein Bedarf nach einem Herstellungsprozess vorliegen, der eine einheitlicher verteilte Vorwärtsspannung der hergestellten Halbleiterdioden ermöglicht. Im Allgemeinen kann ein Bedarf nach einem Herstellungsprozess vorliegen, der einheitlicher verteilte Bauelementcharakteristika der hergestellten Halbleiterbauelemente ermöglicht.
  • Der Bedarf kann durch den Gegenstand gemäß den angehängten Ansprüchen erfüllt werden.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern. Das Verfahren umfasst das Bilden einer elektrisch leitfähigen Schicht auf einer Oberfläche eines ersten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer erzeugt wird. Eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, wird basierend auf einem Wert einer physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt. Das Verfahren umfasst ferner das Bilden einer elektrisch leitfähigen Schicht auf einer Oberfläche eines zweiten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird. Eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, wird basierend auf einem Wert der physikalischen Eigenschaft des zweiten Halbleiterwafers ausgewählt. Die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, unterscheidet sich von der Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern. Das Verfahren umfasst das Entfernen von Verunreinigungen von einer Oberfläche eines ersten Halbleiterwafers durch einen Rücksputterprozess, der auf die Oberfläche des ersten Halbleiterwafers angewendet wird. Eine Prozesszeit des Rücksputterprozesses, der auf die Oberfläche des ersten Halbleiterwafers angewendet wird, wird basierend auf einem Wert einer physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt. Das Verfahren umfasst ferner das Entfernen von Verunreinigungen von einer Oberfläche eines zweiten Halbleiterwafers durch einen Rücksputterprozess, der an die Oberfläche des zweiten Halbleiterwafers angewendet wird. Eine Prozesszeit des Rücksputterprozesses, der an die Oberfläche des zweiten Halbleiterwafers angewendet wird, wird basierend auf einem Wert der physikalischen Eigenschaft des zweiten Halbleiterwafers ausgewählt. Die Prozesszeit des Rücksputterprozesses, der an die Oberfläche des ersten Halbleiterwafers angewendet wird, unterscheidet sich von der Prozesszeit des Rücksputterprozesses, der an die Oberfläche des zweiten Halbleiterwafers angewendet wird.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern. Das Verfahren umfasst das Implantieren von Ionen in einen ersten Halbleiterwafer. Eine Konzentration der Ionen, die in den ersten Halbleiterwafer implantiert werden, wird basierend auf einem Wert einer physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt. Das Verfahren umfasst ferner das Implantieren von Ionen in einen zweiten Halbleiterwafer. Eine Konzentration der Ionen, die in den zweiten Halbleiterwafer implantiert werden, wird basierend auf einem Wert der physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt. Die Konzentration der Ionen, die in den ersten Halbleiterwafer implantiert werden, unterscheidet sich von der Konzentration der Ionen, die in den zweiten Halbleiterwafer implantiert werden.
  • Kurze Beschreibung der Figuren
  • Nachfolgend werden einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und bezugnehmend auf die beiliegenden Figuren beschrieben, in denen
  • 1 ein Flussdiagramm eines Verfahrens zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern darstellt;
  • 2 ein Beispiel eines Halbleiterbauelements darstellt;
  • 3 ein Flussdiagramm eines Verfahrens zum Bilden einer Mehrzahl von Halbleiterdioden darstellt;
  • 4 ein Flussdiagramm eines anderen Verfahrens zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern darstellt; und
  • 5 ein Flussdiagramm eines anderen Verfahrens zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern darstellt.
  • Detaillierte Beschreibung
  • Verschiedene Ausführungsbeispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren kann die Dicke der Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
  • Während dementsprechend verschiedene Abänderungen und alternative Formen von weiteren Ausführungsbeispielen möglich sind, werden Ausführungsbeispiele davon in den Zeichnungen beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Ausführungsbeispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz die Ausführungsbeispiele alle in den Schutzbereich der Offenbarung fallenden Abänderungen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Ziffern auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass wenn ein Element als mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt” mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Worte sollten auf gleichartige Weise ausgelegt werden (z. B. „zwischen” gegenüber „direkt zwischen”, „benachbart” gegenüber „direkt benachbart” usw.).
  • Die hier angewandte Terminologie bezweckt nur das Beschreiben bestimmter Ausführungsbeispiele und soll nicht begrenzend für weitere Ausführungsbeispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine” und „das, der, die” auch die Pluralformen umfassen, wenn der Zusammenhang nicht deutlich sonstiges anzeigt. Es versteht sich weiterhin, dass die Begriffe „umfasst”, „umfassend”, „aufweisen” und/oder „aufweisend” bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Ausführungsbeispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Kontext der entsprechenden Technik entspricht. Sollte jedoch die vorliegende Offenbarung einem Ausdruck eine spezifische Bedeutung geben, die von einer Bedeutung abweicht, die ein Durchschnittsfachmann üblicherweise versteht, soll diese Bedeutung in dem spezifischen Kontext berücksichtigt werden, in dem diese Definition hierin gegeben ist.
  • 1 stellt ein Flussdiagramm eines Ausführungsbeispiels eines Verfahrens 100 zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern dar.
  • Das Verfahren 100 umfasst das Bilden 102 einer (ersten) elektrisch leitfähigen Schicht auf einer Oberfläche eines ersten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer erzeugt wird. Eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, wird basierend auf einem Wert einer physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt.
  • Das Verfahren 100 umfasst ferner das Bilden 104 einer (weiteren oder zweiten) elektrisch leitfähigen Schicht auf einer Oberfläche eines zweiten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird. Eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, wird ausgewählt basierend auf einem Wert der physikalischen Eigenschaft des zweiten Halbleiterwafers.
  • Die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, unterscheidet sich von der Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird.
  • Die unterschiedlichen Materialzusammensetzungen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, kann das individuelle Einstellen einer Schottky-Barriere des Schottky-Kontakts, der zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer erzeugt wird und einer Schottky-Barriere des Schottky-Kontakts, der zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird, erlauben. Das individuelle Einstellen der Schottky-Barriere des Schottky-Kontakts für jeden Halbleiterwafer kann das Kompensieren von Abweichungen zwischen der Mehrzahl von Halbleiterwafern erlauben. Zum Beispiel kann der Wert der physikalischen Eigenschaft Abweichungen unter der Mehrzahl von Halbleiterwafern anzeigen. Das individuelle Einstellen der Schottky-Barriere des Schottky-Kontakts für jeden Halbleiterwafer kann eine einheitlichere Verteilung von Bauelementcharakteristika der Halbleiterbauelemente erlauben, die auf einem Los, einer kleineren oder einer größeren Menge von Halbleiterwafern gebildet sind.
  • Ein Halbleiterbauelement, das gemäß dem vorgeschlagenen Konzept gebildet wird, kann ein elektrisches Bauelement sein, das ein Halbleitermaterial oder einen Halbleiterchip umfasst, der eine elektrische Funktionalität unter Verwendung von zumindest einem Schottky-Kontakt implementiert. Das Halbleiterbauelement kann zum Beispiel eine Halbleiterdiode sein. Bei einigen Ausführungsbeispielen kann das Halbleiterbauelement eine Schottky-Diode sein. Eine Schottky-Diode kann eine Diode sein, die einen Schottky-Kontakt aufweist. Die Halbleiterbauelemente, die auf dem ersten Halbleiterwafer oder jeglichem anderen Halbleiterwafer aus der Mehrzahl von Halbleiterwafern gebildet sind, können im Wesentlichen gleich sein zu Halbleiterbauelementen, die auf dem zweiten Halbleiterwafer gebildet sind. Zum Beispiel kann eine Struktur oder eine oder mehrere Bauelementcharakteristika für die Halbleiterbauelemente gleich sein, abgesehen von geringfügigen Abweichungen, die sich auf den Herstellungsprozess beziehen.
  • Silizium (Si), Germanium (Ge), Siliziumcarbid (SiC), Galliumnitrid (GaN) oder Galliumarsenid (GaAs) können zum Beispiel als Halbleitermaterial verwendet werden. Alternativ können verschiedene andere elementare Halbleitermaterialien oder Halbleiterverbindungen verwendet werden. Bei einigen Ausführungsbeispielen kann das Halbleitermaterial mit einem oder mehreren Dotierstoffen dotiert sein, wie zum Beispiel Bor (B), Arsen (As), Stickstoff (N), Phosphor (P), Antimon (Sb), Aluminium (Al), Schwefel (S), Selen (Se), Tellur (Te), Magnesium (Mg), Cadmium (Cd) oder verschiedenen anderen Elementen oder Verbindungen. Die Dotierstoffe können in das Halbleitermaterial durch einen geeigneten Prozess (zum Beispiel Ionenimplantation oder Diffusion) eingelagert werden. Eine Konzentration der Dotierstoffe (zum Beispiel eine durchschnittliche Menge von Dotierstoffen innerhalb eines definierten Volumens des Halbleitermaterials) kann basierend auf gewünschten elektrischen Eigenschaften des Halbleiterbauelements ausgewählt werden.
  • Ein Halbleiterwafer, der zum Bilden von Halbleiterbauelementen verwendet wird, kann eine strukturelle Komponente sein, die zumindest eine Schicht eines Halbleitermaterials umfasst. Das Halbleitermaterial des Halbleiterwafers kann mit einem oder mehreren Dotierstoffen dotiert sein oder kann undotiert sein. Unterschiedliche Schichten des Halbleiterwafers können unterschiedliche Dotierstoffkonzentrationen aufweisen und können unterschiedliche Dotierstoffe aufweisen.
  • Das Halbleitermaterial der einen oder mehreren Schichten kann auf einem Träger bereitgestellt sein. Zum Beispiel kann die eine oder die mehreren Schichten des Halbleitermaterials auf den Träger durch epitaxiale Prozesse gewachsen werden. Der Träger kann zum Beispiel Silizium (Si), Siliziumcarbid (SiC), Siliziumnitrid (SiN), Molybdän (Mo), Tantal (Ta), Tantalcarbid (TaCx), Wolfram (W), Saphir (Al2O3), Graphit (C), Kohlenstoff (C), ternäres Carbid oder ternäres Nitrid oder eine Kombination aus zwei oder mehr dieser Materialien aufweisen oder daraus bestehen.
  • Der Halbleiterwafer oder der Träger kann eine im Wesentlichen kreisförmige Form aufweisen. Das Halbleitermaterial des Halbleiterwafers kann definierte Abmessungen aufweisen (z. B. eine Dicke von im Wesentlichen 150 mm, 200 mm, 300 mm, 450 mm oder mehr).
  • Das Bilden der Mehrzahl von Halbleiterbauelementen auf dem ersten Halbleiterwafer umfasst das Bilden der elektrisch leitfähigen Schicht auf der Oberfläche (zum Beispiel einer Hauptoberfläche oder einer Vorderseitenoberfläche) des ersten Halbleiterwafers. Eine laterale Erstreckung des Halbleiterwafers kann parallel zu einer Hauptoberfläche oder Vorderseitenoberfläche des Halbleiterwafers sein und eine vertikale Richtung kann orthogonal zu der Hauptoberfläche oder Vorderseitenoberfläche des Halbleiterwafers sein. Halbleitermaterial kann auf die Hauptoberfläche oder Vorderseitenoberfläche des Halbleiterwafers abgeschieden werden.
  • Das Bilden einer elektrisch leitfähigen Schicht auf der Oberfläche eines Halbleiterwafers der Mehrzahl von Halbleiterwafern kann das Bilden der elektrisch leitfähigen Schicht direkt auf der Oberfläche des Halbleiterwafers umfassen. Zum Beispiel kann keine weitere Schicht zwischen der Oberfläche des Halbleiterwafers und der elektrisch leitfähigen Schicht bereitgestellt sein.
  • Das Bilden einer elektrisch leitfähigen Schicht auf der Oberfläche eines Halbleiterwafers der Mehrzahl von Halbleiterwafern kann jeglichen geeigneten Prozess zum Abscheiden der elektrisch leitfähigen Schicht auf dem Halbleiterwafer umfassen (zum Beispiel Dampfabscheidung oder einen Sputterprozess). Zum Beispiel ist die elektrisch leitfähige Schicht eine Schicht mit der Fähigkeit, einen elektrischen Strom zu leiten. Eine elektrisch leitfähige Schicht kann ein oder mehrere Elemente oder Verbindungen umfassen (zum Beispiel ein Metallelement wie Mo oder W; oder eine Kombination aus Metall und Halbleiter wie W und Si; oder eine Kombination aus Metall und Stickstoff wie TiN, MoN), was zu einem elektrisch leitenden Material führt (zum Beispiel einem Metall oder einer Legierung).
  • Eine elektrisch leitfähige Schicht, die auf der Oberfläche eines Halbleiterwafers der Mehrzahl von Halbleiterwafern gebildet wird, kann zum Beispiel eine Dicke zwischen 100 nm (oder 400 nm) und 5 μm aufweisen. Zum Beispiel kann die elektrisch leitfähige Schicht eine Dicke von 100 nm, 200 nm, 400 nm, 600 nm, 800 nm, 1 μm, 1,2 μm, 1,8 μm, 2,4 μm, 2,6 μm, 3,1 μm, 3,7 μm oder 4,5 μm aufweisen. Die elektrisch leitfähige Schicht kann im Wesentlichen die gleiche Dicke auf dem Halbleiterwafer aufweisen.
  • Das Material der elektrisch leitfähigen Schicht, die auf einem Halbleiterwafer der Mehrzahl von Halbleiterwafern gebildet wird (zum Beispiel dem ersten Halbleiterwafer oder dem zweiten Halbleiterwafer) wird basierend auf einer physikalischen Eigenschaft des Halbleiterwafers ausgewählt oder eingestellt. Zum Beispiel ist die physikalische Eigenschaft des Halbleiterwafers eine Eigenschaft, die zum Anzeigen von Abweichungen von gewünschten physikalischen oder elektrischen Charakteristika unter der Mehrzahl von Halbleiterwafern geeignet ist.
  • Zum Beispiel kann die physikalische Eigenschaft des ersten Halbleiterwafers eine Dicke des ersten Halbleiterwafers sein (zum Beispiel eine vertikale Erstreckung des Halbleiterwafers). Bei einigen Ausführungsbeispielen kann eine Dicke einer einzelnen Schicht aus der Mehrzahl von Schichten des Halbleiterwafers als physikalische Eigenschaft verwendet werden (zum Beispiel eine Dicke einer Epitaxialschicht an einer Vorderoberfläche des Halbleiterwafers). Auch eine kombinierte oder gewichtete Dicke von mehr als einer Schicht der Mehrzahl von Schichten des Halbleiterwafers kann als eine physikalische Eigenschaft verwendet werden. Alternativ kann die physikalische Eigenschaft eine Dotiermittelkonzentration des Halbleiterwafers, eine Dotiermittelkonzentration einer Schicht (zum Beispiel einer Epitaxialschicht an einer Vorderoberfläche des Halbleiterwafers) des Halbleiterwafers oder eine kombinierte oder gewichtete Dotiermittelkonzentration von mehr als einer Schicht aus der Mehrzahl von Halbleiterschichten des Halbleiterwafers sein. Zum Beispiel kann die Dotiermittelkonzentration eine durchschnittliche Konzentration von Dotiermitteln innerhalb des Halbleiterwafers, innerhalb der Schicht des Halbleiterwafers oder innerhalb der mehr als einen Schicht des Halbleiterwafers sein. Bei einigen Ausführungsbeispielen kann die physikalische Eigenschaft des ersten Halbleiterwafers ein Flächenwiderstand des Halbleiterwafers (zum Beispiel ein Widerstandswert des Halbleiterwafers, der im Wesentlichen invariabel unter Skalierung des Messkontakts ist) sein. Alternativ oder zusätzlich können die Kombinationen von physikalischen Eigenschaften des Halbleiterwafers verwendet werden, um den Halbleiterwafer zu charakterisieren.
  • Der Wert der physikalischen Eigenschaft kann für den ersten und/oder den zweiten Halbleiterwafer bekannt sein (zum Beispiel für alle Halbleiterwafer der Mehrzahl von Halbleiterwafern). Zum Beispiel kann ein Hersteller des Halbleiterwafers Werte der physikalischen Eigenschaft für die bereitgestellten Halbleiterwafer bereitstellen. Bei einigen Ausführungsbeispielen kann das Verfahren das Bestimmen (Messen) des Werts der physikalischen Eigenschaft des Halbleiterwafers aufweisen. Zum Beispiel kann eine allgemeine Vierpunkt-Sondenmessung oder eine indirekte Messung unter Verwendung eines Nicht-Kontakt-Wirbelstroms verwendet werden, um einen Wert des Flächenwiderstands des Halbleiterwafers zu bestimmen. Zum Bestimmen der Dicke des Halbleiterwafers oder der Dicke einer Schicht des Halbleiterwafers sowie zum Bestimmen einer Dotiermittelkonzentration des Halbleiterwafers oder einer Dotiermittelkonzentration einer Schicht des Halbleiterwafers können verschiedene Messtechniken verwendet werden. Zum Beispiel kann eine Sekundär-Ionenmassenspekrometrie, Kapazität-Spannung-Spektrometrie oder Querschnittanalyse verwendet werden, um Werte der Dicke des Halbleiterwafers, der Dicke einer Schicht des Halbleiterwafers, einer Dotiermittelkonzentration des Halbleiterwafers oder einer Dotiermittelkonzentration einer Schicht des Halbleiterwafers zu bestimmen.
  • Der Wert der physikalischen Eigenschaft wird verwendet, um eine (erste) Materialzusammensetzung für die elektrisch leitfähige Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und eine (zweite) Materialzusammensetzung für die elektrisch leitfähige Schicht, die auf dem zweiten Halbleiterwafer gebildet wird auszuwählen, usw. Die Materialzusammensetzung für die elektrisch leitfähige Schicht, die auf dem ersten Halbleiterwafer gebildet wird, kann eine vordefinierte Schottky-Barriere des Schottky-Kontakts bereitstellen, der zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleitersubstrat erzeugt wird. Die Materialzusammensetzung für die elektrisch leitfähige Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, kann eine andere (unterschiedliche), vordefinierte Schottky-Barriere des Schottky-Kontakts bereitstellen, der zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird. Dementsprechend kann die Schottky-Barriere zum Beispiel basierend auf den Charakteristika des entsprechenden Halbleiterwafers eingestellt werden.
  • Zum Beispiel kann eine erste Materialzusammensetzung der elektrisch leitfähigen Schicht für den ersten Halbleiterwafer für einen ersten Wert der physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt werden und eine zweite Materialzusammensetzung, die sich von der ersten Materialzusammensetzung unterscheidet, kann für einen zweiten Wert der physikalischen Eigenschaft ausgewählt werden, wenn der zweite Wert der physikalischen Eigenschaft sich von dem ersten Wert der physikalischen Eigenschaft unterscheidet.
  • Dementsprechend kann eine Materialzusammensetzung einer elektrisch leitfähigen Schicht, die auf einem Halbleiterwafer gebildet wird, gemäß einer tatsächlichen Charakteristik des entsprechenden Halbleiterwafers eingestellt werden, die durch den Wert der physikalischen Eigenschaft gegeben ist.
  • Zum Beispiel kann ein Teil von einer oder mehreren Komponenten der Materialzusammensetzung einer elektrisch leitfähigen Schicht, die auf einem Halbleiterwafer der Mehrzahl von Halbleiterwafern gebildet wird, basierend auf dem Wert der physikalischen Eigenschaft ausgewählt oder eingestellt werden. Das Auswählen oder Einstellen des Teils der einen oder mehreren Komponenten der Materialzusammensetzung kann das effektive Einstellen der Schottky-Barriere des Schottky-Kontakts zwischen der elektrisch leitfähigen Schicht und dem Halbleitersubstrats des Halbleiterwafers erlauben.
  • Die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, kann bei einigen Ausführungsbeispielen zumindest eine gleiche Komponente oder Verbindung aufweisen. Zum Beispiel kann die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, dieselben Elemente aufweisen wie die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, in einem unterschiedlichen Verhältnis. Die tatsächlichen Verhältnisse des einen oder der mehreren Elemente für die elektrisch leitfähige Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und für die elektrisch leitfähige Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, können basierend auf den tatsächlichen Werten der physikalischen Eigenschaft des ersten Halbleiterwafers und/oder des zweiten Halbleiterwafers ausgewählt werden.
  • Bei einigen Ausführungsbeispielen kann sich ein Teil von zumindest einer Komponente der Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, um zumindest 4%, 5%, 6%, 7%, 8%, 9%, 10% oder mehr von einem Teil der Komponente in der Materialzusammensetzung der elektrisch leitfähigen Schicht unterscheiden, die auf dem zweiten Halbleiterwafer gebildet wird. Das Variieren eines Teils von zumindest einer Komponente der Materialzusammensetzungen für die elektrisch leitfähigen Schichten, die auf dem ersten Halbleiterwafer und dem zweiten Halbleiterwafer gebildet sind, kann das effiziente Einstellen der Schottky-Barriere des Schottky-Kontakts für den entsprechenden Halbleiterwafer erlauben.
  • Die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf einem Halbleiterwafer der Mehrzahl von Halbleiterwafern gebildet wird (zum Beispiel auf dem ersten Halbleiterwafer oder dem zweiten Halbleiterwafer) kann zumindest zwei unterschiedliche Materialien oder Elemente aufweisen. Zum Beispiel kann die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem Halbleiterwafer gebildet wird, eine Legierung aus zwei oder mehr Metallelementen aufweisen (zum Beispiel eine Titan-Wolfram-(TiW)-Legierung). Bei einigen Ausführungsbeispielen kann die Materialzusammensetzung der elektrisch leitfähigen Schicht eine Zusammensetzung aufweisen, die ein Metallelement und ein Nicht-Metallelement aufweist (zum Beispiel Wolfram-Silizid (WSi2) oder Metall-Stickstoff-Verbindungen wie Titannitrid (TiN), Molybdännitrid (MoN) oder Wolframnitrid (W2N, WN, WN2)). Die Materialzusammensetzung der elektrisch leitfähigen Schicht kann bei einigen Ausführungsbeispielen eine Zusammensetzung aufweisen, die ein Metallelement, ein Halbleiterelement und ein Nicht-Metall-Element aufweist (zum Beispiel eine Zusammensetzung, die ein Metallelement, Stickstoff und ein Halbleiterelement (zum Beispiel WSiN) aufweist).
  • Die obigen Beispiele von Material(-Elementen) für die Materialzusammensetzung der elektrisch leitfähigen Schicht können das Einstellen der Schottky-Barriere des Schottky-Kontakts zwischen der elektrisch leitfähigen Schicht und dem Halbleitersubstrat erlauben. Zum Beispiel kann ein Verhältnis von einem oder mehreren der obigen Beispielmaterialien innerhalb der Materialzusammensetzung ausgewählt oder eingestellt werden, um eine gewünschte Schottky-Barriere oder ein gewünschtes Niveau der Schottky-Barriere zu erreichen.
  • Bei einigen Ausführungsbeispielen umfasst die elektrisch leitfähige Schicht für den ersten Halbleiterwafer zum Beispiel Stickstoff. Eine Konzentration von Stickstoff der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, kann basierend auf dem Wert der physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt werden. Das Variieren der Konzentration von Stickstoff kann erlauben, die Schottky-Barriere des Schottky-Kontakts zum Beispiel innerhalb eines Bereichs von mehreren hundert Milli-Elektronen-Volt (meV) einzustellen. Zum Beispiel kann die Schottky-Barriere zwischen 800 meV und 1300 meV, 1000 meV und 1200 meV, oder 900 meV und 1100 meV eingestellt werden. Zum Beispiel kann die elektrisch leitfähige Schicht MoN aufweisen und eine Konzentration von Stickstoff des MoN kann ausgewählt oder eingestellt werden, um die Schottky-Barriere des Schottky-Kontakts einzustellen. Die Konzentration von Stickstoff des MoN kann zum Beispiel von 0% bis 10% (zum Beispiel zwischen 1%–8%, 2%–6% oder 3%–9%) basierend auf der physikalischen Eigenschaft des Halbleiterwafers ausgewählt oder eingestellt werden. Bei einigen Ausführungsbeispielen kann die elektrisch leitfähige Schicht Metall-Stickstoff-Verbindungen (zum Beispiel TiN), Metall-Nichtmetall-Verbindungen (zum Beispiel WSi), zum Beispiel TiN, MoN, WxNx oder ähnliches mit einer ausgewählten Konzentration von Stickstoff aufweisen.
  • Das Bilden der elektrisch leitfähigen Schicht auf einem Halbleiterwafer der Mehrzahl von Halbleiterwafern (zum Beispiel Bilden 102 der elektrisch leitfähigen Schicht auf dem ersten Halbleiterwafer oder Bilden 104 der elektrisch leitfähigen Schicht auf dem zweiten Halbleiterwafer) kann bei einigen Ausführungsbeispielen einen Sputterprozess aufweisen. Verschiedene unterschiedliche Sputterprozesse können zum Abscheiden der elektrisch leitfähigen Schicht auf dem Halbleiterwafer verwendet werden. Zum Beispiel kann Ionenstrahlsputtern, Hochleistungs-Impuls-Magnetron-Sputtern oder Gasfluss-Sputtern verwendet werden.
  • Zum Beispiel kann die elektrisch leitfähige Schicht, die Stickstoff aufweist, durch einen Sputterprozess unter Verwendung eines Sputtergases gebildet werden, das Stickstoff enthält. Die Konzentration von Stickstoff in der elektrisch leitfähigen Schicht, die auf dem Halbleiterwafer gebildet wird, kann ausgewählt werden durch Einstellen eines Teildrucks von Stickstoff in dem Sputtergas. Ein Erhöhen des Teildrucks von Stickstoff in dem Sputtergas kann das Erhöhen der Konzentration von Stickstoff der elektrisch leitfähigen Schicht erlauben. Dementsprechend kann die Schottky-Barriere des Schottky-Kontakts z. B. gesenkt werden durch Erhöhen der Konzentration von Stickstoff der elektrisch leitfähigen Schicht (zum Beispiel durch Erhöhen des Teildrucks von Stickstoff in dem Sputtergas). Zum Beispiel kann eine Schottky-Barriere von ungefähr 1300 meV für einen Teildruck von Stickstoff von Null eingestellt werden, eine Schottky-Barriere von ungefähr 1100 meV kann für einen Teildruck von Stickstoff von 10% in einem Sputtergas eingestellt werden, das Stickstoff und Argon enthält, eine Schottky-Barriere von ungefähr 1000 meV kann für einen Teildruck von Stickstoff von 40% in einem Sputtergas eingestellt werden, das Stickstoff und Argon enthält, oder eine Schottky-Barriere von ungefähr 900 meV kann für einen Teildruck von Stickstoff von 60% in einem Sputtergas eingestellt werden, das Stickstoff und Argon enthält.
  • Bei einigen Ausführungsbeispielen kann die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, derart ausgewählt werden, dass eine Schottky-Barriere des Schottky-Kontakts zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer, sich um zumindest 4%, 5%, 6%, 7%, 8%, 9%, 10% oder mehr von einer Schottky-Barriere des Schottky-Kontakts zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer, unterscheidet.
  • Bei einigen Ausführungsbeispielen kann das Verfahren 100 ferner das Reinigen der Oberfläche eines Halbleiterwafers der Mehrzahl von Halbleiterwafern (zum Beispiel des ersten Halbleiterwafers oder des zweiten Halbleiterwafers) durch einen Rücksputterprozess vor dem Bilden der elektrisch leitfähigen Schicht umfassen, die auf dem Halbleiterwafer gebildet wird. Verunreinigungen können Verunreinigungsatome wie Sauerstoff oder chemische Verbindungen sein, die auf der Oberfläche des Halbleiterwafers abgeschieden werden. Der Rücksputterprozess kann das Entfernen von zumindest einem Teil oder fast aller Verunreinigungen von der Oberfläche des Halbleiterwafers umfassen, bevor die elektrisch leitfähige Schicht auf der Oberfläche gebildet wird. Eine Prozesszeit des Rücksputterprozesses (back sputter process) kann basierend auf dem Wert der physikalischen Eigenschaft des Halbleiterwafers ausgewählt werden. Das Auswählen der Prozesszeit (zum Beispiel eines Zeitintervalls während dem Partikel oder Ionen auf die Oberfläche des Halbleiterwafers beschleunigt werden) kann das Auswählen eines Reinigungsgrades erlauben (zum Beispiel einen Bruchteil von Verunreinigungen, der von der Oberfläche des Halbleiterwafers entfernt wird). Das Entfernen von Verunreinigungen von der Oberfläche des Halbleiterwafers (zum Beispiel der Kontaktoberfläche für den Schottky-Kontakt) kann das Einstellen der Schottky-Barriere des Schottky-Kontakts erlauben.
  • Alternativ oder zusätzlich kann das Sputtergas, das für den Rücksputterprozess verwendet wird, basierend auf dem Wert der physikalischen Eigenschaft des Halbleiterwafers ausgewählt werden. Zum Beispiel können inerte Gase wie Helium (He), Neon (Ne), Argon (Ar), Krypton (Kr) oder Xenon (Xe) oder Fluor (F) als Sputtergas verwendet werden. Das ausgewählte Inertgas kann die Leistung des Rücksputterprozesses beeinflussen (zum Beispiel einen Bruchteil der Verunreinigungen, der von der Oberfläche des Halbleiterwafers entfernt wird).
  • Ein Halbleiter der Mehrzahl der Halbleiterbauelemente kann eine Durchbruch- oder Sperr-Spannung von mehr als 10 V (zum Beispiel eine Durchbruchspannung von 10 V, 20 V oder 50 V), 100 V (zum Beispiel eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr als 500 V (zum Beispiel eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (zum Beispiel eine Durchbruchspannung von 1200 V, 1500 V, 1700 V oder 2000 V, oder 3,3 kV oder 6,5 kV) aufweisen.
  • Bei einigen Ausführungsbeispielen können die Halbleiterbauelemente der Mehrzahl von Halbleiterbauelementen Schottky-Dioden sein. Das individuelle Einstellen der Schottky-Barriere des Schottky-Kontakts für jeden Halbleiterwafer kann eine einheitlichere Verteilung der Vorwärtsspannung der Schottky-Dioden erlauben, die auf einem Los, einer kleineren oder einer größeren Menge von Halbleiterwafern gebildet sind, gemäß dem vorgeschlagenen Konzept.
  • Der Halbleiterwafer, auf dem die Schottky-Diode gebildet wird, kann bei einigen Ausführungsbeispielen eine Driftschicht als obere Schicht aufweisen (zum Beispiel eine Halbleiterschicht, die eine wesentlich niedrigere Konzentration von Dotierstoffen (des selben Leitfähigkeitstyps) im Vergleich zu einer zweiten Halbleiterschicht aufweist, die auf einer Rückseite der Driftschicht gebildet wird).
  • Die Vorwärtsspannung einer Schottky-Diode kann angenähert werden gemäß VF(INOM) = VTH + RDIFF·INOM (1), wobei VF die Vorwärtsspannung bezeichnet, INOM einen Nennstrom bezeichnet, der an die Schottky-Diode angelegt ist, VTH eine Schwellenspannung der Schottky-Diode bezeichnet (bei der die Diode das Leiten von Elektrizität beginnt) und RDIFF den differentiellen Widerstand der Schottky-Diode bei dem Nennstrom bezeichnet.
  • Zum Beispiel hängt die Vorwärtsspannng von der Schwellenspannung VTH und dem differentiellen Widerstand RDIFF ab. Der differentielle Widerstand RDIFF hängt von der Dotiermittelkonzentration in der Driftschicht und von der Dicke der Driftschicht ab. Die Dotierstoffkonzentration und Dicke können gemäß dem Herstellungsprozess für die Driftschicht variieren. Zum Beispiel kann die Dicke der Driftschicht innerhalb einiger Prozent variieren, während die Dotierstoffkonzentration um zehn bis zwanzig Prozent für einen epitaxialen Herstellungsprozess variieren kann. Zum Beispiel kann der differentielle Widerstand RDIFF für unterschiedliche Wafer unterschiedlich sein. Dementsprechend kann die Vorwärtsspannung VF für zwei Schottky-Dioden unterschiedlich sein, die auf zwei unterschiedlichen Wafern gebildet sind, wenn die Schwellenspannung VTH konstant ist.
  • Zum Beispiel hängt die Schwellenspannung VTH von der Schottky-Barriere des Schottky-Kontakts ab, der zwischen dem Halbleiterwafer und der elektrisch leitfähigen Schicht gebildet wird, die auf dem Halbleiterwafer gebildet wird. Dementsprechend kann die Abweichung des differentiellen Widerstands RDIFF unter der Mehrzahl von Halbleiterwafern kompensiert werden durch individuelles Einstellen der Schwellenspannung VTH für jeden Wafer (zum Beispiel durch Einstellen der Schottky-Barriere des Schottky-Kontakts).
  • Die Schottky-Barriere kann zum Beispiel durch individuelles Auswählen der Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem Halbleiterwafer gebildet wird, basierend auf dem Wert der physikalischen Eigenschaft des Halbleiterwafers eingestellt werden. Zum Beispiel kann ein Teildruck von Stickstoff (zum Beispiel ein Stickstofffluss) in einem Sputterprozess ausgewählt werden, um die Schottky-Barriere individuell für einen Halbleiterwafer einzustellen.
  • Bei einigen Ausführungsbeispielen kann eine Temperaturabhängigkeit des differentiellen Widerstands RDIFF und der Schwellenspannung VTH berücksichtigt werden. Zum Beispiel kann die Schottky-Barriere (zum Beispiel die Schwellenspannung VTH) derart eingestellt werden, dass die Vorwärtsspannung VF der Schottky-Diode einen vordefinierten Wert erreicht, wenn ein vordefinierter Nennstrom INOM an die Diode bei einer vordefinierten Betriebstemperatur der Diode angelegt ist (zum Beispiel einer Betriebstemperatur TOPERATION~100°C). Zum Beispiel wird die Schottky-Barriere für den individuellen Halbleiterwafer derart eingestellt, dass Abweichungen unter der Mehrzahl von Halbleiterwafern kompensiert werden.
  • Zum Beispiel kann die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, derart ausgewählt sein, dass eine durchschnittliche Vorwärtsspannung der Schottky-Dioden, die auf dem ersten Halbleiterwafer gebildet sind, sich um weniger als 2%, 3%, 4%, 5%, 6% oder 7% von einer durchschnittlichen Vorwärtsspannung der Schottky-Dioden unterscheidet, die auf dem zweiten Halbleiterwafer gebildet sind.
  • Zum Beispiel kann eine einheitlichere Verteilung der Vorwärtsspannung bei definierten Betriebsbedingungen der Schottky-Dioden, die auf einem Los, einer kleineren oder einer größeren Menge von Halbleiterwafern gebildet sind, erreicht werden. Genauer gesagt kann eine einheitlichere Verteilung der Vorwärtsspannung bei einem definierten Nennstrom und einer definierten Betriebstemperatur der Schottky-Dioden, die auf einem Los, einer kleineren oder einer größeren Menge von Halbleiterwafern gebildet sind, erreicht werden.
  • Weitere Details und Aspekte werden in Verbindung mit den nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Das in 1 dargestellte Ausführungsbeispiel kann eine oder mehrere zusätzliche, optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der nachfolgend beschriebenen Beispiele entsprechen.
  • 2 stellt ein Beispiel eines Halbleiterbauelements 200 dar. Das Halbleiterbauelement 200 umfasst eine Halbleiterschicht 201 und eine leitfähige Schicht 202, die auf einer Oberfläche der Halbleiterschicht 201 gebildet wird. Die leitfähige Schicht 202 kann direkt auf der Oberfläche der Halbleiterschicht gebildet sein. Zum Beispiel kann keine weitere Schicht zwischen der Halbleiterschicht 201 und der leitfähigen Schicht 202 gebildet sein. Die Halbleiterschicht 201 und die leitfähige Schicht 202 bilden einen Schottky-Kontakt. Hier kann das Halbleiterbauelement 200 jegliches Bauelement sein, das einen Schottky-Kontakt aufweist. Zum Beispiel kann das Halbleiterbauelement 200 eine Schottky-Diode sein.
  • Ohmsche Kontakte 203 und 204 sind bereitgestellt, um das Halbleiterbauelement 200 mit weiteren elektronischen Komponenten zu verbinden.
  • Bei einigen Ausführungsbeispielen kann das Halbleiterbauelement 200 gemäß einem oder mehreren der vorangehend oder nachfolgend beschriebenen Aspekten gebildet sein. Das Ausführungsbeispiel eines Halbleiterbauelements, das in 2 dargestellt ist, kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele entsprechen.
  • 3 stellt ein Flussdiagramm eines Ausführungsbeispiels eines Verfahrens 300 zum Bilden einer Mehrzahl von Halbleiterdioden dar.
  • Das Verfahren 300 umfasst das Bilden 302 einer Struktur einer Diode (zum Beispiel einer Struktur einer stoßstromfesten Diode (SCS-Diode; SCS = Surge-Current-Stable). Zum Beispiel kann das Bilden 302 der Diodenstruktur das Bilden einer Halbleiterstruktur, die eine oder mehrere Schichten aus dotiertem oder undotiertem Halbleitermaterial auf einem Trägerwafer aufweist, über einen oder mehrere epitaxiale Prozesse umfassen. Zum Beispiel kann die Diodenstruktur als ein Halbleiterwafer bereitgestellt werden.
  • Ferner umfasst das Verfahren 300 das Messen 302 des Flächenwiderstandes der Diodenstruktur. Der Messwert für den Flächenwiderstand kann gespeichert werden, so dass die Information für nachfolgende Prozesse verfügbar ist. Alternativ kann eine Dotierstoffkonzentration von einer oder mehreren Schichten und/oder eine Dicke der einen oder mehreren Schichten gemessen werden. Eine Schicht zum Messen kann zum Beispiel eine schwach dotierte Halbleiterschicht des Halbleiterwafer sein, die als eine Driftschicht für die Diode dient. Zum Beispiel kann eine Sekundär-Ionenmassenspektrometrie, Kapazität-Spannung-Spektrometrie oder Querschnittsanalyse zur Messung verwendet werden. Die Messwerte können gespeichert werden, um für nachfolgende Prozesse verfügbar zu sein.
  • Das Verfahren 300 umfasst ferner Prozesse 306 bis 310 zum Definieren individueller Dioden auf dem Halbleiterwafer. Die Prozesse 306 bis 310 können lithographische Prozesse, Ätzprozesse und Ionenimplantationsprozesse zum Erreichen eines gewünschten Dotierungsprofils umfassen.
  • Ferner umfasst das Verfahren 300 das Aktivieren 312 der implantierten Ionen. Zum Beispiel kann der Halbleiterwafer auf Temperaturen von zum Beispiel 1300°C, 1500°C oder 1700°C, 1900°C für definierte Zeitintervalle erwärmt werden.
  • Die Abscheidung 314 einer elektrisch leitfähigen Schicht wird nach der Aktivierung der implantierten Ionen ausgeführt. Die Materialzusammensetzung (Schottky-Metall) der elektrisch leitfähigen Schicht für den Halbleiterwafer wird basierend auf dem Wert ausgewählt, der durch den Messschritt 302 gemessen wird. Zum Beispiel kann die Materialzusammensetzung gemäß dem Flächenwiderstand des Halbleiterwafers oder einer Dotierstoffkonzentration von einer oder mehreren Schichten und/oder einer Dicke der einen oder der mehreren Schichten ausgewählt werden. Die Materialzusammensetzung des Schottky-Metalls kann somit gemäß Parameter des einen oder der mehreren Epitaxialprozesse ausgewählt werden. Zum Beispiel kann das Schottky-Metall über einen Sputterprozess abgeschieden werden (zum Beispiel kann MoN über den Sputterprozess abgeschieden werden). Die Schottky-Barriere des Schottky-Kontakts, der zwischen dem Halbleiterwafer und dem Schottky-Metall erzeugt wird, kann ausgewählt oder eingestellt werden durch Auswählen oder Einstellen eines Stickstoffflusses oder eines Teildrucks von Stickstoff in dem Sputtergas. Das Auswählen oder Einstellen eines Stickstoffflusses oder eines Teildrucks von Stickstoff in dem Sputtergas kann das Einstellen oder Auswählen der Konzentration von Stickstoff des abgeschiedenen MoN erlauben. Zum Beispiel kann die Schottky-Barriere des Schottky-Kontakts innerhalb eines Bereichs von mehreren hundert meV eingestellt werden.
  • Das Verfahren 300 umfasst ferner das Strukturieren 316 eines Leistungsmetalls, das als ohmscher Kontakt der Diode zur Verbindung mit anderen elektrischen Bauelementen dient. Ferner ist das Strukturieren 318 des Schottky-Metalls (zum Beispiel der elektrisch leitfähigen Schicht, die auf dem Halbleiterwafer gebildet wird) in dem Verfahren 300 enthalten. Beide Strukturierungsprozesse können lithographische Prozesse und Ätzprozesse aufweisen, um eine gewünschte Struktur zu erreichen.
  • Ferner umfasst das Verfahren 300 das Passivieren 320 des Bauelements. Zum Beispiel kann ein dünner, inerter Film auf den Dioden abgeschieden werden, die auf dem Halbleiterwafer gebildet sind. Die Passivierung kann elektrische Charakteristika der Dioden verbessern und die Dioden vor Umweltfaktoren schützen.
  • Nachfolgend umfasst das Verfahren 300 die Rückseitenverarbeitung 322. Die Rückseitenverarbeitung 322 kann Schleifprozesse (zum Beispiel Dünnen oder Entfernen des Trägerwafers), Metallabscheidungsprozesse, um einen ohmschen Kontakt an der Rückseite der Halbleiterdiode zu bilden und/oder Laser-Ausheilungsprozesse zum Aktivieren implantierter Ionen an der Rückseite des Bauelements umfassen.
  • Das Verfahren 300 kann das individuelle Einstellen der Schottky-Barriere des Schottky-Kontakts zwischen dem Halbleiterwafer und dem Schottky-Metall für einen Wafer erlauben. Dementsprechend können Abweichungen unter der Mehrzahl von Halbleiterwafern, die sich auf den Herstellungsprozess beziehen (zum Beispiel auf den Epitaxialprozess beziehen) kompensiert werden. Zum Beispiel kann das Verfahren 300 daher eine einheitlichere Verteilung der Vorwärtsspannung der Schottky-Dioden ermöglichen, die auf einem Los, einer kleineren oder einer größeren Menge von Halbleiterwafern gebildet sind.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Das in 3 dargestellte Ausführungsbeispiel kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der vorangehend (zum Beispiel 1 oder 2) oder nachfolgend beschriebenen Beispiele entsprechen.
  • Einige Ausführungsbeispiele beziehen sich auf das Einstellen der Schottky-Barriere als eine Funktion von Driftschichtparametern über eine Vorwärtsschleife (feed-forward loop) zum Homogenisieren der Vorwärtsspannung der Schottky-Dioden. Die bekannten Werte für die Dotierstoffkonzentration und die Dicke der Driftschicht können an den Abscheidungsprozess für das Schottky-Material bereitgestellt werden (zum Beispiel können die Werte an das Abscheidungswerkzeug über eine Vorwärtsschleife bereitgestellt werden). Die Schottky-Barriere kann somit kundenspezifisch für den individuellen Wafer eingestellt werden. Dementsprechend kann eine Homogenität innerhalb des Herstellungsprozesses der Dioden erhöht werden.
  • 4 stellt ein Flussdiagramm eines Ausführungsbeispiels eines Verfahrens 400 zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern dar.
  • Das Verfahren 400 umfasst das Entfernen 402 von Verunreinigungen von einer Oberfläche eines ersten Halbleiterwafers durch einen Rücksputterprozess, der an eine Oberfläche des ersten Halbleiterwafers angewendet wird. Eine Prozesszeit des Rücksputterprozesses, der an die Oberfläche des ersten Halbleiterwafers angewendet wird, wird basierend auf einem Wert einer physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt.
  • Das Verfahren 400 umfasst ferner das Entfernen 404 von Verunreinigungen von einer Oberfläche eines zweiten Halbleiterwafers durch einen Rücksputterprozess, der an die Oberfläche des zweiten Halbleiterwafers angewendet wird. Eine Prozesszeit des Rücksputterprozesses, der an die Oberfläche des zweiten Halbleiterwafers angewendet wird, wird basierend auf einem Wert der physikalischen Eigenschaft des zweiten Halbleiterwafers ausgewählt.
  • Die Prozesszeit des Rücksputterprozesses, der an die Oberfläche des ersten Halbleiterwafers angewendet wird, unterscheidet sich von der Prozesszeit des Rücksputterprozesses, der an die Oberfläche des zweiten Halbleiterwafers angewendet wird, usw.
  • Verunreinigungen des Halbleiterwafers können Verunreinigungsatome wie Sauerstoff (zum Beispiel eine native SiO2-Schicht) oder chemische Verbindungen sein, die auf die Oberfläche des Halbleiterwafers abgeschieden werden. Der Rücksputterprozess kann das Entfernen von zumindest einem Teil oder fast aller Verunreinigungen von der Oberfläche des Halbleiterwafers erlauben, bevor die elektrisch leitfähige Schicht auf der Oberfläche gebildet wird. Eine Prozesszeit des Rücksputterprozesses kann basierend auf dem Wert der physikalischen Eigenschaft des Halbleiterwafers ausgewählt werden. Das Auswählen der Prozesszeit (zum Beispiel ein Zeitintervall während dem Partikel oder Ionen auf der Oberfläche des Halbleiterwafers beschleunigt werden) kann das Auswählen eines Reinigungsgrades (zum Beispiel eines Bruchteils von Verunreinigungen, der von der Oberfläche des Halbleiterwafers entfernt wird) erlauben. Zum Beispiel kann das Entfernen von Verunreinigungen das Einstellen einer elektrischen Charakteristik des Halbleiterbauelements erlauben (zum Beispiel einer Höhe einer Schottky-Barriere eines Schottky-Kontakts, der zwischen dem Halbleiterwafer und einer leitfähigen Schicht gebildet wird, die auf einer Oberfläche des Halbleiterwafers gebildet wird).
  • Die physikalische Eigenschaft des Halbleiterwafers ist eine Eigenschaft, die geeignet zum Anzeigen von Abweichungen von gewünschten physikalischen oder elektrischen Eigenschaften unter der Mehrzahl von Halbleiterwafern ist. Zum Beispiel kann die physikalische Eigenschaft des ersten Halbleiterwafers eine Dicke des ersten Halbleiterwafers (zum Beispiel eine vertikale Erstreckung des Halbleiterwafers) sein. Bei einigen Ausführungsbeispielen kann eine Dicke einer einzelnen Schicht aus einer Mehrzahl von Schichten des Halbleiterwafers als eine physikalische Eigenschaft verwendet werden (zum Beispiel eine Dicke einer Epitaxialschicht an einer vorderen Oberfläche des Halbleiterwafers). Ferner kann eine kombinierte oder gewichtete Dicke von mehr als einer Schicht der Mehrzahl von Schichten des Halbleiterwafers als physikalische Eigenschaft verwendet werden. Alternativ kann die physikalische Eigenschaft eine Dotierstoffkonzentration des Halbleiterwafers, eine Dotierstoffkonzentration einer Schicht (zum Beispiel einer Epitaxialschicht an einer vorderen Oberfläche des Halbleiterwafers) des Halbleiterwafers oder eine kombinierte oder gewichtete Dotierstoffkonzentration von mehr als einer Schicht aus der Mehrzahl von Halbleiterschichten des Halbleiterwafers sein. Zum Beispiel kann die Dotierstoffkonzentration eine durchschnittliche Konzentration von Dotierstoffen innerhalb des Halbleiterwafers, innerhalb der Schicht des Halbleiterwafers oder innerhalb der mehr als einen Schicht des Halbleiterwafers sein. Bei einigen Ausführungsbeispielen kann die physikalische Eigenschaft des ersten Halbleiterwafers ein Flächenwiderstand des Halbleiterwafers sein (zum Beispiel ein Widerstandswert des Halbleiterwafers, der im Wesentlichen invariabel unter Skalierung des Messkontaktes ist). Alternativ oder zusätzlich können Kombinationen von physikalischen Eigenschaften des Halbleiterwafers verwendet werden, um den Halbleiterwafer zu charakterisieren.
  • Der Wert der physikalischen Eigenschaft kann für den ersten und/oder den zweiten Halbleiterwafer bekannt sein (zum Beispiel für alle Halbleiterwafer der Mehrzahl von Halbleiterwafern). Zum Beispiel kann ein Hersteller des Halbleiterwafers Werte der physikalischen Eigenschaft für die bereitgestellten Halbleiterwafer bereitstellen. Bei einigen Ausführungsbeispielen kann das Verfahren das Bestimmen (Messen) des Werts der physikalischen Eigenschaft des Halbleiterwafers aufweisen. Zum Beispiel kann eine übliche Vierpunkt-Sondenmessung oder eine indirekte Messung unter Verwendung eines Nichtkontakt-Wirbelstroms zum Bestimmen eines Wertes des Flächenwiderstands des Halbleiterwafers verwendet werden. Zum Bestimmen der Dicke des Halbleiterwafers oder der Dicke einer Schicht des Halbleiterwafers sowie zum Bestimmen einer Dotierstoffkonzentration des Halbleiterwafers oder einer Dotierstoffkonzentration einer Schicht des Halbleiterwafers können verschiedene Messtechniken verwendet werden. Zum Beispiel kann eine Sekundär-Ionenmassenspektrometrie, Kapazitäts-Spannungs-Spektrometrie oder Querschnittsanalyse verwendet werden, um Werte der Dicke des Halbleiterwafers, der Dicke einer Schicht des Halbleiterwafers, eine Dotierstoffkonzentration des Halbleiterwafers oder eine Dotierstoffkonzentration einer Schicht des Halbleiterwafers zu bestimmen.
  • Das Verfahren 400 kann optional das Bilden einer elektrisch leitfähigen Schicht auf der Oberfläche des ersten Halbleiterwafers umfassen, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht für den ersten Halbleiterwafer und dem ersten Halbleiterwafer gebildet wird. Ferner kann das Verfahren 400 das Bilden einer elektrisch leitfähigen Schicht auf der Oberfläche des zweiten Halbleiterwafers umfassen, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird. Bei einigen Ausführungsbeispielen kann eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, basierend auf dem Wert der physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt werden. Eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, kann basierend auf dem Wert der physikalischen Eigenschaft des zweiten Halbleiterwafers ausgewählt werden. Beispiele von Prozessen zum Abscheiden einer elektrisch leitfähigen Schicht auf einem Halbleiterwafer werden in Verbindung mit dem Verfahren erörtert, das in 1 dargestellt ist.
  • Das Entfernen von Verunreinigungen von der Oberfläche des Halbleiterwafers (zum Beispiel der Kontaktoberfläche für den Schottky-Kontakt) kann das Einstellen der Schottky-Barriere des Schottky-Kontakts erlauben. Die unterschiedlichen Prozesszeiten für die Rücksputterprozesse für den ersten Halbleiterwafer und den zweiten Halbleiterwafer können das individuelle Einstellen der Schottky-Barriere des Schottky-Kontakts, der zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer erzeugt wird, und der Schottky-Barriere des Schottky-Kontakts, die zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird, erlauben. Das individuelle Einstellen der Schottky-Barriere des Schottky-Kontakts für jeden Halbleiterwafer kann das Kompensieren von Abweichungen unter der Mehrzahl von Halbleiterwafern erlauben. Zum Beispiel kann der Wert der physikalischen Eigenschaft Variationen unter der Mehrzahl von Halbleiterwafern anzeigen. Das individuelle Einstellen der Schottky-Barriere des Schottky-Kontakts für jeden Halbleiterwafer kann eine einheitlichere Verteilung von Bauelementcharakteristika für die Halbleiterbauelemente, die auf einem Los, einer kleineren oder einer größeren Menge von Halbleiterwafern gebildet sind, erlauben.
  • Zusätzlich dazu kann das Sputtergas, das für den Rücksputterprozess verwendet wird, basierend auf dem Wert der physikalischen Eigenschaft des Halbleiterwafers ausgewählt werden. Zum Beispiel können inerte Gase wie Helium (He), Neon (Ne), Argon (Ar), Krypton (Kr) oder Xenon (Xe) oder Fluor (F) als Sputtergas verwendet werden. Das ausgewählte inerte Gas kann die Leistung des Rücksputterprozesses beeinflussen (zum Beispiel einen Bruchteil von Verunreinigungen, der von der Oberfläche des Halbleiterwafers entfernt wird). Dementsprechend kann das individuelle Auswählen des Sputtergases für den Rücksputterprozess das Einstellen der Schottky-Barriere des Schottky-Kontakts für den individuellen Halbleiterwafer erlauben.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Das in 4 dargestellte Ausführungsbeispiel kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der vorangehend (zum Beispiel 1 bis 3) oder nachfolgend beschriebenen Beispiele entsprechen.
  • 5 stellt ein Flussdiagramm eines Ausführungsbeispiels eines Verfahrens 500 zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern dar.
  • Das Verfahren 500 umfasst das Implantieren 502 von Ionen in einen ersten Halbleiterwafer. Eine Konzentration der Ionen, die in den ersten Halbleiterwafer implantiert werden, wird basierend auf einem Wert einer physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt.
  • Das Verfahren 500 umfasst ferner das Implantieren 504 von Ionen in einen zweiten Halbleiterwafer. Eine Konzentration der Ionen, die in den zweiten Halbleiterwafer implantiert werden, wird basierend auf einem Wert der physikalischen Eigenschaft des zweiten Halbleiterwafers ausgewählt.
  • Die Konzentration der Ionen, die in den ersten Halbleiterwafer implantiert wird, unterscheidet sich von der Konzentration der Ionen, die in den zweiten Halbleiterwafer implantiert wird.
  • Das individuelle Implantieren von Ionen basierend auf der physikalischen Eigenschaft eines Halbleiterwafers der Mehrzahl von Halbleiterbauelementen kann das Kompensieren von Abweichungen unter der Mehrzahl von Halbleiterwafern erlauben. Zum Beispiel kann eine Dotierstoffkonzentration eines Halbleiterwafers der Mehrzahl von Halbleiterbauelementen oder eine Dotierstoffkonzentration einer Schicht eines Halbleiterwafers der Mehrzahl von Halbleiterbauelementen unter der Mehrzahl von Halbleiterwafern variieren (zum Beispiel aufgrund des Herstellungsprozesses). Auch andere Parameter wie eine Dicke eines Halbleiterwafers der Mehrzahl von Halbleiterbauelementen oder eine Dicke einer Schicht eines Halbleiterwafers der Mehrzahl von Halbleiterbauelementen kann unter der Mehrzahl von Halbleiterwafern variieren (zum Beispiel aufgrund des Herstellungsprozesses).
  • Die physikalische Eigenschaft des Halbleiterwafers ist eine Eigenschaft, die geeignet zum Anzeigen von Abweichungen von gewünschten physikalischen oder elektrischen Charakteristika unter der Mehrzahl von Halbleiterwafern ist. Zum Beispiel kann die physikalische Eigenschaft des ersten Halbleiterwafers eine Dicke des ersten Halbleiterwafers sein (zum Beispiel eine vertikale Erstreckung des Halbleiterwafers). Bei einigen Ausführungsbeispielen kann eine Dicke einer einzelnen Schicht aus der Mehrzahl von Schichten des Halbleiterwafers als eine physikalische Eigenschaft verwendet werden (zum Beispiel eine Dicke einer Epitaxialschicht an einer vorderen Oberfläche des Halbleiterwafers). Auch eine kombinierte oder gewichtete Dicke von mehr als einer Schicht der Mehrzahl von Schichten des Halbleiterwafers kann als eine physikalische Eigenschaft verwendet werden. Alternativ kann die physikalische Eigenschaft eine Dotierstoffkonzentration des Halbleiterwafers, eine Dotierstoffkonzentration einer Schicht (zum Beispiel einer Epitaxialschicht an einer Vorderoberfläche des Halbleiterwafers) des Halbleiterwafers oder eine kombinierte oder gedichtete Dotierstoffkonzentration von mehr als einer Schicht aus einer Mehrzahl von Halbleiterschichten des Halbleiterwafers sein. Zum Beispiel kann die Dotierstoffkonzentration eine durchschnittliche Konzentration von Dotierstoffen innerhalb des Halbleiterwafers, innerhalb der Schicht des Halbleiterwafers oder innerhalb der mehr als einen Schicht des Halbleiterwafers sein. Bei einigen Ausführungsbeispielen kann die physikalische Eigenschaft des ersten Halbleiterwafers ein Flächenwiderstand des Halbleiterwafers (zum Beispiel ein Widerstandswert des Halbleiterwafers, der im Wesentlichen invariabel unter Skalierung des Messkontakts ist) sein. Alternativ oder zusätzlich können Kombinationen von physikalischen Eigenschaften des Halbleiterwafers verwendet werden, um den Halbleiterwafer zu charakterisieren.
  • Der Wert der physikalischen Eigenschaft kann für den ersten und/oder den zweiten Halbleiterwafer bekannt sein (zum Beispiel für alle Halbleiterwafer der Mehrzahl von Halbleiterwafern). Zum Beispiel kann ein Hersteller des Halbleiterwafers Werte der physikalischen Eigenschaft für die bereitgestellten Halbleiterwafer bereitstellen. Bei einigen Ausführungsbeispielen kann das Verfahren das Bestimmen (Messen) des Werts der physikalischen Eigenschaft des Halbleiterwafers aufweisen. Zum Beispiel kann eine allgemeine Vierpunkt-Sondenmessung oder eine indirekte Messung unter Verwendung eines Nichtkontakt-Wirbelstroms verwendet werden, um einen Wert des Flächenwiderstands des Halbleiterwafers zu bestimmen. Zum Bestimmen der Dicke des Halbleiterwafers oder der Dicke einer Schicht des Halbleiterwafers sowie zum Bestimmen einer Dotierstoffkonzentration des Halbleiterwafers oder einer Dotierstoffkonzentration einer Schicht des Halbleiterwafers können verschiedene Messtechniken verwendet werden. Zum Beispiel kann eine Sekundär-Ionenmassenspektrometrie, Kapazität-Spannung-Spektrometrie oder Querschnittsanalyse verwendet werden, um Werte der Dicke des Halbleiterwafers, der Dicke einer Schicht des Halbleiterwafers, eine Dotierstoffkonzentration des Halbleiterwafers oder eine Dotierstoffkonzentration einer Schicht des Halbleiterwafers zu bestimmen.
  • Das Verfahren 500 kann optional das Bilden einer elektrisch leitfähigen Schicht auf der Oberfläche des ersten Halbleiterwafers umfassen, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer erzeugt wird. Ferner kann das Verfahren 500 das Bilden einer elektrisch leitfähigen Schicht auf der Oberfläche des zweiten Halbleiterwafers umfassen, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird. Materialzusammensetzungen der elektrisch leitfähigen Schichten, die auf dem ersten und dem zweiten Halbleiterwafer gebildet werden, können ausgewählt werden basierend auf dem Wert der physikalischen Eigenschaft des ersten und/oder zweiten Halbleiterwafers. Beispiele von Prozessen zum Abscheiden einer elektrisch leitfähigen Schicht auf einem Halbleiterwafer werden in Verbindung mit dem Verfahren erörtert, das in 1 dargestellt ist.
  • Das individuelle Auswählen oder Einstellen der Konzentration von implantierten Ionen kann das individuelle Einstellen einer Schottky-Barriere des Schottky-Kontakts, der zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer erzeugt wird, und einer Schottky-Barriere des Schottky-Kontakts, der zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird, erlauben. Das individuelle Einstellen der Schottky-Barriere des Schottky-Kontakts für jeden Halbleiterwafer kann das Kompensieren von Abweichungen unter der Mehrzahl von Halbleiterwafern erlauben.
  • Zum Beispiel kann der Wert der physikalischen Eigenschaft Abweichungen unter der Mehrzahl von Halbleiterwafern anzeigen. Das individuelle Einstellen der Schottky-Barriere des Schottky-Kontakts für jeden Halbleiterwafer kann eine einheitlichere Verteilung von Bauelementcharakteristika der Halbleiterbauelemente, die auf einem Los, einer kleineren oder einer größeren Menge von Halbleiterwafern gebildet sind, erlauben.
  • Das Verfahren 500 kann optional einen Ausheilprozess oder Aktivierungsprozess zum Verteilen der implantierten Ionen innerhalb des Halbleiterwafers und zum Aktivieren der implantierten Ionen aufweisen.
  • Optional kann das Verfahren 500 das Entfernen von Verunreinigungen von der Oberfläche des ersten Halbleiterwafers durch einen Rücksputterprozess aufweisen, der an die Oberfläche des ersten Halbleiterwafers angewendet wird. Ferner kann das Verfahren 500 das Entfernen von Verunreinigungen von der Oberfläche des zweiten Halbleiterwafers durch einen Rücksputterprozess aufweisen, der an die Oberfläche des zweiten Halbleiterwafers angewendet wird. Die obigen zwei Prozesse können vor dem Bilden der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und/oder dem Bilden der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, ausgeführt werden. Prozesszeiten der Rücksputterprozesse, die auf die Oberfläche des ersten und des zweiten Halbleiterwafers angewendet werden, können basierend auf einem Wert der physikalischen Eigenschaft des ersten und/oder des zweiten Halbleiterwafers ausgewählt werden. Beispiele von Rücksputterprozessen werden in Verbindung mit dem in 4 dargestellten Verfahren erörtert.
  • Das Entfernen von Verunreinigungen von der Oberfläche eines Halbleiterwafers der Mehrzahl von Halbleiterwafern kann das Einstellen einer elektrischen Charakteristik des Halbleiterbauelements erlauben (zum Beispiel einer Höhe einer Schottky-Barriere eines Schottky-Kontakts, der zwischen dem Halbleiterwafer und einer leitfähigen Schicht gebildet wird, die auf einer Oberfläche des Halbleiterwafers gebildet wird).
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Das in 5 dargestellte Ausführungsbeispiel kann ein oder mehrere zusätzliche optionale Merkmale umfassen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der vorangehend (zum Beispiel 1 bis 4) beschriebenen Beispiele entsprechen.
  • Ausführungsbeispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Ausführungsbeispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Handlungen der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen die Ausführungsbeispiele Computer programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren oder (feld-)programmierbare Logik-Arrays ((F)PLA – (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA – (Field) Programmable Gate Arrays) programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch besondere Ausführungsbeispiele derselben deren Entsprechungen umfassen.
  • Als „Mittel für...” (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion eingerichtet sind. Daher kann ein „Mittel für etwas” ebenso als „Mittel eingerichtet für oder geeignet für etwas” verstanden werden. Ein Mittel ausgebildet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (in einem gegebenen Zeitmoment).
  • Funktionen verschiedener in den Figuren dargestellter Elemente einschließlich jeder als „Mittel”, „Mittel zur Bereitstellung eines Sensorsignals”, „Mittel zum Erzeugen eines Sendesignals” usw. bezeichneter Funktionsblöcke können durch die Verwendung dedizierter Hardware wie beispielsweise „eines Signalanbieters”, „einer Signalverarbeitungseinheit”, „eines Prozessors”, „einer Steuerung”, usw. wie auch als Hardware fähig der Ausführung von Software in Verbindung mit zugehöriger Software bereitgestellt werden. Weiterhin könnte jede hier als „Mittel” beschriebene Instanz als „ein oder mehrere Module”, „eine oder mehrere Vorrichtungen”, „eine oder mehrere Einheiten”, usw. implementiert sein oder diesem entsprechen. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzigen dedizierten Prozessor, durch einen einzelnen geteilten Prozessor oder durch eine Mehrzahl einzelner Prozessoren bereitgestellt werden, von denen einige geteilt sein können. Weiterhin soll ausdrückliche Verwendung des Begriffs „Prozessor” oder „Steuerung” nicht als ausschließlich auf zur Ausführung von Software fähige Hardware bezogen ausgelegt werden, und kann implizit ohne Begrenzung Digitalsignalprozessor-(DSP-)Hardware, Netzprozessor, anwendungsspezifische integrierte Schaltung (ASIC – Application Specific Integrated Circuit), feldprogrammierbare Logikanordnung (FPGA – Field Programmable Gate Array), Nurlesespeicher (ROM – Read Only Memory) zum Speichern von Software, Direktzugriffsspeicher (RAM – Random Access Memory) und nichtflüchtige Speicherung einschließen. Auch kann sonstige Hardware, herkömmliche und/oder kundenspezifische, eingeschlossen sein.
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Ausführungsbeispiele für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Ausführungsbeispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Handlungen dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Handlungen oder Funktionen möglicherweise nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden. Durch die Offenbarung von vielfachen Handlungen oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Handlungen oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Ausführungsbeispielen eine einzelne Handlung mehrere Teilhandlungen einschließen oder in diese aufgebrochen werden. Solche Teilhandlungen können eingeschlossen sein und Teil der Offenbarung dieser Einzelhandlung bilden, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (20)

  1. Ein Verfahren (100) zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern, das Verfahren umfassend: Bilden (102) einer elektrisch leitfähigen Schicht auf einer Oberfläche eines ersten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer erzeugt wird, wobei eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, basierend auf einem Wert einer physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt wird; und Bilden (104) einer elektrisch leitfähigen Schicht auf einer Oberfläche eines zweiten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird, wobei eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, basierend auf einem Wert der physikalischen Eigenschaft des zweiten Halbleiterwafers ausgewählt wird, wobei die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, unterschiedlich zu der Materialzusammensetzung der elektrisch leitfähigen Schicht ist, die auf dem ersten Halbleiterwafer gebildet wird.
  2. Das Verfahren gemäß Anspruch 1, wobei die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, zumindest eine gleiche Komponente aufweisen.
  3. Das Verfahren gemäß Anspruch 1 oder Anspruch 2, wobei ein Teil von zumindest einer Komponente der Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, sich um zumindest 5% von einem Teil der Komponente in der Materialzusammensetzung der elektrisch leitfähigen Schicht unterscheidet, die auf dem zweiten Halbleiterwafer gebildet wird.
  4. Das Verfahren gemäß einem der Ansprüche 1 bis 3, wobei eine erste Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, für einen ersten Wert der physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt wird, und eine zweite Materialzusammensetzung, die sich von der ersten Materialzusammensetzung unterscheidet, für einen zweiten Wert der physikalischen Eigenschaft ausgewählt wird, wobei sich der zweite Wert der physikalischen Eigenschaft von dem ersten Wert der physikalischen Eigenschaft unterscheidet.
  5. Das Verfahren gemäß einem der vorangehenden Ansprüche, wobei Halbleiterbauelemente, die auf dem ersten Halbleiterwafer gebildet sind, im Wesentlichen gleich zu Halbleiterbauelementen sind, die auf dem zweiten Halbleiterwafer gebildet sind.
  6. Das Verfahren gemäß einem der Ansprüche 1 bis 5, wobei die physikalische Eigenschaft des ersten Halbleiterwafers zumindest eines ist aus einer Dicke des ersten Halbleiterwafers, einer Dicke einer Schicht des ersten Halbleiterwafers, einer Dotierstoffkonzentration des ersten Halbleiterwafers, einer Dotierstoffkonzentration einer Schicht des ersten Halbleiterwafers und eines Flächenwiderstands des ersten Halbleiterwafers.
  7. Das Verfahren gemäß einem der vorangehenden Ansprüche, wobei das Verfahren ferner das Bestimmen des Werts der physikalischen Eigenschaft des ersten Halbleiterwafers umfasst.
  8. Das Verfahren gemäß einem der vorangehenden Ansprüche, die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, umfassend eine Legierung aus zwei oder mehr Metallelementen, eine Zusammensetzung, die ein Metallelement und ein Nicht-Metallelement aufweist, oder eine Zusammensetzung, die ein Metallelement, ein Halbleiterelement und ein Nicht-Metallelement aufweist.
  9. Das Verfahren gemäß einem der vorangehenden Ansprüche, wobei die elektrisch leitfähige Schicht, die auf dem ersten Halbleiterwafer gebildet wird, Stickstoff aufweist und wobei eine Konzentration von Stickstoff der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, basierend auf dem Wert der physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt wird.
  10. Das Verfahren gemäß Anspruch 9, wobei das Bilden der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, einen Sputterprozess aufweist, der ein Sputtergas verwendet, das Stickstoff enthält, und wobei die Konzentration von Stickstoff in der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, ausgewählt wird durch Einstellen eines Teildrucks von Stickstoff in dem Sputtergas.
  11. Das Verfahren gemäß einem der vorangehenden Ansprüche, wobei die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, derart ausgewählt werden, dass eine Schottky-Barriere des Schottky-Kontakts zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer sich um zumindest 5% von einer Schottky-Barriere des Schottky-Kontakts zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer unterscheidet.
  12. Das Verfahren gemäß einem der vorangehenden Ansprüche, wobei das Verfahren ferner das Reinigen der Oberfläche des ersten Halbleiterwafers durch einen Rücksputterprozess vor dem Bilden der elektrisch leitfähigen Schicht umfasst, die auf dem ersten Halbleiterwafer gebildet wird, wobei eine Prozesszeit des Rücksputterprozesses basierend auf dem Wert der physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt wird.
  13. Das Verfahren gemäß einem der vorangehenden Ansprüche, wobei die Halbleiterbauelemente der Mehrzahl von Halbleiterbauelementen auf der Mehrzahl von Halbleiterwafern Schottky-Dioden sind.
  14. Das Verfahren gemäß Anspruch 13, wobei die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, derart ausgewählt werden, dass eine durchschnittliche Vorwärtsspannung der Schottky-Dioden, die auf dem ersten Halbleiterwafer gebildet sind, sich um weniger als 5% von einer durchschnittlichen Vorwärtsspannung der Schottky-Dioden unterscheidet, die auf dem zweiten Halbleiterwafer gebildet sind.
  15. Ein Verfahren (400) zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern, das Verfahren umfassend: Entfernen (402) von Verunreinigungen von einer Oberfläche eines ersten Halbleiterwafers durch einen Rücksputterprozess, der an die Oberfläche des ersten Halbleiterwafers angewendet wird, wobei eine Prozesszeit des Rücksputterprozesses, der an die Oberfläche des ersten Halbleiterwafers angewendet wird, basierend auf einem Wert einer physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt wird; und Entfernen (404) von Verunreinigungen von einer Oberfläche eines zweiten Halbleiterwafers durch einen Rücksputterprozess, der an die Oberfläche des zweiten Halbleiterwafers angewendet wird, wobei eine Prozesszeit des Rücksputterprozesses, der an die Oberfläche des zweiten Halbleiterwafers angewendet wird, basierend auf einem Wert der physikalischen Eigenschaft des zweiten Halbleiterwafers ausgewählt wird, wobei die Prozesszeit des Rücksputterprozesses, der an die Oberfläche des ersten Halbleiterwafers angewendet wird, sich von der Prozesszeit des Rücksputterprozesses unterscheidet, der an die Oberfläche des zweiten Halbleiterwafers angewendet wird.
  16. Das Verfahren gemäß Anspruch 15, wobei ein Sputtergas, das in dem Rücksputterprozess verwendet wird, der an die Oberfläche des ersten Halbleiterwafers angewendet wird, basierend auf dem Wert der physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt wird.
  17. Das Verfahren gemäß Anspruch 15 oder Anspruch 16, das Verfahren ferner umfassend: Bilden einer elektrisch leitfähigen Schicht auf der Oberfläche des ersten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer erzeugt wird; und Bilden einer elektrisch leitfähigen Schicht auf der Oberfläche des zweiten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird.
  18. Ein Verfahren (500) zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern, das Verfahren umfassend: Implantieren (502) von Ionen in einen ersten Halbleiterwafer, wobei eine Konzentration der Ionen, die in den ersten Halbleiterwafer implantiert werden, basierend auf einem Wert einer physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt wird; Implantieren (504) von Ionen in einen zweiten Halbleiterwafer, wobei eine Konzentration der Ionen, die in den zweiten Halbleiterwafer implantiert werden, basierend auf einem Wert einer physikalischen Eigenschaft des zweiten Halbleiterwafers ausgewählt wird; wobei die Konzentration der Ionen, die in den ersten Halbleiterwafer implantiert werden, sich von der Konzentration der Ionen, die in den zweiten Halbleiterwafer implantiert werden, unterscheidet.
  19. Das Verfahren gemäß Anspruch 18, das Verfahren ferner umfassend: Bilden einer elektrisch leitfähigen Schicht auf der Oberfläche des ersten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer erzeugt wird; und Bilden einer elektrisch leitfähigen Schicht auf der Oberfläche des zweiten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird.
  20. Das Verfahren gemäß Anspruch 18 oder 19, das Verfahren ferner umfassend: Entfernen von Verunreinigungen von der Oberfläche des ersten Halbleiterwafers durch einen Rücksputterprozess, der an die Oberfläche des ersten Halbleiterwafers angewendet wird; und Entfernen von Verunreinigungen von der Oberfläche des zweiten Halbleiterwafers durch einen Rücksputterprozess, der an die Oberfläche des zweiten Halbleiterwafers angewendet wird.
DE102015108703.0A 2015-06-02 2015-06-02 Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern Withdrawn DE102015108703A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102015108703.0A DE102015108703A1 (de) 2015-06-02 2015-06-02 Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern
US15/162,778 US9859396B2 (en) 2015-06-02 2016-05-24 Methods for forming a plurality of semiconductor devices on a plurality of semiconductor wafers
JP2016111057A JP6253714B2 (ja) 2015-06-02 2016-06-02 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法
US15/855,346 US20180122918A1 (en) 2015-06-02 2017-12-27 Methods for Forming a Plurality of Semiconductor Devices on a Plurality of Semiconductor Wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015108703.0A DE102015108703A1 (de) 2015-06-02 2015-06-02 Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern

Publications (1)

Publication Number Publication Date
DE102015108703A1 true DE102015108703A1 (de) 2016-12-08

Family

ID=57352490

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015108703.0A Withdrawn DE102015108703A1 (de) 2015-06-02 2015-06-02 Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern

Country Status (3)

Country Link
US (2) US9859396B2 (de)
JP (1) JP6253714B2 (de)
DE (1) DE102015108703A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026699A1 (en) * 2000-03-31 2001-10-04 Kaoru Ishikura Input display system
US20150262889A1 (en) * 2014-03-14 2015-09-17 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4418470A (en) * 1981-10-21 1983-12-06 General Electric Company Method for fabricating silicon-on-sapphire monolithic microwave integrated circuits
JPS61203672A (ja) 1985-03-07 1986-09-09 Nec Corp 電極の形成方法
US4738937A (en) * 1985-10-22 1988-04-19 Hughes Aircraft Company Method of making ohmic contact structure
US5141887A (en) * 1990-07-02 1992-08-25 Motorola, Inc. Low voltage, deep junction device and method
US5415700A (en) * 1993-12-10 1995-05-16 State Of Oregon, Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Concrete solar cell
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
JPH09260591A (ja) 1996-03-19 1997-10-03 Sony Corp 半導体集積回路の製造方法
JPH10106977A (ja) * 1996-09-26 1998-04-24 Toshiba Corp 半導体装置及びその製造方法
JPH11214410A (ja) 1998-01-20 1999-08-06 Murata Mfg Co Ltd 半導体装置及びその製造方法
JPH11233450A (ja) * 1998-02-16 1999-08-27 Matsushita Electron Corp 半導体装置の製造方法
JP2001237662A (ja) * 2000-02-21 2001-08-31 Murata Mfg Co Ltd 高周波共振子および帯域フィルタの製造方法
JP2006339606A (ja) * 2005-06-06 2006-12-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026699A1 (en) * 2000-03-31 2001-10-04 Kaoru Ishikura Input display system
US20150262889A1 (en) * 2014-03-14 2015-09-17 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US9859396B2 (en) 2018-01-02
US20180122918A1 (en) 2018-05-03
US20160359014A1 (en) 2016-12-08
JP6253714B2 (ja) 2017-12-27
JP2016225632A (ja) 2016-12-28

Similar Documents

Publication Publication Date Title
DE112010005626B4 (de) Halbleitervorrichtung
DE112013005409B4 (de) Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
DE102017100109A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE112010000455T5 (de) Strukturen und Verfahren zum Verbessern von Grabenabschirmungshalbleitervorrichtungen und Schottky-Barrierengleichrichtervorrichtungen
DE102016124973A1 (de) Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102015111453A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE112017007040T5 (de) Halbleitereinheit
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112016005749T5 (de) Verfahren zum Produzieren eines Halbleiterepitaxialwafers und Verfahren zum Produzieren einer Festkörperbildgebungsvorrichtung
DE102016104327A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018002294T5 (de) Transistoren mit vertikalem transport mit gleichen gatestapeldicken
DE102014113130A1 (de) Halbleitervorrichtung, Sperrschicht-Feldeffekttransistor und vertikaler Feldeffekttransistor
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102015101966B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement
DE102016104446B4 (de) Kontakt mit geringem Widerstand für Halbleiter-Einheiten
DE4313625A1 (de) Gleichrichterkontakt auf Basis von amorphem Silicium auf Diamant und Verfahren zu seiner Herstellung
DE102016108125A1 (de) Halbleitervorrichtung und Herstellung davon
DE102015103510A1 (de) JFET und Verfahren zu dessen Herstellung
DE102015108703A1 (de) Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern
DE112016001599B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015213254B4 (de) Siliziumkarbid-Halbleitervorrichtung
WO2000017919A2 (de) Verfahren zum herstellen eines ohmschen kontakts
DE102008035809B3 (de) Technik zum Verringern der Silizidungleichmäßigkeiten in Polysiliziumgateelektroden durch eine dazwischenliegende Diffusionsblockierschicht
DE102019001056A1 (de) Schottky-Vorrichtung und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee