DE102014113130A1 - Halbleitervorrichtung, Sperrschicht-Feldeffekttransistor und vertikaler Feldeffekttransistor - Google Patents

Halbleitervorrichtung, Sperrschicht-Feldeffekttransistor und vertikaler Feldeffekttransistor Download PDF

Info

Publication number
DE102014113130A1
DE102014113130A1 DE102014113130.4A DE102014113130A DE102014113130A1 DE 102014113130 A1 DE102014113130 A1 DE 102014113130A1 DE 102014113130 A DE102014113130 A DE 102014113130A DE 102014113130 A1 DE102014113130 A1 DE 102014113130A1
Authority
DE
Germany
Prior art keywords
mesa
schottky
substrate
semiconductor device
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014113130.4A
Other languages
English (en)
Inventor
Romain Esteve
Jens Konrath
Cedric OUVRARD
Andreas Voerckel
Wolfgang Werner
Daniel Kueck
David Laforet
Roland Rupp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014113130A1 publication Critical patent/DE102014113130A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung ist gemäß einer Ausführungsform zumindest teilweise in oder auf einem Substrat angeordnet und umfasst eine Vertiefung, die eine Mesa ausbildet, wobei die Mesa sich entlang einer Richtung in das Substrat zu einer Bodenfläche der Vertiefung erstreckt und ein Halbleitermaterial eines ersten Leitfähigkeitstyps umfasst, wobei das Halbleitermaterial des ersten Leitfähigkeitstyps, das zumindest lokal eine erste Dotiermittelkonzentration umfasst, sich nicht weiter als bis zur Bodenfläche in das Substrat erstreckt. Die Halbleitervorrichtung umfasst zudem eine zumindest teilweise entlang einer Seitenwand der Mesa angeordnete elektrisch leitende Struktur, wobei die elektrisch leitende Struktur mit dem Halbleitermaterial der Mesa einen elektrischen Schottky- oder Schottky-artigen Kontakt ausbildet, wobei das das Halbleitermaterial des ersten Leitfähigkeitstyps umfassende Substrat zumindest lokal entlang einer Projektion der Mesa in das Substrat eine zweite Dotiermittelkonzentration, die sich von der ersten Dotiermittelkonzentration unterscheidet, umfasst.

Description

  • GEBIET
  • Ausführungsformen betreffen eine Halbleitervorrichtung, einen Sperrschicht-Feldeffekttransistor (JFET) und einen vertikalen Feldeffekttransistor (Vertikal-FET).
  • HINTERGRUND
  • Bei vielen Halbleitervorrichtungen werden diodenartige Strukturen zu verschiedenen Zwecken eingesetzt, beispielsweise, um eine aktive Region einer Halbleitervorrichtung zu schützen. In Bezug auf ihre Strom- und Spannungseigenschaften umfassen diodenartige Strukturen üblicherweise eine in Durchlassrichtung vorgespannte Schwellenspannung und eine charakteristische Sperrspannung in einem in Sperrrichtung vorgespannten Zustand, über dem ein Leckstrom signifikant anzusteigen beginnt.
  • Üblicherweise gibt es das Bestreben, die Schwellenspannung in dem in Durchlassrichtung vorgespannten Zustand zu reduzieren, während die charakteristische Sperrspannung in dem in Sperrrichtung vorgespannten Zustand zu erhöhen ist. Natürlich können weitere einschränkende Bedingungen, wie die Prozesssteuerung des Herstellungsprozesses, der verfügbare Platz auf einem Substrat der Halbleitervorrichtung und andere technische Einschränkungen, noch weitere einschränkende Bedingungen für das Layout einer Halbleitervorrichtung und ihren Herstellungsprozess bedeuten.
  • ZUSAMMENFASSUNG
  • Es besteht der Bedarf nach der Bereitstellung eines verbesserten Konzepts für eine Halbleitervorrichtung, einen Sperrschicht-Feldeffekttransistor und einen vertikalen Feldeffekttransistor.
  • Ein solcher Bedarf könnte durch den Gegenstand der Patentansprüche befriedigt werden.
  • Manche Ausführungsformen betreffen eine Halbleitervorrichtung, die zumindest teilweise in oder auf einem Substrat angeordnet ist, wobei die Halbleitervorrichtung eine Vertiefung, die eine Mesa ausbildet, umfasst, wobei sich die Mesa entlang einer Richtung in das Substrat hinein erstreckt zu einer Bodenfläche der Vertiefung, die Mesa ein Halbleitermaterial eines ersten Leitfähigkeitstyps umfasst, das Halbmaterial der Mesa zumindest lokal eine erste Dotiermittelkonzentration, die sich nicht weiter als die Bodenfläche in das Substrat hinein erstreckt, umfasst; und eine elektrisch leitende Struktur, die zumindest teilweise entlang einer Seitenwand der Mesa angeordnet ist, umfasst, wobei die elektrisch leitende Struktur einen elektrischen Schottky- oder Schottky-artigen Kontakt mit dem Halbleitermaterial der Mesa ausbildet, wobei das Substrat das Halbleitermaterial des ersten Leitfähigkeitstyps umfasst, das zumindest lokal eine zweite Dotiermittelkonzentration, die sich von der ersten Dotiermittelkonzentration unterscheidet, entlang einer Projektion der Mesa in das Substrat umfasst.
  • Gegebenenfalls ist die erste Dotiermittelkonzentration höher als die zweite Dotiermittelkonzentration.
  • Zudem ist das die zweite Dotiermittelkonzentration umfassende Halbleitermaterial gegebenenfalls Teil eines Driftgebiets für Ladungsträger.
  • Gegebenenfalls ist das die zweite Dotiermittelkonzentration umfassende Halbleitermaterial zu dem Halbleitermaterial der Mesa mit der ersten Dotiermittelkonzentration benachbart angeordnet.
  • Zudem umfasst die Halbleitervorrichtung gegebenenfalls eine dotierte Region eines zweiten Leitfähigkeitstyps, die zumindest teilweise zu der Bodenfläche der Vertiefung entlang einer Projektion der Vertiefung in das Substrat benachbart angeordnet ist, so dass die Mesa für Ladungsträger, die die dotierte Region meiden, zugänglich ist Gegebenenfalls erstreckt sich die dotierte Region in eine Projektion der Mesa in das Substrat.
  • Zudem umfasst die Halbleitervorrichtung gegebenenfalls eine weitere dotierte Region des ersten Leitfähigkeitstyps, die entlang einer Projektion der Mesa in das Substrat und in einer Richtung, die zu der der dotierten Region benachbart liegenden Projektion senkrecht ist, angeordnet ist.
  • Gegebenenfalls umfasst die dotierte Region zudem eine dritte Dotiermittelkonzentration, wobei die dritte Dotiermittelkonzentration höher ist als die erste Dotiermittelkonzentration und die zweite Dotiermittelkonzentration.
  • Zudem erstreckt sich die weitere dotierte Region gegebenenfalls weiter in das Substrat als die dotierte Region des zweiten Leitfähigkeitstyps und unter die dotierte Region des zweiten Leitfähigkeitstyps.
  • Gegebenenfalls umfasst die Projektion eine elektrische Kontaktstruktur, die auf der Bodenfläche der Vertiefung angeordnet und dazu konfiguriert ist, die dotierte Region des zweiten Leitfähigkeitstyps mit der elektrisch leitenden Struktur zu koppeln.
  • Zudem umfasst die Vertiefung gegebenenfalls eine elektrisch isolierende Struktur, die teilweise entlang der Seitenwand der Vertiefung an der Bodenfläche angeordnet ist.
  • Gegebenenfalls umfasst die Mesa eine obere Oberfläche, wobei die elektrisch leitende Struktur zudem auf der Oberseite der oberen Oberfläche der Mesa angeordnet ist und mit dem Halbleitermaterial der Mesa einen oberen Teil des elektrischen Schottky- oder Schottky-artigen Kontakts ausbildet und wobei die an der Seitenwand ausgebildete elektrisch leitende Struktur der Mesa einen unteren Teil des elektrischen Schottky- oder Schottky-artigen Kontakts ausbildet.
  • Gegebenenfalls ist der elektrische Schottky- oder Schottky-artige Kontakt dazu konfiguriert, eine diodenartige Eigenschaft mit einer Schwellenspannung in einem in Durchlassrichtung vorgespannten Zustand zu umfassen, wobei der obere Teil des elektrischen Schottky- oder Schottky-artigen Kontakts eine diodenartige Eigenschaft mit einer niedrigeren Schwellenspannung als der untere Teil des elektrischen Schottky- oder Schottky-artigen Kontakts umfasst.
  • Zudem umfasst die Mesa gegebenenfalls eine Höhe entlang einer Richtung in das Substrat und eine Breite, die zu der Richtung in das Substrat senkrecht ist, und wobei die Höhe zumindest gleich der Breite ist.
  • Gegebenenfalls ist die Halbleitervorrichtung dazu konfiguriert, dass in einem in Sperrrichtung vorgespannten Zustand des elektrischen Schottky- oder Schottky-artigen Kontakts eine elektrische Feldstärke entlang der Seitenwand der Mesa entlang einem Abschnitt der Seitenwand, der zumindest 50% der Höhe entlang einer Richtung in das Substrat der Seitenwand umfasst, im Wesentlichen konstant ist.
  • Zudem umfasst der elektrische Schottky- oder Schottky-artige Kontakt gegebenenfalls eine charakteristische elektrische Sperrfeldstärke in einem in Sperrrichtung vorgespannten Zustand, wobei die Halbleitervorrichtung dazu konfiguriert ist, einen Verarmung der Ladungsträger in einem Bereich entlang einer Projektion der Mesa in das Substrat zu verursachen, so dass wenn einer Abschnürungsspannung im Bereich von 5 V bis 50 V an die elektrisch leitende Struktur und eine Gegenelektrode angelegt wird, so dass sich der Schottky- oder Schottky-artige elektrische Kontakt in dem in Sperrrichtung vorgespannten Zustand befindet, die charakteristische elektrische Sperrfeldspannung am elektrischen Schottky- oder Schottky-artigen Kontakt nicht überschritten wird.
  • Gegebenenfalls ist das Halbleitermaterial ein Siliciumcarbid (SiC).
  • Zudem ist die Seitenwand gegebenenfalls zumindest zu einer aus einer (1120)-Ebene und einer (1100)-Ebene) parallel.
  • Gegebenenfalls beträgt ein elektrisches Feld an der Seitenwand in einer normalen Betriebsspannung höchstens 30% eines maximalen elektrischen Feldes unterhalb der Bodenfläche.
  • Weitere Ausführungsformen betreffen einen Sperrschicht-Feldeffekttransistor, der zumindest teilweise in oder auf einem Substrat angeordnet ist, wobei der Sperrschicht-Feldeffekttransistor eine Vertiefung, die eine Mesa ausbildet, wobei sich die Mesa entlang einer Richtung in das Substrat zu einer Bodenfläche der Vertiefung erstreckt, wobei die Mesa ein Halbleitermaterial eines ersten Leitfähigkeitstyps umfasst; eine zumindest teilweise entlang einer Seitenwand der Mesa angeordnete elektrisch leitende Struktur, wobei die elektrisch leitende Schicht einen elektrischen Schottky- oder Schottky-artigen Kontakt mit dem Halbleitermaterial der Mesa ausbildet; eine dotierte Region eines zweiten Leitfähigkeitstyps, die zumindest teilweise zu der Bodenfläche der Vertiefung entlang einer Projektion in das Substrat benachbart angeordnet ist, so dass die Mesa für Ladungsträger, die die dotierte Region meiden, zugänglich ist; einen Drainkontakt; ein das Halbleitermaterial des ersten Leitfähigkeitstyps umfassendes Driftgebiet, wobei das Driftgebiet entlang der Richtung in das Substrat zwischen dem Drainkontakt und der elektrisch leitenden Struktur angeordnet ist; eine Sourceregion, die mit der elektrisch leitenden Struktur gekoppelt ist und das Halbleitermaterial des ersten Leitfähigkeitstyps umfasst, wobei die Sourceregion von dem Driftgebiet abgegrenzt wird durch eine Halbleiterregion des zweiten Leitfähigkeitstyps, die zumindest teilweise von der dotierten Region ausgebildet wird; und eine Gate-Stapel-Anordnung, die eine erste Schicht des ersten Leitfähigkeitstyps, eine zweite Schicht des zweiten Leitfähigkeitstyps und einen Gate-Kontakt umfasst, wobei die zweite Schicht zwischen der ersten Schicht und dem Gate-Kontakt angeordnet ist, wobei die erste Schicht mit der Sourceregion und der Halbleiterregion des zweiten Leitfähigkeitstyps in Kontakt steht, umfasst.
  • Manche Ausführungsformen betreffen einen vertikalen Feldeffekttransistor, der zumindest teilweise in oder auf einem Substrat angeordnet ist, wobei der vertikale Feldeffekttransistor eine Vertiefung, die eine Mesa ausbildet, wobei sich die Mesa entlang einer Richtung in das Substrat zu einer Bodenfläche der Vertiefung erstreckt, wobei die Mesa ein Halbleitermaterial eines ersten Leitfähigkeitstyps umfasst; eine zumindest teilweise entlang einer Seitenwand der Mesa angeordnete elektrisch leitende Struktur, wobei die elektrisch leitende Schicht einen elektrischen Schottky- oder Schottky-artigen Kontakt mit dem Halbleitermaterial der Mesa ausbildet; eine dotierte Region eines zweiten Leitfähigkeitstyps, die zumindest teilweise zu der Bodenfläche der Vertiefung entlang einer Projektion in das Substrat benachbart angeordnet ist, so dass die Mesa für Ladungsträger, die die dotierte Region meiden, zugänglich ist; einen Drainkontakt, ein das Halbleitermaterial des ersten Leitfähigkeitstyps umfassendes Driftgebiet, wobei das Driftgebiet entlang der Richtung in das Substrat zwischen dem Drainkontakt und der elektrisch leitenden Struktur angeordnet ist; eine Sourceregion, die mit der elektrisch leitenden Struktur gekoppelt ist und das Halbleitermaterial des ersten Leitfähigkeitstyps umfasst; eine das Halbleitermaterial des zweiten Leitfähigkeitstyps umfassende Bodyregion, die entlang der Richtung in das Substrat zwischen der Sourceregion und dem Driftgebiet angeordnet ist; und einen in einem Graben angeordneten Gate-Kontakt umfasst, der sich in das Substrat erstreckt, wobei der Gate-Kontakt von der Sourceregion, der Bodyregion und dem Driftgebiet durch einen zumindest teilweise eine Seitenwand und einen Boden des Grabens bedeckenden Isolierfilm elektrisch isoliert ist, wobei die Sourceregion in einer Richtung, die zu der Richtung in das Substrat senkrecht ist, zwischen dem Graben und der dotierten Region angeordnet ist; und wobei die Bodyregion zumindest teilweise in einer Richtung, die zu der in das Substrat zwischen dem Graben und der dotierten Region senkrecht ist, angeordnet ist.
  • Daher besteht der Bedarf, einen Kompromiss zwischen dem Leistungsverhalten einer Halbleitervorrichtung und herstellungsbezogenen einschränkenden Bedingungen zu verbessern.
  • Eine Halbleitervorrichtung nach einer Ausführungsform ist zumindest teilweise in oder auf einem Substrat angeordnet. Die Halbleitervorrichtung umfasst eine Vertiefung, die eine Mesa ausbildet, so dass sich die Mesa entlang einer Richtung in das Substrat zu einer Bodenfläche der Vertiefung erstreckt. Die Mesa umfasst ein Halbleitermaterial eines ersten Leitfähigkeitstyps, wobei das Halbleitermaterial der Mesa zumindest lokal eine erste Dotiermittelkonzentration umfasst, die sich nicht weiter als bis zur Bodenfläche in das Substrat erstreckt. Die Halbleitervorrichtung umfasst zudem eine elektrisch leitende Struktur, die zumindest teilweise entlang einer Seitenwand der Mesa angeordnet ist. Die elektrisch leitende Struktur bildet mit einem Halbleitermaterial der Mesa einen elektrischen Schottky- oder Schottky-artigen Kontakt aus, wobei das Substrat das Halbleitermaterial des ersten Leitfähigkeitstyps, das zumindest lokal eine zweite Dotiermittelkonzentration, die sich von der ersten Dotiermittelkonzentration unterscheidet, umfasst, entlang einer Projektion der Mesa in das Substrat umfasst.
  • Ein Sperrschicht-Feldeffekttransistor (JFET) nach einer Ausführungsform ist zumindest teilweise in oder auf einem Substrat angeordnet. Der JFET umfasst eine Vertiefung, die eine Mesa ausbildet, wobei sich die Mesa entlang einer Richtung in das Substrat zu einer Bodenfläche der Vertiefung erstreckt. Die Mesa umfasst ein Halbleitermaterial eines ersten Leitfähigkeitstyps. Der JFET umfasst zudem eine elektrisch leitende Struktur, die zumindest teilweise entlang einer Seitenwand der Mesa angeordnet ist, wobei die elektrisch leitende Struktur mit dem Halbleitermaterial der Mesa einen Schottky- oder Schottky-artigen elektrischen Kontakt ausbildet. Der JFET umfasst zudem eine dotierte Region eines zweiten Leitfähigkeitstyps, die zumindest teilweise zu der Bodenfläche der Vertiefung entlang einer Projektion in das Substrat benachbart angeordnet ist, so dass die Mesa für Ladungsträger, die die dotierte Region meiden, zugänglich ist. Der JFET umfasst zudem einen Drainkontakt und ein Driftgebiet, wobei das Driftgebiet das Halbleitermaterial des ersten Leitfähigkeitstyps umfasst. Das Driftgebiet ist entlang der Richtung in das Substrat zwischen dem Drainkontakt und der elektrisch leitenden Struktur angeordnet. Der JFET umfasst zudem eine Sourceregion, die mit der elektrisch leitenden Struktur elektrisch gekoppelt ist und das Halbleitermaterial des ersten Leitfähigkeitstyps umfasst. Die Sourceregion wird durch die Halbleiterregion des zweiten Leitfähigkeitstyps, die zumindest teilweise von der dotierten Region ausgebildet ist, vom Driftgebiet abgegrenzt. Darüber hinaus umfasst der JFET eine Gate-Stapel-Anordnung, die eine erste Schicht eines ersten Leitfähigkeitstyps, eine zweite Schicht des zweiten Leitfähigkeitstyps und einen Gate-Kontakt umfasst. Die zweite Schicht ist zwischen der ersten Schicht und dem Gate-Kontakt angeordnet. Die erste Schicht steht in Kontakt mit einer Sourceregion und der Halbleiterregion des zweiten Leitfähigkeitstyps.
  • Ein vertikaler Feldeffekttransistor (FET) nach einer Ausführungsform ist zumindest teilweise in oder auf einem Substrat angeordnet. Der vertikale FET umfasst eine Vertiefung, die eine Mesa ausbildet, wobei sich die Mesa entlang einer Richtung in das Substrat zu einer Bodenfläche der Vertiefung erstreckt. Die Mesa umfasst ein Halbleitermaterial eines ersten Leitfähigkeitstyps. Der vertikale FET umfasst zudem eine zumindest teilweise entlang einer Seitenwand der Mesa angeordnete elektrisch leitende Struktur. Die elektrisch leitende Struktur bildet mit dem Halbleitermaterial der Mesa einen elektrischen Schottky- oder Schottky-artigen Kontakt aus. Der vertikale FET umfasst zudem eine dotierte Region eines zweiten Leitfähigkeitstyps, die zumindest teilweise zu der Bodenfläche der Vertiefung entlang einer Projektion in das Substrat benachbart angeordnet ist, so dass die Mesa für Ladungsträger, die die dotierte Region meiden, zugänglich ist. Er umfasst zudem einen Drainkontakt und ein Driftgebiet, wobei das Driftgebiet das Halbleitermaterial des ersten Leitfähigkeitstyps umfasst. Das Driftgebiet ist entlang der Richtung in das Substrat zwischen dem Drainkontakt und der elektrisch leitenden Struktur angeordnet. Der vertikale FET umfasst zudem eine Sourceregion, die elektrisch mit der elektrisch leitenden Struktur gekoppelt ist und das Halbleitermaterial des ersten Leitfähigkeitstyps umfasst. Er umfasst zudem eine Kanalregion, die das Halbleitermaterial des zweiten Leitfähigkeitstyps umfasst und entlang der Richtung in das Substrat zwischen der Sourceregion und dem Driftgebiet angeordnet ist. Der vertikale FET umfasst zudem einen Gate-Kontakt, der in einem sich in das Substrat erstreckenden Graben angeordnet ist, wobei der Gate-Kontakt von der Sourceregion, der Kanalregion und dem Driftgebiet durch einen eine Seitenwand und einen Boden des Grabens zumindest teilweise bedeckenden Isolierfilm elektrisch isoliert ist. Die Sourceregion ist in einer Richtung, die zu der Richtung in das Substrat zwischen dem Graben und der dotierten Region senkrecht ist, angeordnet. Die Kanalregion ist zumindest teilweise in der Richtung, die zu der Richtung in das Substrat zwischen dem Graben und der dotierten Region senkrecht ist, angeordnet.
  • Ausführungsformen basieren auf der Erkenntnis, dass ein Kompromiss zwischen einem Leistungsverhalten der Halbleitervorrichtung und einem Herstellungsprozess durch Einsatz eines elektrischen Schottky- oder Schottky-artigen Kontakts, der zumindest teilweise entlang einer Seitenwand der Mesa oder der Vertiefung ausgebildet ist, verbessert werden kann. Der Ausgleich kann weiter verbessert werden durch Verwendung einer ersten Dotiermittelkonzentration zumindest lokal für das in der Mesa umfasste Halbleitermaterial im Vergleich zu einer zweiten Dotiermittelkonzentration, die unterhalb der Bodenfläche der Vertiefung, aber entlang der Projektion der Mesa in das Substrat verwendet wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Mehrere Ausführungsformen der vorliegenden Erfindung werden in den nachfolgenden Figuren beschrieben.
  • 1 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • 2 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform;
  • 3 zeigt eine Halbleitervorrichtung in der Form einer SiC-Schottky-Diode gemäß einer Ausführungsform;
  • 4 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • 5 zeigt eine elektrische Feldverteilung der in 4 gezeigten Halbleitervorrichtung;
  • 6 zeigt eine Querschnittsansicht eines Sperrschicht-Feldeffekttransistors (JFET) gemäß einer Ausführungsform; und
  • 7 zeigt eine Querschnittsansicht eines vertikalen Feldeffekttransistors (FET) gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Nachfolgend werden Ausführungsformen in Übereinstimmung mit der vorliegenden Erfindung näher beschrieben. In diesem Zusammenhang werden zusammenfassende Bezugszeichen verwendet, um mehrere Gegenstände gleichzeitig zu beschreiben oder um gemeinsame Merkmale, Abmessungen, Eigenschaften oder dergleichen dieser Gegenstände zu beschreiben. Diese zusammenfassenden Bezugszeichen basieren auf ihren individuellen Bezugszeichen. Darüber hinaus werden Gegenstände, die in mehreren Ausführungsformen oder mehreren Figuren vorkommen, aber die in Bezug auf zumindest manche ihrer Funktionen oder Strukturmerkmale identisch oder zumindest ähnlich sind, mit denselben oder ähnlichen Bezugszeichen gekennzeichnet. Um unnötige Wiederholungen zu vermeiden, betreffen Teile der Beschreibung, die sich auf solche Gegenstände beziehen, auch die entsprechenden Gegenstände der anderen Ausführungsformen oder anderen Figuren, sofern nicht ausdrücklich oder – unter Berücksichtigung der Beschreibung und der Figuren – implizit anders angegeben. Daher können ähnliche oder verwandte Gegenstände mit zumindest manchen identischen oder ähnlichen Merkmalen, Abmessungen und Eigenschaften umgesetzt werden, können aber auch mit abweichenden Eigenschaften umgesetzt werden.
  • Diodenartige Strukturen sind in Halbleitervorrichtungen weithin verbreitet. Sie werden beispielsweise verwendet, um andere aktive Bereiche von Halbleitervorrichtungen zu schützen, können aber auch als alleinstehende elektrische Elemente in gegebenenfalls als integrierte Schaltkreise implementierten Schaltkreisen verwendet werden. Natürlich können diodenartige Strukturen auch in der integrierten oder nichtintegrierten Form in komplexeren Schaltkreisen, die einzelne Schaltkreiselemente und/oder integrierte Schaltkreise umfassen, verwendet werden.
  • Diodenartige Strukturen können eine Strom-Spannungs-Kennlinie (IVC) umfassen, die einem Strom erlaubt, in einem in Durchlassrichtung vorgespannten Zustand durch die Struktur zu fließen, sobald eine Schwellenspannung erreicht oder überschritten wird. In einem in Sperrrichtung vorgespannten Zustand wird üblicherweise ein Stromfluss unterdrückt bis eine charakteristische Sperrspannung erreicht oder überschritten wird. Häufig ist es wünschenswert, niedrige Schwellenspannungen in dem in Durchlassrichtung vorgespannten Zustand und eine hohe charakteristische Sperrspannung in dem in Sperrrichtung vorgespannten Zustand zu erhalten. In dem in Sperrrichtung vorgespannten Zustand kann der Strom bei Spannungen unterhalb der charakteristischen Sperrspannung und/oder unterhalb der Schwellenspannung in dem in Durchlassrichtung vorgespannten Zustand beispielsweise exponentiell unterdrückt werden.
  • Obwohl Ausführungsformen im Wesentlichen unter Verwendung eines beliebigen Halbleitermaterials implementiert werden können, wird nachfolgend ein Hauptfokus auf Siliciumcarbid-(SiC-)Dioden, die in oder auf einem Siliciumcarbid umfassenden Substrat hergestellt oder ausgebildet wurden, gelegt. Dementsprechend kann das weithin verwendete Halbleitermaterial ebenfalls Siliciumcarbid sein. Jedoch wird angemerkt, dass dies lediglich ein Beispiel darstellt. Andere Ausführungsformen können auch basierend auf anderen Halbleitermaterialien, wie etwa Silicium (SI), III-V-Halbleitermaterialien und II-VI-Halbleitermaterialien, um nur einige Beispiele zu nennen, ausgebildet werden.
  • Silciumcarbid-Dioden werden heutzutage üblicherweise in Hochspannungsanwendungen eingesetzt, in denen die Halbleitervorrichtungen hohen Spannungen von 100 V oder mehr standhalten müssen. Natürlich können auf Siliciumcarbid basierende Halbleitervorrichtungen auch für niedrigere oder sogar höhere Spannungen verwendet werden.
  • Üblicherweise haben Siliciumcarbid-Schottky-Dioden Schwellenspannungen im Bereich zwischen 0,8 V und 1,0 V. Diese relativ hohen Schwellenspannungen können vergleichsweise hohe statische Verluste verursachen wenn diese Vorrichtungen in Anwendungen mit einem Niedrigleistungssystem verwendet und implementiert werden. In diesen Anwendungen kann die in Durchlassrichtung vorgespannte Schwellenspannung einen wesentlichen Teil, manchmal sogar den größten Teil des von der Vorrichtung verursachten in Durchlassrichtung vorgespannten Spannungsverlusts ausmachen. Beispielsweise können Schottky-Dioden einen Durchlassspannungsabfall von ungefähr 1,4 V bei ihrem Nominalstrom aufweisen, wovon ungefähr 1,0 V an der Schottky-Barriere verursacht werden.
  • Aus diesem Grund besteht der Bedarf, die in Durchlassrichtung vorgespannte Schwellenspannung zu senken, um die Leistung zu erhöhen, ohne einen signifikanten Anstieg des Differenzialwiderstandes, Leckströme oder dergleichen zu verursachen. Im Fall einer alleinstehenden dreidimensionalen Siliciumcarbid-Schottky-Diode kann ein Metall mit einer reduzierten Schottky-Barriere verwendet werden, um die in Durchlassrichtung vorgespannte Schwellenspannung zu reduzieren.
  • Das Reduzieren der Schottky-Barriere kann beispielsweise durch Auswahl eines geeigneten Metalls, zum Beispiel Molybdän (Mo), Wolfram (W), Tantal (Ta) oder Hafnium (Hf) anstelle von Titan (Ti), erreicht werden. Abgesehen von den Reinmetallen können auch leitfähige Metallverbindungen, wie etwa Metallnitride oder Metallcarbide, verwendet werden. Zusätzlich oder alternativ dazu kann auch p-dotiertes oder n-dotiertes Silicium (Si) verwendet werden. Darüber hinaus können Ionenimplantationsverfahren verwendet werden, um eine oberflächennahe dotierte Region zu erzeugen, was zu einem signifikanten Anstieg von Leckströmen führen kann. Um die Leckströme zu reduzieren, kann an der Schottky-Grenzfläche ein Relief eines elektrischen Feldes durch Integrieren von verschmolzenen p-n-Schottky-Strukturen, die auch als MPS bezeichnet werden, implementiert werden. Diese können beispielsweise eine Mesa umfassen, die mit Materialien, die unterschiedliche Schottky-Barrieren aufweisen, implementiert ist. Beispielsweise kann an der Seitenwand ein Material mit einer höheren Schottky-Barriere verwendet werden, während auf der oberen Oberfläche der Mesa ein Material mit einer geringeren Schottky-Barriere verwendet werden kann. Das Einführen der dotierten Bereiche kann ein Abschnüren der Mesa in dem in Sperrrichtung vorgespannten Zustand ermöglichen. Daher kann eine elektrische Feldstärke beim elektrischen Schottky- oder Schottky-artigen Kontakt beschränkt werden.
  • Die elektrisch leitende Struktur 180 und das Halbleitermaterial der Mesa 140 können so konfiguriert sein, dass sowohl ein Schottky- als auch ein Schottky-artiger elektrischer Kontakt 185 zwischen der elektrisch leitenden Struktur 180 und dem Halbleitermaterial der Mesa 140 errichtet wird, beispielsweise durch Implementieren der oberen Region 270 mit einem anderen Material. Der Begriff Schottky-artiger elektrischer Kontakt umfasst daher auch traditionellere elektrische Schottky-Kontakte.
  • Im Fall einer dreidimensionalen Siliciumcarbid-Schottky-Diode, die innerhalb eines aktiven Siliciumcarbidschalters integriert ist, kann die Verbesserung des Leistungsverhaltens beispielsweise einer in aktive Siliciumcarbidschalter integrierten Bodydiode, wünschenswert sein, die aufgrund einer großen Bandlücke ungünstig oder sogar ungeeignet ist, wobei das Leitvermögen der Bodydiode verwendet werden kann. Dieser Vorgang wird auch als der dritte Betriebsquadrant bezeichnet. Um dies zu verbessern, kann eine externe Siliciumcarbid-Schottky-Diode implementiert werden, die einen Formfaktor dazu veranlassen kann, im Fall einer nichtmonolithischen Implementierung anzusteigen. Dies kann zu einem komplexeren Herstellungsprozess und höheren Kosten führen.
  • 1 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 100 gemäß einer Ausführungsform. Die Halbleitervorrichtung 100 ist zumindest teilweise in oder auf einem Substrat 110 angeordnet.
  • Der Halbleiter 100 umfasst eine Vertiefung 120 in Form eines Grabens 130. Die Vertiefung 120 kann zumindest teilweise durch einen Graben 130 im Halbleitersubstrat 110 ausgebildet sein. Um ein wenig präziser zu sein, der in 1 gezeigte Halbleiter 100 umfasst eine Vielzahl von – oder in anderen Worten – mehr als eine Vertiefung 120, von denen 1 eine erste Vertiefung 120-1 und eine zweite Vertiefung 120-2 zeigt. Die Vertiefungen 120 bilden eine oder mehrere Mesa-Strukturen 140 aus, die sich entlang einer Richtung 150 in das Substrat 110 zu einer Bodenfläche 160 der Vertiefungen 120 erstreckt.
  • Die Mesa 140 umfasst ein Halbleitermaterial eines ersten Leitfähigkeitstyps. Das Halbleitermaterial kann beispielsweise Siliciumcarbid (SiC), Silicium (Si) oder jedes andere Halbleitermaterial, wie etwa III-V-Halbleitermaterialien und II-VI-Halbleitermaterialien sein. Der erste Leitfähigkeitstyp kann beispielsweise ein n-artiger sein, der beispielsweise durch entsprechendes Dotieren der jeweiligen Halbleitermaterialien erzeugt wird. In diesem Fall kann der zweite Leitfähigkeitstyp ein p-dotiertes Halbleitermaterial sein. Natürlich können in anderen Ausführungsformen die Rolle des ersten und des zweiten Leitfähigkeitstyps mit Bezug auf einander vertauscht sein.
  • Das Halbleitermaterial der Mesa 140 umfasst zumindest lokal eine erste Dotiermittelkonzentration N1, die sich nicht weiter als zur Bodenfläche 160 entlang der Richtung 150 in das Substrat 110 hinein erstreckt. Das Halbleitermaterial der Mesa 140 kann eine Dotiermittelkonzentration annehmen, die sich von der ersten Dotiermittelkonzentration oberhalb der Bodenfläche 160 oder – in anderen Worten – näher zur oberen Region 170 der Mesa 140 unterscheidet.
  • Die Richtung 150, die auch als vertikale Richtung oder z-Richtung bezeichnet wird, ist üblicherweise zu einer Hauptoberfläche des Substrats 110 senkrecht angeordnet. Das Substrat 110 kann beispielsweise ein Halbleiternacktchip sein, der beispielsweise eine im Wesentlichen kubische Form mit Abmessungen entlang einer ersten Richtung, die auch als x-Richtung bezeichnet wird, und einer zweiten Richtung, die auch als y-Richtung bezeichnet wird, aufweist, die signifikant größer sind als entlang der Richtung 150, die zu sowohl der ersten als auch der zweiten Richtung senkrecht ist. Häufig umfasst das Substrat 110 eine Dicke entlang der Richtung 150, die um zumindest einen Faktor von 5, zumindest einen Faktor von 10, zumindest einen Faktor von 20, zumindest einen Faktor von 50 oder zumindest einen Faktor von 100 kleiner ist als jede der Richtungen entlang der ersten und der zweiten Richtung. Die Hauptoberfläche kann beispielsweise eine obere Oberfläche des Substrats vor der Verarbeitung sein. Beispielsweise können im Fall einer Halbleitervorrichtung 100 gemäß einer Ausführungsform die oberen Regionen 170 der Mesas 140 gegebenenfalls Teil der Hauptoberfläche sein.
  • Die Halbleitervorrichtung 100 umfasst zudem eine elektrisch leitende Struktur 180-1, 180-2, die zumindest teilweise entlang einer Seitenwand 190 der Mesa 140 angeordnet ist. Die elektrisch leitende Struktur 180 bildet einen elektrischen Schottky- oder Schottky-artigen Kontakt 185 mit einem Halbleitermaterial der Mesa 140 aus. Der elektrische Schottky- oder Schottky-artige Kontakt 185 kann eine diodenartige Strom-Spannungs-Kennlinie (IVC) mit einer Schwellenspannung in einem in Durchlassrichtung vorgespannten Zustand und einer charakteristischen Sperrspannung in einem in Sperrrichtung vorgespannten Zustand umfassen. Wenn in dem in Durchlassrichtung vorgespannten Zustand eine an den elektrischen Kontakt angelegte Spannung die Schwellenspannung erreicht oder überschreitet, steigt der durch den elektrischen Kontakt fließende Strom signifikant, was zu einer signifikanten Reduktion eines Differenzialwiderstandes führt, während bei Spannungen unterhalb der Schwellenspannung in dem in Durchlassrichtung vorgespannten Zustand der Strom im Wesentlichen, zum Beispiel exponentiell, unterdrückt wird.
  • Das gleiche gilt auch in dem in Sperrrichtung vorgespannten Zustand für Spannungen, die kleiner als die charakteristische Sperrspannung sind. Für Spannungen, die niedriger als die charakteristische Sperrspannung in dem in Sperrrichtung vorgespannten Zustand sind, wird der durch den elektrischen Kontakt fließende Strom im Wesentlichen unterdrückt, zum Beispiel, exponentiell unterdrückt. Im Gegensatz dazu steigt der Strom wenn die angelegte Spannung in dem in Sperrrichtung vorgespannten Zustand die charakteristische Sperrspannung erreicht oder überschreitet, signifikant, beispielsweise exponentiell, an.
  • Natürlich gilt dasselbe anstatt für Spannungen auch für elektrische Felder, die die Geometrie und weitere kontaktspezifische Parameter berücksichtigen. In anderen Worten kann die IVC lokal in Bezug auf eine Stromdichte und ein an den elektrischen Kontakt angelegtes elektrisches Feld ausgedrückt sein, so dass die IVC zumindest teilweise von einem elektrischen Schwellenfeld und charakteristischen elektrischen Sperrfeld bestimmt wird, die der Schwellenspannung bzw. der charakteristischen Sperrspannung ähnlich sind.
  • Im Fall eines elektrischen Schottky- oder Schottky-artigen Kontakts liegt ein unipolarer Ladungstransport über den elektrischen Kontakt in dem in Durchlassrichtung vorgespannten Zustand vor. In anderen Worten wird in dem in Durchlassrichtung vorgespannten Zustand ein Stromtransport über den elektrischen Kontakt durch Ladungsträger einer einzigen Polarität dominiert. In dem in Sperrrichtung vorgespannten Zustand unterhalb der charakteristischen Sperrspannung oder dem charakteristischen elektrischen Sperrfeld wird der Ladungstransport über den elektrischen Kontakt im Wesentlichen blockiert. Infolgedessen liegt in dem in Sperrrichtung vorgespannten Zustand unterhalb der charakteristischen Sperrspannung oder dem charakteristischen elektrischen Sperrfeld ein Blockadezustand vor.
  • Die in 1 gezeigte Halbleitervorrichtung umfasst das Halbleitermaterial des ersten Leitfähigkeitstyps, das zumindest lokal eine sich von der ersten Dotiermittelkonzentration unterscheidende zweite Dotiermittelkonzentration entlang einer Projektion 200 der Mesa 140 in das Substrat 110 umfasst. Die Projektion 200 in das Substrat 110 ist entlang der Richtung 150 von der Hauptoberfläche in das Substrat 110 ausgerichtet. In anderen Worten ist die Projektion 200 zu der ersten und der zweiten Richtung, entlang der das Substrat 110 größere Abmessungen als entlang der Richtung 150 hat, im Wesentlichen senkrecht.
  • Indem in der Mesa 140 oberhalb der Bodenfläche 160 eine höhere Dotiermittelkonzentration (erste Dotiermittelkonzentration) als in dem Substrat außerhalb der Mesa und somit unterhalb der Bodenfläche 160 entlang der Richtung 150 implementiert wird, kann das elektrische Feld innerhalb der Mesa reduziert werden, was zu einer gleichmäßigeren Feldverteilung innerhalb der Mesa 140 führt. Infolgedessen kann der zumindest teilweise entlang der Seitenwände 190 der Mesa 140 oder der Vertiefungen 120 ausgebildete elektrische Kontakt 185 gleichmäßiger zum Stromtransport beitragen. Infolgedessen kann es möglich sein, die für den elektrischen Schottky- oder Schottky-artigen Kontakt 185 verwendete Fläche zu vergrößern, was einen Spannungsabfall und somit die Schwellenspannung in dem in Durchlassrichtung vorgespannten Zustand reduzieren kann. In anderen Worten kann die erste Dotiermittelkonzentration in der Mesa 140 gegebenenfalls höher als die zweite Dotiermittelkonzentration unterhalb der Bodenfläche 160 sein.
  • Das Halbleitermaterial, das die zweite Dotiermittelkonzentration unterhalb der Bodenfläche 160 umfasst, kann beispielsweise Teil des Driftgebiets 210 der Halbleitervorrichtung 100 sein. Beispielsweise kann auf einer Rückseite 220 der Halbleitervorrichtung 100 ein elektrischer Kontakt angeordnet sein, so dass ein elektrischer Transport der Ladungsträger in oder gegen die Richtung 150 fließen kann, was die Halbleitervorrichtung 100 zu einer vertikalen Vorrichtung macht.
  • Gegebenenfalls kann das die zweite Dotiermittelkonzentration umfassende Halbleitermaterial zu dem Halbleitermaterial der Mesa mit der ersten Dotiermittelkonzentration benachbart angeordnet sein. Im Fall, dass die Mesa 140 eine im Wesentlichen homogene Dotiermittelkonzentration aufweist, wobei sich die erste Dotiermittelkonzentration zur Bodenfläche 160 nach unten erstreckt, kann das Halbleitermaterial mit der zweiten Dotiermittelkonzentration beispielsweise direkt unterhalb der Bodenfläche angeordnet sein. In anderen Worten kann das die zweite Dotiermittelkonzentration umfassende Halbleitermaterial auch benachbart zur Bodenfläche 160 angeordnet sein.
  • Zudem kann die Halbleitervorrichtung 100 gegebenenfalls eine dotierte Region 230-1, 230-2 des zweiten Leitfähigkeitstyps umfassen, die zumindest teilweise zur Bodenfläche 160 entlang einer Projektion 200 der Vertiefung 120 angeordnet ist, so dass die Mesa 140 – in beiden Richtungen – für die dotierte Region 230 vermeidende Ladungsträger zugänglich ist. Somit können Ladungsträger die Mesa 140 verlassen und/oder in sie eintreten, ohne die dotierten Regionen 230 zu betreten oder zu verlassen.
  • In der Querschnittsansicht von 1 sind unterhalb beider Vertiefungen 120-1, 120-2 dotierte Regionen 230-1 bzw. 230-2 angeordnet. Da die Mesa 140 für Ladungsträger zugänglich ist, ohne die dotierten Regionen 230 zu kontaktieren, besteht zwischen zwei benachbarten dotierten Regionen 230 eine Region, die das Halbleitermaterial des ersten Leitungsfähigkeitstyps umfasst. Da die dotierten Regionen das Halbleitermaterial des zweiten Leitfähigkeitstyps umfassen kann sich unter manchen Betriebsbedingungen an der Grenzfläche der dotierten Region 230 und des Halbleitermaterials des ersten Leitfähigkeitstyps entlang der Projektion 200 der Mesa eine Verarmungszone ausbilden. Daher kann es möglich sein, die Mesa 140 in einem in Sperrrichtung vorgespannten Zustand abzuschnüren, so dass ein großer Teil der Spannung in der Entladungszone abfällt aufgrund eines Mangels an Ladungsträgern in der Verarmungszone.
  • Natürlich kann sich die dotierte Region 230 in Ausführungsformen in die Projektion 200 der Mesa 140 in das Substrat 110 erstrecken. Infolgedessen kann sich beispielsweise die Verarmungszone in dem in Sperrrichtung vorgespannten Zustand ausbilden und dadurch die Mesa 140 wirksamer abschnüren.
  • Gegebenenfalls kann, wie in 1 durch gestrichelte Linien angedeutet, die Halbleitervorrichtung 100 eine weitere dotierte Region 250 des ersten Leitfähigkeitstyps umfassen, die entlang der Projektion 200 der Mesa 140 in das Substrat 110 und in einer Richtung, die zur benachbart zu den dotierten Regionen 230 liegenden Projektion 200 senkrecht ist, angeordnet ist. Die weitere dotierte Region 250 kann gegebenenfalls eine dritte Dotiermittelkonzentration umfassen, die höher als die erste Dotiermittelkonzentration der Mesa 140 und die zweite Dotiermittelkonzentration entlang der Projektion 200 der Mesa 140 ist. Dies kann eine gleichmäßigere Verteilung des Stroms, der in die Mesa 140 eintritt oder sie verlässt, in dem in Durchlassrichtung vorgespannten Betrieb erlauben und kann somit eine gleichmäßigere Verteilung der Ströme innerhalb der Mesa erlauben.
  • Die zumindest teilweise entlang der Seidenwände 190 der Vertiefung 120 angeordnete elektrisch leitende Struktur 180 kann ausgebildet sein aus einem Material oder einer Gruppe von Materialien oder kann diese/s umfassen. Die Gruppe von Materialien umfasst beispielsweise Metalle wie Aluminium (Al), Titan (Ti), Zink (Zn), Wolfram (W), Tantal (Ta), Molybdän (Mo), Kupfer (Cu), Nickel (Ni), Gold (Au), Hafnium (Hf), Molybdännitrid (MoN), Tantalnitrid (TaxNy), Titannitrid (TiN) und Platin (Pt). Jedoch umfasst die Gruppe von Materialien auch Legierungen, sowie dotiertes Polysilicium (Poly-Si), undotiertes Polysilicium, dotiertes Polygermanium (Poly-Ge), undotiertes Polygermanium, Schmalbandhalbleitermaterialien, Breitbandhalbleitermaterialien, II-VI-Halbleitermaterialien und III-V-Halbleitermaterialien.
  • Im Fall der herkömmlichen Metalle ist der zwischen der elektrisch leitenden Struktur 180 und dem Halbleitermaterial innerhalb der Mesa 140 ausgebildete elektrische Kontakt 185 üblicherweise ein Schottky-Kontakt. Jedoch verhält sich im Fall der oben erwähnten Halbleitermaterialien der elektrische Kontakt ähnlich wie ein elektrischer Schottky-Kontakt, ist aber kein Schottky-Kontakt 185 im klassischen Sinne. Aus diesem Grund wird ein zwischen einem solchen Material der elektrisch leitenden Struktur 180 und dem Halbleitermaterial der Mesa 140 ausgebildeter elektrischer Kontakt 185 als Schottky-artiger elektrischer Kontakt bezeichnet. Ebenfalls ist der elektrische Kontakt in diesem Fall üblicherweise ein einpoliger elektrischer Kontakt in dem in Durchlassrichtung vorgespannten Zustand, wie oben beschrieben. In dem in Sperrrichtung vorgespannten Zustand besteht wie oben beschrieben üblicherweise ein Blockadezustand.
  • In der in 1 gezeigten Ausführungsform füllt die elektrisch leitende Struktur 180 im Wesentlichen die gesamte Vertiefung 120 und bildet somit den elektrischen Schottky- oder Schottky-artigen Kontakt mit einem Halbleitermaterial der Mesa 140 aus. Die elektrisch leitende Struktur 180 ist zudem auf der Oberseite der oberen Oberfläche 260 der Mesa 140 und bildet mit einem Halbleitermaterial der Mesa 140 einen oberen Teil des elektrischen Schottky- oder Schottky-artigen Kontakt aus. Die an der Seitenwand 190 der Mesa 140 angeordnete elektrisch leitende Struktur bildet einen unteren Teil des elektrischen Schottky- oder Schottky-artigen Kontakts aus. Infolgedessen kann es möglich sein, die Schwellenspannung in dem in Durchlassrichtung vorgespannten Zustand durch weiteres Vergrößern der von der elektrisch leitenden Struktur 180 bedeckten Fläche weiter zu senken.
  • Jedoch kann der elektrische Schottky- oder Schottky-artige Kontakt 185 gegebenenfalls so konfiguriert sein, dass der obere Teil des elektrischen Schottky- oder Schottky-artigen Kontakts eine niedrigere (Durchlass-)Schwellenspannung als der untere Teil des elektrischen Schottky- oder Schottky-artigen Kontakts umfasst. Dies kann beispielsweise durch das Implementieren verschiedener Materialien für verschiedene Teile der elektrisch leitenden Struktur 180 erreicht werden. Beispielsweise kann die elektrisch leitende Struktur 180 eine obere Region 270 umfassen, die auf der oberen Oberfläche 260 der Mesa 140 angeordnet ist und Material mit einer niedrigeren Schottky-Barriere als ein für den unteren Teil der elektrisch leitenden Struktur entlang der Seitenwände 190 verwendetes Material umfasst. Durch das Anordnen eines Materials mit einer niedrigeren Schottky-Barriere in der oberen Region 270 kann es möglich sein, die Schwellenspannung in dem in Durchlassrichtung vorgespannten Zustand wirksamer zu reduzieren. Da das Material im Wesentlichen nur auf die obere Oberfläche 260 aufgebracht und an den Seitenwänden 190 ein Material mit einer höheren Schottky-Barriere verwendet wird, können dadurch die Leckströme in dem in Sperrrichtung vorgespannten Zustand reduziert werden, da das Material mit potentiell höherer Tendenz zu Leckströmen von den dotierten Regionen 230 weiter weg platziert wird, wodurch in dem in Sperrrichtung vorgespannten Zustand ein Abschnüren verursacht wird.
  • Jedoch kann, um die Schwellenspannung in dem in Durchlassrichtung vorgespannten Zustand weiter zu reduzieren, es gegebenenfalls möglich sein, die Mesa 140 mit einer Höhe, die entlang der Richtung 150 in das Substrat größer als eine zu der Richtung 150 senkrechte Breite ist, in das Substrat zu implementieren. In anderen Worten kann die Mesa 140 eine Höhe entlang der Richtung 150 in das Substrat 110 und eine zu der Richtung 150 in das Substrat senkrechte Breite umfassen, so dass die Höhe zumindest gleich der Breite ist. Infolgedessen kann eine Fläche des elektrischen Schottky- oder Schottky-artigen Kontakts 185 zwischen der elektrisch leitenden Struktur 180 und dem Halbleitermaterial der Mesa 140 größer werden, was zu einer reduzierten Schwellenspannung führen kann. Jedoch kann durch Erhöhen der Distanz zur Bodenfläche 160 und damit zu dem gegebenenfalls implementierten dotierten Regionen 230 das Risiko, die charakteristische Sperrspannung des für die obere Region 270 verwendeten Materials zu übersteigen, wenn implementiert, ebenfalls reduziert werden, was zu einem inakzeptabel hohen Leckstrom führen kann.
  • In anderen Ausführungsformen kann die Höhe zumindest zweimal, zumindest fünfmal, zumindest zehnmal, zumindest zwanzigmal oder zumindest fünfzigmal größer als die Breite der Mesa 140 sein. Durch Erhöhen der Höhe im Vergleich zu der Breite können die zuvor erwähnten Effekte schließlich verstärkt werden. Jedoch kann die Herstellung auch schwieriger werden, was zu mehr Ausschuss und somit höheren Gesamtkosten für die Halbleitervorrichtung 100 führt.
  • Somit kann die Halbleitervorrichtung 100 gegebenenfalls dazu konfiguriert sein, eine Verarmung von Ladungsträgern in dem Bereich entlang der Projektion 200 der Mesa 140 in das Substrat 110 zu verursachen, so dass wenn eine Abschnürspannung im Bereich von 5 V bis 50 V an die elektrisch leitende Struktur 180 und eine Gegenelektrode 280 angelegt wird, so dass der elektrische Schottky- oder Schottky-artige Kontakt 185 sich in dem in Sperrrichtung vorgespannten Zustand befindet, eine charakteristische elektrische Sperrfeldstärke an der Oberfläche des elektrischen Schottky- oder Schottky-artigen Kontakts 185 nicht übersteigen wird, was auch als kritische Oberflächenfeldstärke bezeichnet wird, die unter normalen Betriebsbedingungen nicht überschritten werden darf.
  • 2 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 100 gemäß einer weiteren Ausführungsform. Die Halbleitervorrichtung 100 aus 2 unterscheidet sich von der in 1 gezeigten durch einige optionale Modifikationen. Beispielsweise erstreckt sich die weitere dotierte Region 250 bei der in 2 gezeigten Halbleitervorrichtung 100 weiter als die dotierten Regionen 230 in das Substrat 110 hinein und unter dotierten Regionen 230. Wenn beispielsweise die weitere dotierte Region 250 eine höhere Dotiermittelkonzentration (dritte Dotiermittelkonzentration) als die erste Dotiermittelkonzentration der Mesa 140 und die zweite Dotiermittelkonzentration entlang der Projektion 200 in das Substrat umfasst, kann die weitere dotierte Region 250 in der Lage sein, den zwischen der elektrisch leitenden Struktur 180 und der Gegenelektrode 280 fließenden Strom zu verteilen. Aufgrund der höheren Dotiermittelkonzentration der weiteren dotierten Region 250 kann ein weiterer von der Umverteilung oder der Verbreitung des Stroms verursachter Spannungsabfall im Vergleich mit einer Implementierung mit einer niedrigeren Dotiermittelkonzentration in der weiteren dotierten Region 250 reduziert werden. In dem Fall, dass sich die weitere dotierte Region 250 weiter als die dotierten Regionen 230 in das Substrat 110 und unter die dotierten Regionen 230 erstreckt, wird die weitere dotierte Region manchmal auch als Stromverbreitungsregion bezeichnet.
  • In anderen Worten können, indem die weitere dotierte Region 250 so implementiert ist, dass sie sich unter die dotierte Region 230 erstreckt und weiter in das Substrat 110 erstreckt als die dotierte Region 230, die Ströme im Driftgebiet 210, das auch als Driftzone bezeichnet werden kann, gleichmäßiger verteilt werden.
  • Abhängig von den für das Ausbilden der elektrisch leitenden Struktur 180, beispielsweise dem elektrischen Schottky- oder Schottky-artigen Kontakt 185 entlang der Seitenwände 190, verwendeten Materialien kann das Implementierten einer elektrischen Kontaktstruktur 290 eine ratsame Option sein, um einen unter der dotierten Region 230 und dadurch entlang der Projektion 240 in das Substrat 110 der Vertiefung 120 angeordneten elektrischen Kontakt zu verbessern. Die Vertiefung 120 kann in diesem Fall die auf der Bodenfläche 160 der Vertiefung 120 angeordnete elektrische Kontaktstruktur 290 umfassen. Die elektrische Kontaktstruktur ist dazu konfiguriert, die dotierte Region 230 durch die elektrisch leitende Struktur 180 elektrisch zu koppeln.
  • Die elektrische Kontaktstruktur 290 kann beispielsweise ein Material aus einer Gruppe von Kontaktmaterialien umfassen. Die Gruppe der Kontaktmaterialien kann beispielsweise Metalle, wie etwa Aluminium (Al), Titan (Ti), Kupfer (Cu) oder Nickel (Ni), Legierungen, aber auch (hoch-) dotiertes Polysilicium (Poly-Si), Polygermanium (Ge) oder dergleichen umfassen.
  • Falls eine elektrische Kontaktstruktur 290 implementiert ist, kann sich die den elektrischen Schottky- oder Schottky-artigen Kontakt 185 ausbildende elektrisch leitende Struktur nicht entlang der gesamten Seitenwand 190 der Mesa 140 oder der Vertiefung 120 erstrecken. In anderen Worten unterscheidet sich die in 2 gezeigte Halbleitervorrichtung auch dadurch von der Halbleitervorrichtung in 1, dass sich die elektrisch leitende Struktur 180 nur teilweise entlang der Seitenwand 190 der Vertiefung 120 oder der Mesa 140 erstreckt. Jedoch wird angemerkt, dass die Implementierung einer elektrischen Kontaktstruktur 290 bei weitem nicht notwendig ist, um die Ausdehnung des elektrischen Schottky- oder Schottky-artigen Kontakts 185 entlang der Seitenwand 190 zu beschränken.
  • Unabhängig von der Frage, ob die elektrische Kontaktstruktur 290 implementiert ist, kann eine elektrisch isolierende Struktur 300 teilweise entlang der Seitenwand 190 der Vertiefung 120 auf der Bodenfläche 160 angeordnet sein. Durch die Implementierung der elektrisch isolierenden Struktur 300 kann es möglich sein, die Ausdehnung des elektrischen Schottky- oder Schottky-artigen Kontakts entlang der Seitenwand 190 zu begrenzen und, unabhängig von diesem Aspekt, die elektrischen Feldstärken an den Ecken der Vertiefungen 120 auf der Bodenfläche 160 zu reduzieren. Durch die Implementierung der elektrisch isolierenden Struktur 300 kann es daher möglich sein, die Halbleitervorrichtung 100 so zu konfigurieren, dass sie in dem in Sperrrichtung vorgespannten Zustand des elektrischen Schottky- oder Schottky-artigen Kontakts 185 höheren Spannungen standhält.
  • Die elektrisch isolierende Struktur 300 kann grundsätzlich jedes Isoliermaterial, wie etwa Siliciumdioxid, Aluminiumdioxid, aber gegebenenfalls auch organische Materialien umfassen.
  • Aufgrund der verschiedenen Herangehensweisen und gemäß einer Ausführungsform in einer Halbleitervorrichtung 100 implementierten optionalen Merkmalen, kann die Halbleitervorrichtung 100 so konfiguriert sein, dass in dem in Sperrrichtung vorgespannten Zustand des elektrischen Schottky- oder Schottky-artigen Kontakts 185, eine elektrische Feldstärke entlang der Seitenwand 190 der Mesa 140 entlang einem Abschnitt der Seitenwand, der zumindest 50% einer Höhe entlang der Richtung 150 in das Substrat 110 der Seitenwand 190 umfasst, im Wesentlichen konstant gehalten werden kann. Natürlich kann das zuvor erwähnte Verhältnis von 50% in anderen Ausführungsformen erhöht werden. Beispielsweise kann es möglich sein, dass der Abschnitt zumindest 75%, zumindest 90% oder sogar zumindest 95% der Höhe der Seitenwand 190 umfasst. Jedoch kann unter manchen Betriebsbedingungen oder in anderen Ausführungsformen der Abschnitt kleiner als die zuvor erwähnten 50% sein.
  • Gegebenenfalls kann die Vorrichtung so konzipiert werden, dass das elektrische Feld an der Seitenwand 190 bei einer normalen Betriebsspannung höchstens 30% eines maximalen elektrischen Felds unterhalb der Bodenfläche 160 und somit dem Hauptteil der Vorrichtung 100 beträgt.
  • Obwohl in 1 und 2 zwei die Mesa 140 ausbildende Vertiefungen 120-1, 120-2 gezeigt wurden, ist die Anzahl der Vertiefungen 120 bei weitem nicht auf zwei beschränkt. In einer anderen Ausführungsform kann eine einzige die Mesa 140 ausbildende Vertiefung implementiert sein. Jedoch kann in weiteren Ausführungsformen auch mehr als eine Mesa 140 implementiert sein, basierend auf einer oder mehreren Vertiefungen 120.
  • Gemäß einer Ausführungsform kann eine Halbleitervorrichtung 100 eine eigenständige Vorrichtung oder ein Teil einer größeren eigenständigen Vorrichtung oder ein integrierter Schaltkreis sein. Beispiele kommen aus verschiedenen Bereichen von Schaltkreiselementen, sowie integrierten Schaltkreisen. Wie zuvor angesprochen kann eine Halbleitervorrichtung 100 gemäß einer Ausführungsform als eine alleinstehende eigenständige Vorrichtung implementiert sein, kann aber auch innerhalb eines aktiven Schalters oder dergleichen integriert sein, beispielsweise auf Basis eines Siliciumcarbidsubstrats und eines Halbleitermaterials.
  • Beispielsweise kann es möglich sein wenn eine alleinstehende oder eigenständige Schottky-Diode als Halbleitervorrichtung 100 gemäß einer Ausführungsform implementiert ist, dass die Fläche des elektrischen Schottky- oder Schottky-artigen Kontakts 185 vergrößert wird. In dem Fall, dass eine Halbleitervorrichtung 100 gemäß einer Ausführungsform im Rahmen einer anderen Vorrichtung, die einen aktiven Schalter oder dergleichen umfasst, implementiert ist, kann es möglich sein, die Durchlasseigenschaften von beispielsweise des Leistungsverhaltens der Body-Diode zu verbessern, was zu niedrigeren Kosten und gegebenenfalls zu geringerem Platzverbrauch im Vergleich mit herkömmlichen Lösungen führen kann. Das Leistungsverhalten der Body-Diode kann beispielsweise durch Reduzieren des Durchlassspannungsabfalls (Schwellenspannung) und/oder eine schnellere Umschaltgeschwindigkeit verbessert werden.
  • Eine Halbleitervorrichtung 100 gemäß einer Ausführungsform kann die Möglichkeit bieten, die Fläche des elektrischen Schottky- oder Schottky-artigen Kontakts 185 signifikant zu erhöhen. Dadurch kann es möglich sein, eine Reduktion der effektiven Schwellenspannung in dem in Durchlassrichtung vorgespannten Zustand zu erreichen. Die Flächenzunahme kann wie oben beschrieben durch enge Grabenstrukturen (Graben 130, Vertiefung 120) implementiert sein, die vollständig mit dem entsprechenden Kontaktmaterial, wie etwa einem Kontaktmaterial, gefüllt sein können. Die Böden oder Gründe der Gräben 130 können zu p+-Regionen (dotierte Region 230) benachbart sein, was elektrische Felder in dem in Sperrrichtung vorgespannten zustand vergleichbar mit einer MPS-Struktur (verschmolzene PIN-Schottky-Diode) abschirmen kann. Infolgedessen kann es möglich sein, an den Seitenwänden 190, die die Schottky-Grenzflächen zwischen der elektrisch leitenden Struktur 180 und dem Halbleitermaterial der Mesa 140 ausbilden, vergleichsweise kleine elektrische Felder zu haben.
  • Es kann möglich sein, die dotierten Regionen 230 und die untere dotierte n-dotierte Region zwischen den dotierten Regionen 230 zu implementieren, so dass sie eine JFET-artige Struktur (Sperrschicht-Feldeffekttransistor) mit einer Abschnürspannung von ungefähr 5 V bis 10 V ausbilden, die üblicherweise geringer als die Abschnürspannung in der Mesa 140 ist. Infolgedessen kann es möglich sein, die am elektrischen Schottky- oder Schottky-artigen Kontakt vorliegenden Spannungen auf diesen Wert zu beschränken und den Leckstrom in dem in Sperrrichtung vorgespannten Zustand dementsprechend zu beschränken.
  • Durch Erhöhen der Fläche des elektrischen Schottky- oder Schottky-artigen Kontakts durch einen Faktor von 10 verglichen mit einer planaren Implementierung kann die Schwellenspannung schließlich um ungefähr 0,1 V reduziert werden. Eine weitere Vergrößerung der Fläche kann zu einer weiteren Reduktion führen.
  • Jedoch kann es ratsam sein, um die spezifische Fläche des Schottky- oder Schottky-artigen Kontakts vollständig zu nutzen, die Dotiermittelkonzentration eines Halbleitermaterials in der Mesa 140 um ungefähr ein oder zwei Größenordnungen zu erhöhen, um einen Widerstand innerhalb der Mesa 140 für Ladungsträger zu reduzieren. Je höher die Dotiermittelkonzentration, desto gleichmäßiger ist die Stromdichte entlang der Seitenwände 190 der Mesa 140 verteilt. Zusätzlich dazu kann die höhere Dotierung der Mesa 140 auch zu einer weiteren Reduktion der Schwellenspannung um ungefähr 0,1 V führen.
  • Aufgrund der vergleichsweise geringen Schwellenspannungen in dem in Durchlassrichtung vorgespannten Zustand und den charakteristischen Sperrspannungen in dem in Sperrrichtung vorgespannten Zustand und die daraus folgenden vergleichsweise kleinen Leckströme kann es möglich sein, eine Schottky-Metallisierung oder ein anderes Schottky-artiges Material mit einer geringen Barrierehöhe, wie etwa Titan (Ti), zu verwenden. Jedoch kann, wie zuvor erwähnt, alternativ oder zusätzlich dazu auch p+- oder n+-Polysilicium (Poly Si) verwendet werden. Infolgedessen kann es möglich sein, die Schwellenspannung im Vergleich mit herkömmlichen Lösungen um ungefähr 0,5 V zu reduzieren.
  • Durch das Implementieren einer Halbleitervorrichtung 100 gemäß einer Ausführungsform, kann es möglich sein, die Fläche des elektrischen Schottky- oder Schottky-artigen Kontakts zu erhöhen, ohne den Platzbedarf und den Leckstrom der Vorrichtung signifikant zu verändern.
  • Nachfolgend und mit Bezug auf die 3, 4 und 5 wird eine Graben-Schottky-Diode aus Siliciumcarbid als eine Ausführungsform einer Halbleitervorrichtung 100 näher beschrieben. 3 zeigt eine Querschnittsansicht der Halbleitervorrichtung 100 in der Gestalt einer Siliciumcarbid-Schottky-Diode 310. Die Siliciumcarbid-Schottky-Diode 310 umfasst eine Vielzahl die Vertiefungen 120 ausbildender Gräben 130, die die zuvor beschriebene Bodenfläche 160 aufweisen. Die Vertiefungen 120 sind mit einem Schottky-Metall gefüllt, um eine elektrisch leitende Struktur 180 auszubilden, die wiederum die elektrischen Schottky-Kontakte 185 entlang der Seitenwände 190 und an auf oberen Oberfläche 260 der Mesas 140 ausbilden. Jedoch sollte angemerkt werden, dass wiederum anstelle des Schottky-Metalls auch p-dotiertes Polysilicium sowie andere Materialien zum Füllen der Vertiefungen 120 verwendet werden kann. Zusätzlich dazu kann auf der Oberseite der Mesa 140 auf ihrer oberen Oberfläche 260 ein Schottky-Metall oder ein anderes p-dotiertes Polysilicium verwendet werden. Falls Polysilicium verwendet wird, um zumindest teilweise die elektrisch leitende Struktur 180 auszubilden, bildet die elektrisch leitende Struktur 180 zumindest teilweise einen Schottky-artigen elektrischen Kontakt 185 mit einem Halbleitermaterial der Mesa 140 aus. Das Halbleitermaterial in der Mesa ist eine hochgradig n-dotierte Siliciumcarbid-(n+)Füllung, die die Mesa 140 bis hinunter zur Bodenfläche 160 füllt. Unter der Bodenfläche 160 entlang der Richtung 150 umfasst das Substrat 110 im Driftgebiet 210 ein n-dotiertes Siliciumcarbid-Halbleitermaterial (n) und an der Rückseite 220 eine durch ein hochgradig n-dotiertes Siliciumcarbid-Halbleitermaterial (n+) ausgebildete Gegenelektrode 280. Die Gegenelektrode 280 ist mit einem die Anode der Schottky-Diode 310 ausbildenden Anschluss 320 gekoppelt. Dementsprechend ist ein Anschluss 330 mit der elektrisch leitenden Struktur 180 elektrisch gekoppelt, wobei der Anschluss 330 und die elektrisch leitende Struktur 180 die Kathode der Schottky-Diode ausbilden.
  • Unterhalb der Vertiefungen 120 sind dotierte Regionen 230 entlang der Richtung 150 in das Substrat 110 implementiert. In anderen Worten sind die dotierten Regionen 230 entlang einer Projektion 200 der Vertiefungen 120 in das Substrat 110 angeordnet. Die dotierten Regionen 230 umfassen hochgradig p-dotiertes Siliciumcarbid-Halbleitermaterial (p+).
  • 3 zeigt daher eine Graben-Schottky-Diode 310 mit einer großen Kontaktfläche zwischen der elektrisch leitenden Struktur 180 und dem Halbleitermaterial der die elektrischen Schottky- oder Schottky-artigen Kontakte ausbildenden Mesas 140. Eine solche Vorrichtung kann beispielsweise unter Verwendung der folgenden Prozessoperationen hergestellt werden. In einer frühen Prozessoperation können die dotierten Regionen 230 über eine Resist-Maske, die für eine Übergangs-Abschluss-Verlängerung verwendet wird, implantiert werden und anschließend eine epitaktische Schicht des Halbleitermaterials abgeschieden wird.
  • Jedoch können die dotierten Regionen 230 auch auf selbstjustierte Weise hergestellt werden, indem das Halbleitermaterial zu einem späteren Zeitpunkt im Prozess dotiert wird.
  • Anschließend kann eine harte Maske für das Ätzen der Gräben abgeschieden und gegebenenfalls durch Lithografievorgänge und Trockenätzprozesse verfestigt und gemustert werden. Die Lithografievorgänge können Tief-UV-Lithografie (UV = Ultraviolett) umfassen. Anschließend können die Gräben geätzt werden. Ein Temperprozess bei hoher Temperatur zum Abrunden der Ecken am Grund des Grabens 130 kann folgen. Nach dem Abheben der harten Maske können die Gräben nach einer Planierungsoperation beispielsweise mit Polysilicium oder Nickel-Aluminium (NiAl) gefüllt werden. Das Polysilicium kann auch auf der oberen Oberfläche 260 der Mesa 140 als elektrischer Kontakt verwendet werden. In diesem Fall kann es ratsam sein, nicht bis zur oberen Oberfläche 260 der Siliciumcarbid-Mesa 140 hinunter zu ätzen. Gegebenenfalls können auch hier Aushärtungsprozesse verwendet werden.
  • Anschließend können die Vorderseite und die Rückseite 220 bearbeitet werden, beispielsweise einschließlich der Abscheidung einer Schutzschicht (z. B. eines Imids), des Aufbringens einer Vorderseitenmetallisierung (FSM) und einer Rückseitenmetallisierung (BSM).
  • Jedoch können die dotierten Regionen 230 auch auf selbstjustierte Weise ausgebildet sein. Bevor die harte Maske zum Ätzen der Gräben 130 abgenommen wird, kann eine p-Implantierung des Bodens der Gräben 130 (Vertiefungen 120) unter Verwendung der harten Maske durchgeführt werden.
  • Um die Mesa 140 zu schützen und als ein zusätzlicher Schutz für die Seitenwände 190 kann eine thermische Oxidierung durchgeführt werden. Abhängig vom verwendeten Halbleitermaterial kann eine Ausrichtung der Kristallstruktur wesentlich unterschiedliche Oxidationsraten zeigen. Infolgedessen kann ein dickeres Oxid die Ionen der Implantation daran hindern, die Seitenwände 190 zu durchdringen, da ihr Einfallswinkel mit Bezug auf die Oberfläche der Seitenwände 190 sehr flach ist. Jedoch können am Boden der Gräben 130, wo der Einfallswinkel ungefähr 90° beträgt, die Ionen eine dünnere Oxidschicht durchdringen und die gewünschte p-Implantierung durchführen. Im Fall einer thermischen Oxidation kann das Oxid auf den Seitenwänden 190 mehrere Male (z. B. fünfmal) schneller als auf dem Boden des Grabens 130 wachsen, was den oben beschriebenen Prozess unterstützt.
  • Gegebenenfalls können die Gräben 130 oder Vertiefungen 120 so ausgebildet sein, dass die Seitenwände 190 zu einer (1120)-Ebene (= 11-20) oder einer (1100)-Ebene (= 1-100) parallel sind. Die Hauptoberfläche des Nacktchips auf ihrer Ebene können beispielsweise parallel zu der (0001)-Ebene parallel sein, während ihre Rückseite parallel zu der (0001)-Ebene (= 000-1) parallel sein kann. Dies kann hergestellt werden, indem die Gräben 130 so ausgerichtet werden, dass ihre Seitenwände zuerst ungefähr parallel zu der gewünschten Ebene sind. Dann werden sich durch Aushärten der Probe in einer Wasserstoff-(H2)Atmosphäre die präzisen Ebenen ausbilden.
  • Die in 3 gezeigte Schottky-Diode 310 basiert auf der Idee, die Schottky-Diode und das Driftgebiet 210 elektrisch und räumlich zu trennen. Dies wird durch Vergrößern der Kontaktfläche des elektrischen Schottky- oder Schottky-artigen Kontakts pro Einheit der Chipfläche um einen Faktor von einer oder zwei Größenordnungen (Faktor von ungefähr 10 bis ungefähr 100) erreicht, was zu einer Reduktion einer Schwellenspannung von ungefähr 0,1 bis 0,2 V führen kann. Darüber hinaus wird die Dotiermittelkonzentration des Halbleitermaterials in der Mesa 140 um ein oder zwei Größenordnungen im Vergleich zu einer Dotiermittelkonzentration im Driftgebiet 210 erhöht, die beispielsweise, wie zuvor dargelegt, die zweite Dotiermittelkonzentration umfassen kann. Dies kann auch zu einer Reduktion der Schwellenspannung um ungefähr 0,1 bis 0,2 V führen.
  • Durch das Freimachen der Mesa 140 bei vergleichsweise kleinen Spannungen, beginnend im Bereich von ungefähr 5 bis 10 V kann die elektrische Feldstärke am elektrischen Schottky- oder Schottky-artigen Kontakt gering gehalten werden. Demgemäß kann der Leckstrom ebenfalls gering gehalten werden. Technisch wird dies von den dotierten Regionen 230 (p+-Regionen) durchgeführt, die das Halbleitermaterial auf der Bodenfläche 160 der Mesas 140 (n+-Regionen) bei geringeren Spannungen frei räumen oder entleeren. Infolgedessen können die elektrischen Schottky- oder Schottky-artigen Kontakte abgeschirmt werden.
  • Daraus folgt, dass die Verwendung eines Materials für die elektrisch leitende Struktur 180, wie etwa eine Schottky-Metallisierung mit einer geringeren Arbeitsfunktion wie, beispielsweise, Titan (Ti) oder Hafnium (Hf) möglich sein kann. Wie zuvor beschrieben kann auch ein n+-dotiertes Polysilicium oder ein n-dotiertes Siliciumcarbidmaterial für die elektrisch leitende Struktur 180 verwendet werden.
  • Gegebenenfalls kann die Herstellung der Nickel-Aluminium-Kontakte vor dem Abscheiden des Polysiliciums erfolgen, wenn das Polysilicium als Schottky-artiger elektrischer Kontakt auf der Vorderseite des Nacktchips verwendet wird. Die Nickel-Aluminium-Regionen können anschließend von dem Polysilicium elektrisch kontaktiert werden.
  • Ähnlich zu dem oben beschriebenen Prozess kann es auch möglich sein, auf der Oberseite der Gräben 130 beispielsweise ein n-dotiertes Polysilicium mit einer niedrigeren Barriere oder ein anderes Material, wie etwa Molybdän (Mo) oder Hafnium (Hf) mit einer Schottky-Barriere von nicht mehr als 1,1 eV mit Bezug auf Siliciumcarbid (SiC) abzuscheiden. Wenn auf der Oberfläche 260 der Mesas 140 ein anderes Material als Polysilicium als ein Schottky-artiges Material verwendet wird, kann die Barriere des Halbleitermaterials an der oberen Oberfläche 260 der Mesa 140 durch eine oberflächliche n-Implantation reduziert werden. Alternativ dazu kann ein Schottky-Material wie etwa Hafnium (Hf), Molybdännitrid (MoN) oder Titannitrid (TiN) oder ein anderes Material mit einer niedrigeren Arbeitsfunktion mit Bezug auf ein Siliciumcarbid verwendet werden.
  • Darüber hinaus kann es möglich sein, die Breite der Mesa 140 und ihre Dotiermittelkonzentration (z. B. die erste Dotiermittelkonzentration) zu konfigurierten, so dass die Mesa 140 bei einer Sperrspannung von ungefähr 10 V verarmt wird. In diesem Fall muss der obere Teil der elektrisch leitenden Struktur, die einen elektrischen Schottky- oder Schottky-artigen Kontakt ausbildet, dann nur eine charakteristische Sperrspannung von ungefähr 10 V aufweisen. Natürlich können die Mesa 140 und das verwendete Material/die verwendeten Materialien, das/die für die elektrisch leitende Struktur 180 verwendet wurde, anstatt von 10 V, was hier nur ein Beispiel darstellt, so konfiguriert sein, dass jedes andere technisch machbare Spannungsniveau, wie oben beschrieben in Bezug auf das Beispiel mit 10 V, verwendet werden kann.
  • Darüber hinaus kann vor den zuvor erwähnten Prozessschritten zum Herstellen einer Schottky-Diode 310 eine Siliciumcarbidschicht, die eine höhere Dotiermittelkonzentration als das Driftgebiet 210 aufweist, epitaktisch gezüchtet werden. Diese Schicht ist unter idealen Bedingungen ungefähr so dick wie die Gräben 130 oder die in den folgenden Prozessschritten ausgebildeten Vertiefungen 120. Infolgedessen kann das Driftgebiet 210 bei der Bodenfläche 160 der Vertiefungen 120 oder Gräben 130 beginnen. In Kombination mit einer p-Implantation am Boden der Gräben 130 oder Vertiefungen 120 kann es möglich sein, die Mesas 140 bei sehr geringen Spannungen zu verarmen, um das Abschirmen der Schottky- oder Schottky-artigen Kontakten bei einer höheren elektrischen Feldstärke zu ermöglichen.
  • Darüber hinaus können untere Teile der Seitenwände der Mesas 140 oder der Vertiefungen 120 p-implantiert werden, um das Ausbilden der Verarmungsregion oder der Raumladeregion in den Gräben 130 oder den Vertiefungen 120 zu beschleunigen.
  • Darüber hinaus können die Mesas 140 mit einem konischen Querschnitt ausgebildet werden, wobei sie auf Ebene der Bodenfläche 160 schmäler als an der oberen Oberfläche 260 sind. In diesem Fall kann die Dotiermittelkonzentration innerhalb der Mesa 140 so konfiguriert sein, dass die Mesa homogen verarmt wird. Dies kann durch Einstellen der Dotiermittelkonzentrationsniveaus innerhalb der Mesa 140 erreicht werden, so dass die Dotiermittelkonzentration an Stellen, an denen die Mesa 140 breiter ist, geringer ist.
  • Mit Hilfe einer geeigneten Prozesslinie für das Herstellen der harten Maske zum Ätzen der Gräben 130 und dem nachfolgenden Ätzen der Gräben kann ein Winkel der Seitenwände 190 von mehr als 90° an der Bodenfläche 160 verwirklicht werden. In anderen Worten können die Mesas 140 konisch ausgebildet werden, indem ihre Breiten oberhalb der Bodenfläche hin zur oberen Oberfläche 260 reduziert werden. Durch Verwendung einer n-Implantation in den Mesas 140 oder durch Einstellen der Dotiermittelkonzentration der Siliciumcarbidschicht als eine Funktion ihrer Dicke, wie oben beschrieben, kann das Dotiermittelniveau der Mesas 140 entsprechend eingestellt werden. Infolgedessen kann es möglich sein, die Mesas 140 entlang ihrer Gesamthöhe gleichzeitig abzuschnüren.
  • Die Dotierung der Mesas 140 kann auch durch eine Seitenwandimplantation anstelle von der Verwendung epitaktischen Wachstums verwendet werden. Beispielsweise können durch Implantieren des Halbleitermaterials der Mesas 140 in einem Winkel, der nicht 0° ist mit Bezug auf die Richtung 150, die Seitenwände 190 der Mesas 140 implantiert oder dotiert werden. Aufgrund der Gegenwart von Mesas 140 in der Umgebung, kann eine Beschattung benachbarter Mesas auftreten. Infolgedessen kann ein Teil der Mesa 140 auf Ebene der Bodenfläche schließlich nicht implantiert oder dotiert sein. Infolgedessen kann es möglich sein, verschieden hohe Barrieren für die elektrischen Schottky- oder Schottky-artigen Kontakte entlang der Höhe der Mesa 140 zu implementieren, beispielsweise durch Verwendung einer n-Implementation. Durch die Verwendung von mehreren Implementationsvorgängen in verschiedenen Winkeln, kann eine Reihe von Regionen mit unterschiedlich hohen Barrieren umgesetzt werden. Durch N Implantationsprozesse können daher zu (N + 1) verschiedenen Regionen führen. Es kann daher möglich sein, das Abschnüren der Mesas 140 besser zu steuern, beispielsweise wenn nicht nur die Dosis und der Winkel der Implantation, sondern auch die verwendete Energie variiert wird, beispielsweise im Rahmen einer p-Implantation.
  • Wie zuvor beschrieben kann die Barriere an der oberen Oberfläche 260 der Mesa durch Dotieren oder Implantation reduziert werden. Hier kann dasselbe Material für die Schottky-Barriere auf der oberen Oberfläche 260 und entlang der Seitenwände 190 in der Vertiefung 120 oder dem Graben 130 verwendet werden.
  • Weitere Prozessvariationen umfassen beispielsweise die zuvor erwähnte thermische Oxidation der Seitenwände 190, die verwendet werden kann, um ein dickeres Oxid für den Schutz der Seitenwände 190 während der Implantation des Grabenbodens zu schaffen, wie oben beschrieben.
  • In anderen Worten zeigt 3 eine schematische Darstellung einer dreidimensionalen Schottky-Diode, die die Möglichkeit bietet, die Fläche des elektrischen Schottky- oder Schottky-artigen Kontakts unabhängig von einer Breite der Schottky-Region zu vergrößern. Dies kann ein Senken der Kosten und des Formfaktors dieser Vorrichtungen ermöglichen. Darüber hinaus kann es möglich sein, das Abschirmen der Schottky-Diode in einem Blockadebetriebsmodus zu verstärken. In einer Ausführungsform kann daher eine monolithische Integration einer dreidimensionalen Siliciumcarbid-Schottky-Diode 310 innerhalb eines aktiven Siliciumcarbidschalters oder einer ähnlichen Struktur erlauben. Die dritte Dimension oder – in anderen Worten – die Seitenwände 190 können verwendet werden, um die Fläche für den elektrischen Schottky- oder Schottky-artigen Kontakt zu vergrößern.
  • 4 zeigt eine Querschnittsansicht einer Basis für eine Simulation des elektrischen Verhaltens einer Halbleitervorrichtung 100 gemäß einer Ausführungsform. Um genauer zu sein zeigt 4 eine Vertiefung 120 in Form eines Grabens 130 und einer Mesa 140. Die Vertiefung 120 umfasst eine elektrisch leitende Struktur 180, die einen elektrischen Schottky- oder Schottky-artigen Kontakt 185 mit dem in der Mesa 140 umfassten Halbleitermaterial ausbildet. Der elektrische Schottky- oder Schottky-artige Kontakt 185 erstreckt sich nicht bis zur Bodenfläche 160 der Vertiefung 120. Die Vertiefung 120 kann beispielsweise auf einer durch eine gestrichelte Linie in 4 angedeutete Ebene 350 eine elektrisch isolierende Struktur 300 an der Seitenwand 190 der Mesa 140 oder der Vertiefung 120 umfassen, was jedoch in 4 nicht gezeigt ist.
  • Die Bodenebene 160 weist zudem auf eine Grenze einer Schicht des für die Mesa 140 verwendeten Halbleitermaterials hin. Innerhalb der Mesa 140 umfasst das Halbleitermaterial (z. B. Siliciumcarbid, SiC) die erste Dotiermittelkonzentration. Beginnend bei der Bodenfläche 160 und sich entlang der Richtung 150 weiter in das Substrat 110 hinein erstreckend ist eine weitere dotierte Region 250 mit einer dritten Dotiermittelkonzentration, die höher als die erste Dotiermittelkonzentration in der Mesa 140 ist, implementiert. Die weitere dotierte Region 250 erstreckt sich weiter entlang der Richtung 150 in das Substrat 110 als eine dotierte Region 230 mit dem entgegengesetzten Leitfähigkeitstyp als das Halbleitermaterial in der Mesa 140, wobei die weitere dotierte Region 250 und ein Driftgebiet 210, das der weiteren dotierten Region 250 folgt, auf einer Ebene 360 beginnen. Die Dotiermittelkonzentration der weiteren dotierten Region 250 (dritte Dotiermittelkonzentration) ist auch höher als eine Dotiermittelkonzentration des Halbleitermaterials des Driftgebiets 210 (zweite Dotiermittelkonzentration). Infolgedessen wirkt die weitere dotierte Region 250 erneut als eine Stromstreuungsstruktur, die einen gleichmäßiger verteilten Stromfluss im niedriger dotierten Driftgebiet 210 ermöglicht. Dies kann einen Spannungsabfall über das Driftgebiet 210 in dem in Durchlassrichtung vorgespannten Betriebszustand der Halbleitervorrichtung 100 reduzieren
  • Die dotierte Region 230 mit dem entgegengesetzten Leitfähigkeitstyp als das Halbleitermaterial der Mesa 140, die weitere dotierte Region 250 und das Driftgebiet 210 erstrecken sich in eine Projektion der Mesa 140 unterhalb der Bodenfläche 160. Infolgedessen kann es möglich sein, die Mesa 140 in dem in Sperrrichtung vorgespannten Zustand einfacher abzuschnüren.
  • 5 zeigt ein Resultat einer numerischen Simulation mit Bezug auf die absoluten Werte der elektrischen Felder innerhalb der Mesa 140 und der weiteren Bestandteile der in 4 gezeigten Halbleitervorrichtung 100 bei einer Spannung von 650 V, die in dem in Sperrrichtung vorgespannten Zustand angelegt wurde. 5 veranschaulicht, dass in dem in Sperrrichtung vorgespannten Zustand die elektrischen Felder entlang der Seitenwände 190 der Vertiefung 120 oder des Grabens 130 im Wesentlichen konstant sind. Es kann daher möglich sein, ein Material mit einer niedrigeren Schottky- oder Schottky-artigen Barriere entlang der Seitenwände 190 der Vertiefung 120 zu verwenden.
  • Nachfolgend werden weitere Beispiele einer Implementation eines elektrischen Schottky- oder Schottky-artigen Kontakts für einen Sperrschicht-Feldeffekttransistor (JFET) und einen vertikalen Feldeffekttransistor (MOJFET = Metall-Oxid-Halbleiter-Feldeffekttransistor) gezeigt. Diese Implementationen sowie die oben gezeigte Schottky-Diode 310 können basierend auf Siliciumcarbid (SiC) implementiert werden, können aber auch basierend auf anderen Halbleitermaterialien und Substraten implementiert werden.
  • 6 zeigt eine Querschnittsansicht einer weiteren Halbleitervorrichtung 100 gemäß einer Ausführungsform in Form eines Sperrschicht-Feldeffekttransistors 400 (JFET), der zumindest teilweise auf einem Substrat 110 angeordnet ist. Der JFET 400 umfasst eine Vertiefung 120, die beispielsweise als Graben ausgeführt sein kann. Die Vertiefung 120 bildet eine Mesa 140 aus, die sich entlang einer Richtung 150 in das Substrat 110 hinein zu einer Bodenfläche 160 der Vertiefung hin erstreckt. Die Mesa 140 umfasst ein Halbleitermaterial eines ersten Leitfähigkeitstyps, beispielsweise ein n-dotiertes Halbleitermaterial. Das Halbleitermaterial kann im Wesentlichen ein beliebiges Halbleitermaterial sein, obwohl der Fokus der nachfolgenden Beschreibung auf Siliciumcarbid (SiC) liegen wird. Dies ist jedoch nur ein Beispiel eines möglichen Halbleitermaterials.
  • Der JFET 400 umfasst zudem eine elektrisch leitende Struktur 180, die zumindest teilweise entlang einer Seitenwand 190 der Mesa 140 angeordnet ist. Die elektrisch leitende Struktur 180 bildet, wie zuvor ausgeführt, einen elektrischen Schottky- oder Schottky-artigen Kontakt 185 mit dem Halbleitermaterial der Mesa 140 aus.
  • Der JFET umfasst zudem eine dotierte Region 230 eines zweiten Leitfähigkeitstyps, die zumindest teilweise zu der Bodenfläche 160 der Vertiefung 120 entlang einer Projektion in das Substrat 110 der Richtung 150 folgend angeordnet ist, so dass die Mesa 140 für Ladungsträger, die die dotierte Region 230 meiden, zugänglich ist. In der in 6 gezeigten Ausführungsform ist die dotierte Region 230 von einem hochgradig p-dotierten Siliciumcarbidhalbleitermaterial (p+) ausgebildet. Die in diesem Beispiel gezeigte dotierte Region 230 erstreckt sich nicht in eine Projektion der Mesa 140 in das Substrat 110 entlang der Richtung 150. Dies kann jedoch in anderen Ausführungsformen der Fall sein.
  • Der JFET umfasst zudem einen Drainkontakt 410, der als Metallkontakt auf einer durch ein hochgradig n-dotiertes Halbleitermaterial ausgebildeten Gegenelektrode ausgebildet ist, die gegebenenfalls als Teil des Substrats bereitgestellt sein kann. Auf der Oberseite der Gegenelektrode 280 kann ein Driftgebiet 210 implementiert sein, das Teil des Substrats 110 sein kann oder eine auf dem Substrat gezüchtete epitaktische Schicht sein kann.
  • Das Driftgebiet 210 umfasst das Halbleitermaterial des ersten Leitfähigkeitstyps. In der in 6 gezeigten Ausführungsform ist das Driftgebiet 210 ein leicht n-dotiertes Halbleitermaterial (n–). Das Driftgebiet 210 ist entlang der Richtung 150 in das Substrat 110 zwischen dem Drainkontakt 410 und der elektrisch leitenden Struktur 180 angeordnet.
  • Der JFET 100 umfasst zudem eine Sourceregion 429, die mit der elektrisch leitenden Struktur 180 gekoppelt ist und das Halbleitermaterial des ersten Leitfähigkeitstyps umfasst. Hier ist es ein hochgradig n-dotiertes Halbleitermaterial. Die Sourceregion 420 ist vom Driftgebiet 210 durch eine Halbleiterregion 430 eines zweiten Leitfähigkeitstyps, die zumindest teilweise von der dotierten Region 230 ausgebildet wird, abgegrenzt. Die Halbleiterregion 430 wird auch als Körper des JFET 400 bezeichnet.
  • In der in 6 gezeigten Ausführungsform wird die die Sourceregion 420 vom Driftgebiet 210 abgrenzende Halbleiterregion 430 durch ein hochgradig p-dotiertes Halbleitermaterial (p+) ausgebildet, das mit der dotierten Region identisch sein oder die dotierte Region 230 umfassen kann. Natürlich kann die Halbleiterregion 430 auch verschiedene Dotiermittelniveaus umfassen. In diesem Fall kann die dotierte Region 230 schließlich eine andere Dotiermittelkonzentration umfassen.
  • Der JFET umfasst zudem eine Gate-Stapel-Anordnung 440, die eine erste Schicht des ersten Leitfähigkeitstyps, eine zweite Schicht 460 des zweiten Leitfähigkeitstyps und einen Gate-Kontakt 470 umfasst. Die zweite Schicht 460, die hier als eine hochgradig p-dotierte Schicht implementiert ist während die erste Schicht als leicht n-dotierte Schicht (n–) implementiert ist, ist zwischen der ersten Schicht 450 und dem Gate-Kontakt 470 angeordnet. Jedoch kann in anderen Ausführungsformen die Dotiermittelkonzentration und die Dicke so gewählt werden, dass die gewünschte Abschnürspannung implementiert ist. Die erste Schicht 450 steht in elektrischem Kontakt mit der Sourceregion 420 und der Sourceregion 430 des zweiten Leitfähigkeitstyps.
  • Die Mesa 140 bildet entlang der elektrisch leitenden Struktur 180 eine Schottky-Diode oder eine Schottky-artige Diode 310 aus, die gegebenenfalls die wie oben in Bezug auf 1 bis 5 beschriebenen Dotiermittelkonzentrationen umfasst.
  • In Betrieb kann sich in der ersten Schicht 450 der Gate-Stapel-Anordnung 440 ein Kanal bilden, der durch eine an den Gate-Kontakt 470 angelegte Spannung steuerbar ist. Abhängig von der an den Gate-Kontakt 470 angelegten Steuerspannung kann der sich in der ersten Schicht 450 ausbildende Kanal durch Schaffung einer Verarmungszone am p-n-Übergang zwischen der ersten und der zweiten Schicht 450, 460 gesteuert werden. Der Kanal kann durch Anlegen einer geeigneten Spannung an den Gate-Kontakt 470 sogar vollständig abgeschnürt werden.
  • In anderen Worten kann ein dreidimensionaler Schottky- oder Schottky-artiger Kontakt 185 innerhalb eines Body-Diodenkontakts einer Halbleitervorrichtung 100 in Form eines JFET 400, wie in 6 gezeigt, integriert werden. Es wird auch angemerkt, dass 6 eine schematischere Ansicht eines JFET 400 gemäß einer Ausführungsform zeigt. Beim Implementieren der Vorrichtung basierend auf Siliciumcarbid wird der JFET 400 auch als ein SiC JFET bezeichnet. Die elektrisch leitende Struktur 180 kann den elektrischen Kontakt für die Sourceregion 430 und die hier als Schottky-Diode 310 ausgebildete Body-Diode ausbilden. Er kann, wie zuvor erwähnt, durch einen Metallkontakt ausgebildet sein, aber kann auch, wie oben erwähnt, andere Materialien umfassen. In wiederum anderen Worten zeigt 6 eine schematische Darstellung eines Siliciumcarbid-JFET mit einer monolithischen Integration einer dreidimensionalen Siliciumcarbid-Schottky-Diode 310.
  • 7 zeigt eine schematische Querschnittsansicht eines SiC-Graben-MOJFET mit einer monolithischen Integration einer dreidimensionalen Siliciumcarbid-Schottky-Diode 310. Um es anders auszurücken, 7 zeigt eine andere Halbleitervorrichtung 100 nach einer Ausführungsform in Form eines vertikalen Feldeffekttransistors (FET) 500. Der FET umfasst wiederum eine Vertiefung 120, die eine Mesa 140 ausbildet, welche sich entlang einer Richtung 150 in das Substrat 110 zu einer Bodenfläche 160 der Vertiefung 120 erstreckt. Die Mesa 140 umfasst wiederum ein Halbleitermaterial eines ersten Leitfähigkeitstyps.
  • Die Vertiefung 120 kann gegebenenfalls wieder durch einen Graben ausgebildet sein, aber kann auch durch Züchten einer epitaktischen Schicht auf einer Oberfläche eines Substrats 110 ausgebildet sein und die Vertiefung 120, die die Mesa 140 ausbildet, erzeugen. In der in 7 abgebildeten Ausführungsform wurde der zweite Ansatz verwendet.
  • Der FET 500 gemäß einer weiteren Ausführungsform umfasst zudem eine elektrisch leitende Struktur 180, die zumindest teilweise entlang einer Seitenwand 190 der Mesa 140, wie zu vor erwähnt, angeordnet ist. Die elektrisch leitende Struktur 180 bildet einen elektrischen Schottky- oder Schottky-artigen Kontakt 185 mit dem Halbleitermaterial der Mesa 140 aus. Wieder umfasst die Halbleitervorrichtung 100 in Form eines FET 500 eine dotierte Region 230 eines zweiten Leitfähigkeitstyps (hochgradig p-dotiertes Halbleitermaterial in der in 7 gezeigten Ausführungsform), die zumindest teilweise zu der Bodenfläche 160 der Vertiefung 120 entlang einer Projektion in das Substrat 110 entlang der Richtung 150 benachbart angeordnet ist, so dass die Mesa 140 für Ladungsträger, die die dotierte Region 230 meiden, zugänglich ist. Hier wiederum erstrecken sich die dotierten Regionen 230 nicht in die Projektion der Mesa 140 in das Substrat 110. Jedoch können sich in anderen Ausführungsformen die dotierten Regionen in die zuvor erwähnte Projektion der Mesa 140 erstrecken.
  • Ähnlich zum Drainkontakt 410 umfasst der FET 500 auch auf einer Rückseite 220 des Substrats 110 einen Drainkontakt 510, der durch ein Metall ausgebildet werden kann, um nur eine Alternative zu nennen. Der Drainkontakt 510 ist wiederum auf der Gegenelektrode 280 angeordnet, die wiederum durch ein hochgradig n-dotiertes Halbleitermaterial (n+) ausgebildet wird.
  • Der FET 500 umfasst zudem ein das Halbleitermaterial des ersten Leitfähigkeitstyps umfassendes Driftgebiet 210. Im in 7 gezeigten Beispiel ist es als leicht n-dotierte Schicht implementiert. Das Driftgebiet 210 ist entlang der Richtung 150 in das Substrat 110 zwischen dem Drainkontakt 510 und der elektrisch leitenden Struktur 180 angeordnet.
  • Der FET 500 umfasst zudem eine elektrisch mit der elektrisch leitenden Struktur 185 gekoppelte Sourceregion 520. Sie umfasst das Halbleitermaterial des ersten Leitfähigkeitstyps. Hier ist sie als hochgradig n-dotierte Region implementiert. Der FET 500 umfasst zudem eine das Halbleitermaterial des zweiten Leitfähigkeitstyps umfassende Bodyregion 530. Die Bodyregion 530, die auch nur als Body bezeichnet werden kann, ist hier als leicht p-dotierte Region implementiert. Sie ist entlang der Richtung 150 in das Substrat 110 zwischen der Sourceregion 520 und dem Driftgebiet 210 angeordnet.
  • Darüber hinaus umfasst der FET 500 einen Gate-Kontakt 540, der in einem sich in das Substrat 110 erstreckenden Graben 550 angeordnet ist. Der Gate-Kontakt 540 ist durch einen Isolierfilm 560, der zumindest teilweise eine Seitenwand 570 und einen Boden 580 des Grabens 550 bedeckt, elektrisch von der Sourceregion 520, der Bodyregion 540 und dem Driftgebiet 210 getrennt. Die Sourceregion 520 ist einer Richtung, die zu der Richtung 150 in das Substrat 110 senkrecht ist, zwischen dem Graben 550 und der dotierten Region 230 angeordnet. Die Kanalregion 530 ist zumindest teilweise in einer Richtung, die zu der Richtung 150 in das Substrat 110 senkrecht ist, zwischen dem Graben 550 und der dotierten Region 230 angeordnet.
  • Die Mesa 140 bildet wiederum zusammen mit dem elektrisch leitenden Material 180 die Schottky-Diode 310 aus. Daher zeigt 7 einen SiC-Graben-MOJFET 500 mit einer monolithischen Integration einer dreidimensionalen SiC-Schottky-Diode 310. Wie im Kontext von 6 beschrieben, kann die elektrisch leitende Struktur 185 als Metallkontakt für die Source- und die Body-Diode implementiert sein.
  • Auch im Falle des FET 500 gemäß einer Ausführungsform können die zuvor beschriebenen die Schottky-Diode 310 betreffenden Dotiermittelkonzentrationen, wie im Kontext der 1 bis 5 dargelegt, implementiert sein.
  • Vorrichtungen können eine Vielzahl von den oben erwähnten und beschreibenen Strukturen und Schaltkreiselementen umfassen, wie in parallel geschaltet sein können, abhängig von den gewünschten Strömen und anderen Parametern. Beispielsweise kann eine solche Vorrichtung eine Vielzahl von Gräben 130, Vertiefungen 120 und Mesas 140 umfassen, die parallel geschaltet sein können. Jedoch kann auch eine Serienschaltung oder komplexere Schaltungen implementiert werden. Darüber hinaus kann eine solche Vorrichtung einen Abschluss (z. B. eine JTE, eine Übergangs-Abschluss-Verlängerung) umfassen.
  • Die Beschreibung und die Zeichnungen veranschaulichen lediglich die Grundlagen der Ausführungsformen. Es versteht sich daher, dass Fachleute auf dem Gebiet der Erfindung in der Lage sein werden, verschiedene Anordnungen zu entwerfen, die, obwohl hierin nicht explizit beschrieben oder gezeigt, die Grundlagen der Erfindung verkörpern und in ihrem Wesen und Schutzumfang umfasst sind. Darüber hinaus verstehen sich sämtliche hierin zitierten Beispiele grundsätzlich ausdrücklich zu pädagogischen zwecken, um dem Leser beim Verstehen der Grundlagen der Erfindung und der Konzepte, die von dem/den Erfinder(n) beigetragen wurden, um die Technik voranzubringen, und sollen als ohne Einschränkung auf solche spezifisch zitierten Beispiele und Bedingungen konstruiert sein. Darüber hinaus sollen sich alle Aussagen hierin, die Grundlagen, Aspekte und Ausführungsformen der Erfindung, sowie spezifische Beispiele davon zitieren, als auch Äquivalente davon einschließend verstehen.
  • Funktionsblöcke, die als „Mittel zum ...” (Durchführen einer bestimmten Funktion) bezeichnet werden, sollen sich als Funktionsblöcke verstehen, die Schaltkreise umfassen, die zum Durchführen einer bestimmten Funktion adaptiert wurden bzw. eine bestimmte Funktion durchführen. Somit kann ein „Mittel für etwas” auch verstanden werden als ein „Mittel, das für etwas adaptiert oder geeignet ist”. Ein Mittel, das zum Durchführen einer bestimmten Funktion adaptiert wurde, bedeutet somit nicht, dass ein solches Mittel notwendigerweise besagte Funktion durchführen muss (zu einem bestimmten Zeitpunkt).
  • Die hierin beschriebenen Verfahren, beispielsweise die Herstellungsprozesse, können als Software oder mit der Hilfe von Software, beispielsweise wie einem Computerprogramm, implementiert werden. Die Sub-Prozesse können durch so ein Programm ausgeführt werden, beispielsweise durch Schreiben in einen Speicherort. Ähnlich kann das Lesen oder Empfangen von Daten durch lesen aus demselben oder einem anderen Speicherort durchgeführt werden. Ein Speicherort kann ein Register oder ein anderer Speicher einer geeigneten Hardware sein. Die Funktionen der in den Fig. gezeigten verschiedenen Elementen, einschließlich sämtlicher als „Mittel”, „Mittel zum Ausbilden”, „Mittel zum Bestimmen” etc. bezeichneter Funktionsblöcke, können durch die Verwendung der bestimmten Hardware, wie etwa „einem Former”, „einem Bestimmer” etc. sowie Hardware, die in der Lage ist, Software auszuführen, in Kombination mit einer geeigneten Software bereitgestellt sein. Wenn sie durch einen Prozessor bereitgestellt werden, können die Funktionen von einem einzelnen fest zugeordneten Prozessor, von einem einzelnen geteilten Prozessor oder von einer Vielzahl individueller Prozessoren, wovon manche geteilt sein können, bereitgestellt werden. Darüber hinaus sollte die ausdrückliche Verwendung des Begriffs „Prozessor” oder „Controller” nicht als sich ausschließlich auf Hardware, die in der Lage ist, Software auszuführen, beziehend konstruiert werden und kann implizit, ohne darauf beschränkt zu sein, digitale Signalprozessor-(DSP-)Hardware, Netzwerkprozessoren, anwendungsspezifische integrierte Schaltkreise (ASIC), Feld programmierbare Gatter-Anordnungen (FPGA), Nur-Lese-Speicher (ROM) zum Speichern von Software, Speicher mit direktem Zugriff (RAM) und nichtflüchtige Speicher umfassen. Ähnlich sind sämtliche in den Fig. gezeigte Schalter konzeptuell. Ihre Funktion kann durch den Betrieb von Programmlogik, durch zweckbestimmte Logik, durch die Interaktion von Programmsteuerung und zweckbestimmter Logik durchgeführt werden, wobei die bestimmte Technik vom Implementierenden ausgewählt werden kann, wie aus dem Kontext noch detaillierter hervorgeht.
  • Darüber hinaus werden hiermit die nachfolgenden Patentansprüche in die detaillierte Beschreibung integriert, wobei jeder Patentanspruch als separate Ausführungsform für sich allein stehen kann. Während jeder Patentanspruch für sich allein als eine separate Ausführungsform stehen kann, wird angemerkt dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – können andere Ausführungsformen auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand eines anderen abhängigen Anspruchs umfassen. Solche Kombinationen werden hierin vorgeschlagen, sofern nicht angeführt ist, dass eine bestimmte Kombination nicht vorgesehen ist. Darüber hinaus wird vorgesehen, dass auch Merkmale eines Anspruchs bei einem anderen unabhängigen Anspruch umfasst sein sollen, auch wenn dieser Anspruch nicht direkt von dem unabhängigen Anspruch abhängig gemacht wird.
  • Es wird zudem angemerkt, dass die in der Beschreibung oder den Patentansprüchen offenbarten Verfahren von einer Vorrichtung, die über die Mittel zum Durchführen jedes der entsprechenden Schritte dieser Verfahren verfügt, implementiert werden kann.
  • Zudem versteht sich, dass die Offenbarung der in der Beschreibung oder den Patentansprüchen offenbarten zahlreichen Schritte oder Funktionen nicht als in einer bestimmten Reihenfolge konstruiert werden soll. Daher wird die Offenbarung zahlreicher Schritte oder Funktionen diese nicht auf eine bestimmte Reihenfolge beschränken, außer diese Schritte oder Funktionen sind aus technischen Gründen nicht austauschbar.
  • Darüber hinaus kann in manchen Ausführungsformen ein einziger Schritt mehrere Unterschritte umfassen oder in diese aufgeteilt sein. Solche Unterschritte können umfasst sein und Teil der Offenbarung dieses einzelnen Schritts sein, sofern nicht ausdrücklich ausgeschlossen.

Claims (21)

  1. Halbleitervorrichtung (100), die zumindest teilweise in oder auf einem Substrat (110) angeordnet ist, wobei die Halbleitervorrichtung umfasst: eine Vertiefung (120), die eine Mesa (140) ausbildet, wobei sich die Mesa entlang einer Richtung in das Substrat (110) zu einer Bodenfläche (160) der Vertiefung (120) erstreckt, wobei die Mesa (140) ein Halbleitermaterial eines ersten Leitfähigkeitstyps umfasst, wobei das Halbleitermaterial der Mesa (140) zumindest lokal eine erste Dotiermittelkonzentration umfasst, die sich nicht weiter als bis zur Bodenfläche (160) in das Substrat erstreckt; und eine elektrisch leitende Struktur (180), die zumindest teilweise entlang einer Seitenwand der Mesa (140) angeordnet ist, wobei die elektrisch leitende Struktur (180) einen elektrischen Schottky- oder Schottky-artigen Kontakt mit dem Halbleitermaterial der Mesa (140) ausbildet, wobei das Substrat (110), das das Halbleitermaterial des ersten Leitfähigkeitstyps umfasst, zumindest lokal eine sich von der ersten Dotiermittelkonzentration unterscheidende zweite Dotiermittelkonzentration umfasst, die sich entlang einer Projektion (200) der Mesa (140) in das Substrat (110) erstreckt.
  2. Halbleitervorrichtung (100) nach Anspruch 1, wobei die erste Dotiermittelkonzentration höher als die zweite Dotiermittelkonzentration ist.
  3. Halbleitervorrichtung (100) nach Anspruch 1 oder 2, wobei das die zweite Dotiermittelkonzentration umfassende Halbleitermaterial Teil eines Driftgebiets für Ladungsträger ist.
  4. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 3, wobei das die zweite Dotiermittelkonzentration umfassende Halbleitermaterial zum Halbleitermaterial der Mesa (140) mit der ersten Dotiermittelkonzentration benachbart angeordnet ist.
  5. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 4, wobei die Halbleitervorrichtung zudem eine dotierte Region eines zweiten Leitfähigkeitstyps, die zumindest teilweise zur Bodenfläche (160) der Vertiefung (120) entlang einer Projektion (200) der Vertiefung (120) in das Substrat (110) angeordnet ist, umfasst, so dass die Mesa (140) für Ladungsträger, die die dotierte Region meiden, zugänglich ist.
  6. Halbleitervorrichtung (100) nach Anspruch 5, wobei die dotierte Region sich in eine Projektion (200) der Mesa (140) in das Substrat (110) erstreckt.
  7. Halbleitervorrichtung (100) nach Anspruch 5 oder 6, wobei die Halbleitervorrichtung zudem eine weitere dotierte Region des ersten Leitfähigkeitstyps umfasst, die entlang einer Projektion (200) der Mesa (140) in das Substrat (110) und in einer Richtung, die zur benachbart zur dotierten Region liegenden Projektion (200) senkrecht ist, angeordnet ist.
  8. Halbleitervorrichtung (100) nach Anspruch 7, wobei die weitere dotierte Region eine dritte Dotiermittelkonzentration umfasst, wobei die dritte Dotiermittelkonzentration größer als die erste Dotiermittelkonzentration und die zweite Dotiermittelkonzentration ist.
  9. Halbleitervorrichtung (100) nach Anspruch 7 oder 8, wobei die weitere dotierte Region sich weiter in das Substrat (110) als die dotierte Region des zweiten Leitfähigkeitstyps und unter die dotierte Region des zweiten Leitfähigkeitstyps erstreckt.
  10. Halbleitervorrichtung (100) nach einem der Ansprüche 5 bis 9, wobei die Vertiefung (120) eine auf der Bodenfläche (160) der Vertiefung (120) angeordnete elektrische Kontaktstruktur umfasst, die dazu konfiguriert ist, die dotierte Region des zweiten Leitfähigkeitstyps elektrisch mit der elektrisch leitenden Struktur (180) zu koppeln.
  11. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 10, wobei die Vertiefung (120) eine elektrisch isolierende Struktur, die teilweise entlang der Seitenwand der Vertiefung (120) an der Bodenfläche (160) angeordnet ist, umfasst.
  12. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 11, wobei die Mesa (140) eine obere Oberfläche umfasst, wobei die elektrisch leitende Struktur (180) zudem auf der Oberseite der oberen Oberfläche der Mesa (140) angeordnet ist und einen oberen Teil des elektrischen Schottky- oder Schottky-artigen Kontakts mit dem Halbleitermaterial der Mesa (140) ausbildet und wobei die an der Seitenwand der Mesa (140) angeordnete elektrisch leitende Struktur (180) einen unteren Teil des elektrischen Schottky- oder Schottky-artigen Kontakts ausbildet.
  13. Halbleitervorrichtung (100) nach Anspruch 12, wobei der elektrische Schottky- oder Schottky-artige Kontakt dazu konfiguriert ist, diodenartige Merkmale mit einer Schwellenspannung in einem in Durchlassrichtung vorgespannten Zustand zu umfassen, wobei der obere Teil des elektrischen Schottky- oder Schottky-artigen Kontakts ein diodenartiges Merkmal mit einer niedrigeren Schwellenspannung als der untere Teil des elektrischen Schottky- oder Schottky-artigen Kontakts umfasst.
  14. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 13, wobei die Mesa (140) eine Höhe entlang einer Richtung in das Substrat (110) und eine Breite, die zu der Richtung in das Substrat (110) senkrecht ist, umfasst, und wobei die Höhe zumindest gleich der Breite ist.
  15. Halbleitervorrichtung (100) nach einem der Ansprüche 5 bis 14, wobei die Halbleitervorrichtung so konfiguriert ist, dass eine elektrische Feldstärke entlang der Seitenwand der Mesa (140) in einem in Sperrrichtung vorgespannten Zustand des elektrischen Schottky- oder Schottky-artigen Kontakts entlang eines Abschnitts der Seitenwand, der zumindest 50% der Höhe entlang einer Richtung in das Substrat (110) der Seitenwand umfasst, im Wesentlichen konstant ist.
  16. Halbleitervorrichtung (100) nach einem der Ansprüche 5 bis 15, wobei der elektrische Schottky- oder Schottky-artige Kontakt eine charakteristische elektrische Sperrfeldspannung in einem in Sperrrichtung vorgespannten Zustand umfasst, wobei die Halbleitervorrichtung dazu konfiguriert ist, eine Verarmung von Ladungsträgern in einem Bereich entlang einer Projektion (200) der Mesa (140) in das Substrat (110) zu verursachen, so dass, wenn eine Abschnürspannung im Bereich von 5 V bis 50 V an die elektrisch leitende Struktur (180) und eine Gegenelektrode angelegt wird, so dass sich der elektrische Schottky- oder Schottky-artige Kontakt in einem in Sperrrichtung vorgespannten Zustand befindet, die charakteristische elektrische Sperrfeldstärke am elektrischen Schottky- oder Schottky-artigen Kontakt nicht überschritten wird.
  17. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 16, wobei das Halbleitermaterial ein Siliciumcarbid (SiC) ist.
  18. Halbleitervorrichtung (100) nach Anspruch 17, wobei die Seitenwand zumindest zu einer aus einer (1120)-Ebene und einer (1100)-Ebene parallel ist.
  19. Halbleitervorrichtung (100) nach einem der Ansprüche 5 bis 18, wobei ein elektrisches Feld an der Seitenwand bei einer normalen Betriebsspannung höchstens 30% eines maximalen elektrischen Feldes unterhalb der Bodenfläche (160) beträgt.
  20. Sperrschicht-Feldeffekttransistor (400) zumindest teilweise in oder auf einem Substrat (110) angeordnet, wobei der Sperrschicht-Feldeffekttransistor umfasst: eine Vertiefung (120), die eine Mesa (140) ausbildet, wobei sich die Mesa (140) entlang einer Richtung in das Substrat (110) zu einer Bodenfläche (160) der Vertiefung (120) erstreckt, die Mesa ein Halbleitermaterial eines ersten Leitfähigkeitstyps umfasst; eine elektrisch leitende Struktur (180), die zumindest teilweise entlang einer Seitenwand der Mesa (140) angeordnet ist, wobei die elektrisch leitende Struktur (180) einen elektrischen Schottky- oder Schottky-artigen Kontakt mit dem Halbleitermaterial der Mesa (140) ausbildet; eine dotierte Region eines zweiten Leitfähigkeitstyps, die zumindest teilweise zur Bodenfläche (160) der Vertiefung (120) entlang einer Projektion (200) in das Substrat (110) angeordnet ist, so dass die Mesa (140) für Ladungsträger, die die dotierte Region meiden, zugänglich ist; einen Drainkontakt; ein das Halbleitermaterial des ersten Leitfähigkeitstyps umfassendes Driftgebiet, wobei das Driftgebiet entlang der Richtung in das Substrat (110) zwischen dem Drainkontakt und der elektrisch leitenden Struktur (180) angeordnet ist; eine elektrisch mit der elektrisch leitenden Struktur (180) gekoppelte Sourceregion, die das Halbleitermaterial des ersten Leitfähigkeitstyps umfasst, wobei die Sourceregion vom Driftgebiet durch eine Halbleiterregion des zweiten Leitfähigkeitstyps, die zumindest teilweise von der dotierten Region ausgebildet wird, abgegrenzt ist; und eine Gate-Stapel-Anordnung, die eine erste Schicht des ersten Leitfähigkeitstyps, eine zweite Schicht des zweiten Leitfähigkeitstyps und einen Gate-Kontakt umfasst, wobei die zweite Schicht zwischen der ersten Schicht und dem Gate-Kontakt angeordnet ist, wobei die erste Schicht mit der Sourceregion und der Halbleiterregion des zweiten Leitfähigkeitstyps in Kontakt steht.
  21. Vertikaler Feldeffekttransistor zumindest teilweise in oder auf einem Substrat (110) angeordnet, wobei der vertikale Feldeffekttransistor umfasst: eine Vertiefung (120), die eine Mesa (140) ausbildet, wobei sich die Mesa (140) entlang einer Richtung in das Substrat (110) zu einer Bodenfläche (160) der Vertiefung (120) erstreckt, wobei die Mesa (140) ein Halbleitermaterial eines ersten Leitfähigkeitstyps umfasst; eine elektrisch leitende Struktur (180), die zumindest teilweise entlang einer Seitenwand der Mesa (140) angeordnet ist, wobei die elektrisch leitende Struktur (180) mit dem Halbleitermaterial der Mesa (140) einen elektrischen Schottky- oder Schottky-artigen Kontakt ausbildet; eine dotierte Region eines zweiten Leitfähigkeitstyps, die zumindest teilweise zur Bodenfläche (160) der Vertiefung (120) entlang einer Projektion (200) in das Substrat (110) benachbart angeordnet ist, so dass die Mesa (140) für Ladungsträger, die die dotierte Region meiden, zugänglich ist; einen Drainkontakt; ein das Halbleitermaterial des ersten Leitfähigkeitstyps umfassendes Driftgebiet, wobei das Driftgebiet entlang der Richtung in das Substrat (110) zwischen dem Drainkontakt und der elektrisch leitenden Struktur (180) angeordnet ist; eine elektrisch mit der elektrisch leitenden Struktur (180) gekoppelte Sourceregion, die das Halbleitermaterial des ersten Leitfähigkeitstyps umfasst; eine das Halbleitermaterial des zweiten Leitfähigkeitstyps umfassende Bodyregion, die entlang der Richtung in das Substrat (110) zwischen der Sourceregion und dem Driftgebiet angeordnet ist; und einen Gate-Kontakt, der in einem sich in das Substrat (110) erstreckenden Graben angeordnet ist, wobei der Gate-Kontakt von der Sourceregion, der Bodyregion und dem Driftgebiet durch einen Isolierfilm, der eine Seitenwand und einen Boden des Grabens zumindest teilweise bedeckt, elektrisch isoliert ist, wobei die Sourceregion in einer Richtung, die zu der Richtung in das Substrat (110) senkrecht ist, zwischen dem Graben und der dotierten Region angeordnet ist; und wobei die Bodyregion zumindest teilweise in der Richtung, die zu der Richtung in das Substrat senkrecht ist, zwischen dem Graben und der dotierten Region angeordnet ist.
DE102014113130.4A 2013-09-11 2014-09-11 Halbleitervorrichtung, Sperrschicht-Feldeffekttransistor und vertikaler Feldeffekttransistor Pending DE102014113130A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/023,819 US9029974B2 (en) 2013-09-11 2013-09-11 Semiconductor device, junction field effect transistor and vertical field effect transistor
US14/023,819 2013-09-11

Publications (1)

Publication Number Publication Date
DE102014113130A1 true DE102014113130A1 (de) 2015-03-12

Family

ID=52478719

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014113130.4A Pending DE102014113130A1 (de) 2013-09-11 2014-09-11 Halbleitervorrichtung, Sperrschicht-Feldeffekttransistor und vertikaler Feldeffekttransistor

Country Status (3)

Country Link
US (1) US9029974B2 (de)
CN (1) CN104425569B (de)
DE (1) DE102014113130A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626477B2 (en) 2018-05-07 2023-04-11 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas
US11742391B2 (en) 2018-02-22 2023-08-29 Infineon Technologies Ag Semiconductor component having a diode structure in a SiC semiconductor body

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6415946B2 (ja) * 2014-11-26 2018-10-31 株式会社東芝 半導体装置の製造方法及び半導体装置
ITUB20153251A1 (it) 2015-08-27 2017-02-27 St Microelectronics Srl Dispositivo a commutazione a semiconduttore ad ampia banda proibita con vasta area di giunzione schottky e relativo processo di fabbricazione
DE102015121566B4 (de) 2015-12-10 2021-12-09 Infineon Technologies Ag Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
KR101786668B1 (ko) * 2015-12-14 2017-10-18 현대자동차 주식회사 반도체 소자 및 그 제조 방법
DE102017100109A1 (de) * 2017-01-04 2018-07-05 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9954102B1 (en) 2017-04-20 2018-04-24 International Business Machines Corporation Vertical field effect transistor with abrupt extensions at a bottom source/drain structure
US11183583B2 (en) 2020-04-25 2021-11-23 International Business Machines Corporation Vertical transport FET with bottom source and drain extensions
CN117116760A (zh) * 2023-10-19 2023-11-24 珠海格力电子元器件有限公司 碳化硅器件的制作方法和碳化硅器件

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667477B2 (ja) * 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
US5262669A (en) * 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6362495B1 (en) * 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
JP4160752B2 (ja) 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
JP2001257367A (ja) * 2000-03-10 2001-09-21 Toshiba Corp ショットキーバリアダイオード
DE10161139B4 (de) 2001-12-12 2004-07-15 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schottky-Diode für Rückwärtsbetrieb
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
JP2005191227A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置
DE102004059640A1 (de) * 2004-12-10 2006-06-22 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren zu deren Herstellung
JP2008536316A (ja) * 2005-04-06 2008-09-04 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタおよびその形成方法
US7696598B2 (en) * 2005-12-27 2010-04-13 Qspeed Semiconductor Inc. Ultrafast recovery diode
JP5351519B2 (ja) * 2005-12-27 2013-11-27 パワー・インテグレーションズ・インコーポレーテッド 高速回復整流器構造体の装置および方法
US7633119B2 (en) * 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US7602036B2 (en) * 2006-03-07 2009-10-13 International Rectifier Corporation Trench type Schottky rectifier with oxide mass in trench bottom
JP2008034572A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
US7772621B2 (en) * 2007-09-20 2010-08-10 Infineon Technologies Austria Ag Semiconductor device with structured current spread region and method
CN102456690B (zh) * 2010-10-22 2014-07-02 成都芯源系统有限公司 半导体器件及其制造方法
US8735968B2 (en) * 2010-12-28 2014-05-27 Monolithic Power Systems, Inc. Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing
US8431470B2 (en) * 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET
JP5881322B2 (ja) 2011-04-06 2016-03-09 ローム株式会社 半導体装置
CN102231386A (zh) * 2011-06-28 2011-11-02 上海宏力半导体制造有限公司 沟槽式场效应晶体管势垒肖特基器件及其制备方法
US20130001699A1 (en) * 2011-06-29 2013-01-03 Sinopower Semiconductor, Inc. Trench junction barrier schottky structure with enhanced contact area integrated with a mosfet
JP5562917B2 (ja) * 2011-09-16 2014-07-30 株式会社東芝 半導体装置及びその製造方法
JP5865016B2 (ja) 2011-10-31 2016-02-17 株式会社 日立パワーデバイス トレンチ型ショットキー接合型半導体装置及びその製造方法
DE102011087596A1 (de) * 2011-12-01 2013-06-06 Robert Bosch Gmbh Super Trench Schottky Barrier Schottkydiode
CN102945806B (zh) * 2012-09-27 2018-06-22 上海集成电路研发中心有限公司 集成肖特基二极管的mos器件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742391B2 (en) 2018-02-22 2023-08-29 Infineon Technologies Ag Semiconductor component having a diode structure in a SiC semiconductor body
US11626477B2 (en) 2018-05-07 2023-04-11 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas

Also Published As

Publication number Publication date
CN104425569A (zh) 2015-03-18
US20150069411A1 (en) 2015-03-12
CN104425569B (zh) 2018-02-23
US9029974B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
DE102014113130A1 (de) Halbleitervorrichtung, Sperrschicht-Feldeffekttransistor und vertikaler Feldeffekttransistor
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102011052731B4 (de) Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode
DE102017100109A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102014118766B4 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102014107325A1 (de) Halbleiterbauelement
DE102014117780A1 (de) Halbleiterbauelement mit einer Grabenelektrode
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102012209429A1 (de) Leistungshalbleiterbauelement mit hoher spannungsfestigkeit
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102015105718A1 (de) Halbleiterdiode
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102019108062A1 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102014115321A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102015103510A1 (de) JFET und Verfahren zu dessen Herstellung
DE102016107203A1 (de) Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication