JP2012049373A - 半導体装置の製造方法及び製造装置 - Google Patents
半導体装置の製造方法及び製造装置 Download PDFInfo
- Publication number
- JP2012049373A JP2012049373A JP2010190948A JP2010190948A JP2012049373A JP 2012049373 A JP2012049373 A JP 2012049373A JP 2010190948 A JP2010190948 A JP 2010190948A JP 2010190948 A JP2010190948 A JP 2010190948A JP 2012049373 A JP2012049373 A JP 2012049373A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- wafers
- semiconductor device
- order
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000012545 processing Methods 0.000 claims abstract description 205
- 235000012431 wafers Nutrition 0.000 claims abstract description 113
- 238000000034 method Methods 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 41
- 230000007246 mechanism Effects 0.000 claims description 37
- 238000005259 measurement Methods 0.000 claims description 4
- 238000010923 batch production Methods 0.000 claims 1
- 238000009826 distribution Methods 0.000 description 51
- 238000003860 storage Methods 0.000 description 20
- 230000008021 deposition Effects 0.000 description 18
- 238000003754 machining Methods 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32194—Quality prediction
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32198—Feedforward inspection data for calibration, manufacturing next stage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】半導体装置の製造方法において、複数のウェハ処理する第1の処理装置において、第1の処理オーダーで、複数のウェハに第1の処理を行い、第1の処理における複数のウェハ毎の処理量を求め、第1の処理の後に、複数のウェハ処理する第2の処理装置における第2の処理による複数のウェハ毎の処理量を求め、第1の処理による複数のウェハ毎の処理量と第2の処理による複数のウェハ毎の処理量から第1の処理オーダーとは異なる第2の処理オーダーを決定し、第2の処理装置において、第2の処理オーダーで、複数のウェハに第2の処理を行う。
【選択図】図2
Description
図1に、本実施形態の半導体装置の製造装置の構成を示す。図1に示すように、例えば1ロットを構成する25枚のウェハwを、それぞれ所定の処理位置(処理オーダー)に配置し、第1の処理を行う第1の処理装置であるバッチ成膜装置11A、第1の処理完了後、ウェハwの並び替えを行う処理オーダー変更機構であるウェハソータ12、複数のウェハwに対して、ウェハソータ12により入れ替えられた処理位置で第2の処理を行う第2の処理装置であるバッチ成膜装置11Bが設けられている。
本実施形態において、半導体装置の製造装置の構成は、第1の実施形態と同様であるが、第1の処理装置を枚葉成膜装置とする点で異なっている。
12、72…ウェハソータ
13、73…FOUP
14、74…膜厚測定器
15、75…記憶装置
16、76…演算機構
17、77…制御機構
71A…枚葉成膜装置
Claims (10)
- 複数のウェハ処理する第1の処理装置において、第1の処理オーダーで、前記複数のウェハに第1の処理を行い、
前記第1の処理における前記複数のウェハ毎の処理量を求め、
前記第1の処理の後に、前記複数のウェハ処理する第2の処理装置における第2の処理による前記複数のウェハ毎の処理量を求め、
前記第1の処理による前記複数のウェハ毎の処理量と前記第2の処理による前記複数のウェハ毎の処理量から第1の処理オーダーとは異なる第2の処理オーダーを決定し、
前記第2の処理装置において、前記第2の処理オーダーで、前記複数のウェハに第2の処理を行う、
ことを特徴とする半導体装置の製造方法。 - 前記第2の処理オーダーは、得られる半導体装置における所定の特性のバラツキが最小になるように決定されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1の処理及び前記第2の処理の少なくとも一方は複数のウェハを一括して処理する処理であり、一括処理を行う処理時の前記処理オーダーは前記複数のウェハの配置であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記第1の処理及び前記第2の処理の少なくとも一方は複数のウェハを1枚ずつ処理する枚葉処理であり、枚葉処理を行う処理時の前記処理オーダーは前記複数のウェハの処理順序であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記第1の処理及び前記第2の処理は同じ処理であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
- 前記複数のウェハ毎の前記第2の処理による処理量は、処理量の実測値、過去の測定値に基づく加工量の予測値より求められることを特徴とする請求項1乃至5のいずれかに記載の半導体装置の製造方法。
- 前記複数のウェハ毎の前記第1の処理による処理量は、処理量の実測値、過去の測定値に基づく加工量の予測値より求められることを特徴とする請求項1乃至6のいずれかに記載の半導体装置の製造方法。
- ウェハを収納するスロットを複数の備えるFOUP内のスロットの位置を変更し、ロット内のウェハの順序を変更することができる半導体装置の製造装置。
- 複数のウェハに第1の処理オーダーで第1の処理を行う第1の処理装置と、
前記第1の処理の後、前記複数のウェハに第2の処理オーダーで第2の処理を行う第2の処理装置と、
前記第1の処理における前記複数のウェハ毎の処理量を求める機構と、
前記第2の処理における前記複数のウェハ毎の処理量を求める機構と、
前記第1の処理による前記複数のウェハ毎の処理量と前記第2の処理による前記複数のウェハ毎の処理量から前記第2の処理オーダーを決定する機構と、
前記第1及び第2の処理装置、前記第1及び第2の処理におけるウェハ毎の処理量を求める機構及び前記第2の処理オーダーを決定する機構を制御する機構と、
を備えることを特徴とする半導体装置の製造装置。 - 前記複数のウェハの配置を、前記第1の処理オーダーから前記第2の処理オーダーに変更する機構をさらに有することを特徴とする請求項9に記載の半導体装置の製造装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010190948A JP5296025B2 (ja) | 2010-08-27 | 2010-08-27 | 半導体装置の製造方法及び製造装置 |
TW100129558A TWI472030B (zh) | 2010-08-27 | 2011-08-18 | 半導體裝置及其製造方法 |
US13/217,736 US8841205B2 (en) | 2010-08-27 | 2011-08-25 | Manufacturing method and apparatus for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010190948A JP5296025B2 (ja) | 2010-08-27 | 2010-08-27 | 半導体装置の製造方法及び製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049373A true JP2012049373A (ja) | 2012-03-08 |
JP5296025B2 JP5296025B2 (ja) | 2013-09-25 |
Family
ID=45697784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010190948A Expired - Fee Related JP5296025B2 (ja) | 2010-08-27 | 2010-08-27 | 半導体装置の製造方法及び製造装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8841205B2 (ja) |
JP (1) | JP5296025B2 (ja) |
TW (1) | TWI472030B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017122340A1 (ja) * | 2016-01-15 | 2017-07-20 | 三菱電機株式会社 | 計画生成装置、計画生成方法及び計画生成プログラム |
WO2021024911A1 (ja) * | 2019-08-02 | 2021-02-11 | 株式会社カネカ | 太陽電池の製膜方法および太陽電池の製膜システム |
JP2021019023A (ja) * | 2019-07-17 | 2021-02-15 | 東京エレクトロン株式会社 | 基板処理装置、情報処理装置、及び基板処理方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5853382B2 (ja) * | 2011-03-11 | 2016-02-09 | ソニー株式会社 | 半導体装置の製造方法、及び電子機器の製造方法 |
JP6144924B2 (ja) * | 2012-03-21 | 2017-06-07 | 株式会社日立国際電気 | 基板処理装置、メンテナンス方法及びプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005332894A (ja) * | 2004-05-18 | 2005-12-02 | Sony Corp | ウェーハプロセス装置及び半導体製造ライン |
JP2008077665A (ja) * | 2006-09-22 | 2008-04-03 | Samsung Electronics Co Ltd | 工程管理方法およびその方法を利用したシステム |
JP2010073921A (ja) * | 2008-09-19 | 2010-04-02 | Seiko Epson Corp | 加工装置、加工方法及び半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6949203B2 (en) * | 1999-12-28 | 2005-09-27 | Applied Materials, Inc. | System level in-situ integrated dielectric etch process particularly useful for copper dual damascene |
JP3987312B2 (ja) | 2001-08-31 | 2007-10-10 | 株式会社東芝 | 半導体装置の製造装置および製造方法ならびに半導体製造装置のクリーニング方法 |
US20070202610A1 (en) * | 2006-02-10 | 2007-08-30 | Chiang Tony P | Method and apparatus for combinatorially varying materials, unit process and process sequence |
US20080006650A1 (en) * | 2006-06-27 | 2008-01-10 | Applied Materials, Inc. | Method and apparatus for multi-chamber exhaust control |
JP2009076863A (ja) | 2007-08-27 | 2009-04-09 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2010
- 2010-08-27 JP JP2010190948A patent/JP5296025B2/ja not_active Expired - Fee Related
-
2011
- 2011-08-18 TW TW100129558A patent/TWI472030B/zh not_active IP Right Cessation
- 2011-08-25 US US13/217,736 patent/US8841205B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005332894A (ja) * | 2004-05-18 | 2005-12-02 | Sony Corp | ウェーハプロセス装置及び半導体製造ライン |
JP2008077665A (ja) * | 2006-09-22 | 2008-04-03 | Samsung Electronics Co Ltd | 工程管理方法およびその方法を利用したシステム |
JP2010073921A (ja) * | 2008-09-19 | 2010-04-02 | Seiko Epson Corp | 加工装置、加工方法及び半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017122340A1 (ja) * | 2016-01-15 | 2017-07-20 | 三菱電機株式会社 | 計画生成装置、計画生成方法及び計画生成プログラム |
JPWO2017122340A1 (ja) * | 2016-01-15 | 2018-06-14 | 三菱電機株式会社 | 計画生成装置、計画生成方法及び計画生成プログラム |
US10901401B2 (en) | 2016-01-15 | 2021-01-26 | Mitsubishi Electric Corporation | Plan generation apparatus, method and computer readable medium for multi-process production of intermediate product |
JP2021019023A (ja) * | 2019-07-17 | 2021-02-15 | 東京エレクトロン株式会社 | 基板処理装置、情報処理装置、及び基板処理方法 |
JP7224254B2 (ja) | 2019-07-17 | 2023-02-17 | 東京エレクトロン株式会社 | 基板処理装置、情報処理装置、及び基板処理方法 |
WO2021024911A1 (ja) * | 2019-08-02 | 2021-02-11 | 株式会社カネカ | 太陽電池の製膜方法および太陽電池の製膜システム |
Also Published As
Publication number | Publication date |
---|---|
JP5296025B2 (ja) | 2013-09-25 |
TW201232775A (en) | 2012-08-01 |
TWI472030B (zh) | 2015-02-01 |
US20120052600A1 (en) | 2012-03-01 |
US8841205B2 (en) | 2014-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8352062B2 (en) | Advanced process control for gate profile control | |
US6593748B1 (en) | Process integration of electrical thickness measurement of gate oxide and tunnel oxides by corona discharge technique | |
US9076641B2 (en) | Ultra-low resistivity contacts | |
JP5296025B2 (ja) | 半導体装置の製造方法及び製造装置 | |
US20130110276A1 (en) | Multi-factor advanced process control method and system for integrated circuit fabrication | |
US20020103563A1 (en) | Method of manufacturing a semiconductor device and manufacturing system | |
US20110124134A1 (en) | End-cut first approach for critical dimension control | |
JP2010041051A (ja) | 金属ゲート構造への多層/多入力/多出力(mlmimo)モデルの使用方法 | |
US10886155B2 (en) | Optical stack deposition and on-board metrology | |
JP2004119753A (ja) | エッチング処理装置およびエッチング処理方法 | |
KR20180052770A (ko) | 오버레이 에러 정정 | |
CN104730858A (zh) | 采用反馈控制改善晶圆图案化的均匀性 | |
JP5264801B2 (ja) | イオン注入プロセスの制御方法及びそのシステム | |
JP2023052020A (ja) | 半導体製造装置の管理システム及びその方法 | |
US8735181B2 (en) | Manufacturing system for semiconductor device capable of controlling variation in electrical property of element in wafer surface and method for manufacturing the semiconductor device | |
US10664638B1 (en) | Measuring complex structures in semiconductor fabrication | |
US20220165593A1 (en) | Feedforward control of multi-layer stacks during device fabrication | |
US9082660B2 (en) | Method of controlling threshold voltage and method of fabricating semiconductor device | |
CN101711428B (zh) | 通过增进的蚀刻控制策略来图案化形成的晶体管上方的受不同应力层的技术 | |
CN101459048B (zh) | 获得刻蚀工艺试片线宽的方法及刻蚀方法 | |
US20130045609A1 (en) | Method for making a semiconductor device by laser irradiation | |
US9786674B2 (en) | Discrete storage element formation for thin-film storage device | |
US11515200B2 (en) | Selective tungsten deposition within trench structures | |
US20090228132A1 (en) | Method and apparatus for controlling stressed layer gate proximity | |
KR20070069982A (ko) | 포토레지스트 패턴의 임계치수 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130612 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5296025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |