JPS59121966A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59121966A JPS59121966A JP22899682A JP22899682A JPS59121966A JP S59121966 A JPS59121966 A JP S59121966A JP 22899682 A JP22899682 A JP 22899682A JP 22899682 A JP22899682 A JP 22899682A JP S59121966 A JPS59121966 A JP S59121966A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- insulating film
- contact
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005259 measurement Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に半導体集積
回路の半導体素子の製造方法に関する。
回路の半導体素子の製造方法に関する。
従来、半導体集積回路に抵抗素子を形成するためには次
の二つの方法が一般的に用いられてし）る。
の二つの方法が一般的に用いられてし）る。
第１の方法では、−導電型の単結晶シリコン基板上に反
対導電型の拡散領域を設けて、その上を絶縁膜で覆った
のち拡散領域の両端部上の絶縁膜に２つの１Ｌ部（コン
タクトスルーホールけ、このコンタクトスルーホール部
を導体層で覆い、前記単結晶シリコン基板と拡散領域と
の内領域に逆バイアスをかけて単結晶シリコン基板に拡
散抵抗を形成する。
対導電型の拡散領域を設けて、その上を絶縁膜で覆った
のち拡散領域の両端部上の絶縁膜に２つの１Ｌ部（コン
タクトスルーホールけ、このコンタクトスルーホール部
を導体層で覆い、前記単結晶シリコン基板と拡散領域と
の内領域に逆バイアスをかけて単結晶シリコン基板に拡
散抵抗を形成する。
第２の方法では、第１の絶縁膜上にイオン注入等の方法
により，−導電型の不純物を加えた多結晶シリコン膜を
形成したのち、その上部を第２の絶縁膜で覆ったのち２
つのコンタクトスルーホールを設け、このコンタクトス
ルーホール上を導体層で覆い抵抗を形成する。
により，−導電型の不純物を加えた多結晶シリコン膜を
形成したのち、その上部を第２の絶縁膜で覆ったのち２
つのコンタクトスルーホールを設け、このコンタクトス
ルーホール上を導体層で覆い抵抗を形成する。
上記方法のうち多結晶シリコン膜を用いる方法では、抵
抗値のばらつきを押えた精度良いものを作ることができ
ないという欠点がある。従って。
抗値のばらつきを押えた精度良いものを作ることができ
ないという欠点がある。従って。
通常ばらつきの少い精度の良い抵抗を作るためには、単
結晶シリコン基板を用いた不純物拡散方法が用いられる
。
結晶シリコン基板を用いた不純物拡散方法が用いられる
。
第１図（ａ）〜（Ｃ）は従来の単結晶シリコン基板を用
いた拡散抵抗の製造方法を説明するための断面図、第２
図は第１図（ｃ）の上面図である。
いた拡散抵抗の製造方法を説明するための断面図、第２
図は第１図（ｃ）の上面図である。
第１図（ａ）に示すように、Ｎ型半導体基板１表面にホ
ウ素等のＰ型不純物をイオン注入してＰ型の拡散抵抗領
域２を形成したのち、その表面を絶縁膜３で覆う。
ウ素等のＰ型不純物をイオン注入してＰ型の拡散抵抗領
域２を形成したのち、その表面を絶縁膜３で覆う。
次に、第１図（ｂ）に示すように２つのコンタクトスル
ーホール４を拡散抵抗領域２上の絶縁膜３に設ける。
ーホール４を拡散抵抗領域２上の絶縁膜３に設ける。
次に、第１図（Ｃ）に示すようにコンタクトスルーホー
ル４上に導体配線層５を形成し抵抗素子を完成させる。
ル４上に導体配線層５を形成し抵抗素子を完成させる。
しかしながら、この様に形成された拡散抵抗でも、Ｐ型
の拡散抵抗領域２のシート抵抗のコントロール及び抵抗
のエツチングによる寸法のばらつき等により設計値から
はずれる場合が生じ品質が低下するという欠点がある。
の拡散抵抗領域２のシート抵抗のコントロール及び抵抗
のエツチングによる寸法のばらつき等により設計値から
はずれる場合が生じ品質が低下するという欠点がある。
本発明の目的は、上記欠点を除去し１品質の向上した抵
抗素子を有する半導体装置の製造方法を提供することに
ある。
抗素子を有する半導体装置の製造方法を提供することに
ある。
本発明の半導体装置の製造方法は、−導電型半導体基板
上に少くとも一つの抵抗領域を形成する工程と、前記−
導電型半導体基板上に第１の絶縁膜を形成し前記抵抗領
域上の第１の絶縁膜に複数個の開孔部を設ける工程と、
前記複数個の開孔部にオーミック接触体を形成し前記抵
抗領域の層抵抗を測定する工程と、前記−導電型半導体
基板上に第２の絶縁膜を設は前記測定により最適抵抗値
として選択されたオーミック接触体上の前記第２の絶縁
膜に開孔部を設ける工程と、前記開孔部に導電層を形成
し接続を行う工程とを含んで構成される。
上に少くとも一つの抵抗領域を形成する工程と、前記−
導電型半導体基板上に第１の絶縁膜を形成し前記抵抗領
域上の第１の絶縁膜に複数個の開孔部を設ける工程と、
前記複数個の開孔部にオーミック接触体を形成し前記抵
抗領域の層抵抗を測定する工程と、前記−導電型半導体
基板上に第２の絶縁膜を設は前記測定により最適抵抗値
として選択されたオーミック接触体上の前記第２の絶縁
膜に開孔部を設ける工程と、前記開孔部に導電層を形成
し接続を行う工程とを含んで構成される。
次に本発明を図面を参照して詳細に説明する。
第３図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための断面図、第４図は第３図（ｄ）の上面図である
。第３図（ａ）に示すように％Ｎ型半導体基板１表面に
１つのＰ型の拡散抵抗領域２を形成したのち、その表面
を第１の絶縁膜１３で覆う。
るための断面図、第４図は第３図（ｄ）の上面図である
。第３図（ａ）に示すように％Ｎ型半導体基板１表面に
１つのＰ型の拡散抵抗領域２を形成したのち、その表面
を第１の絶縁膜１３で覆う。
次に、第３図（ｂ）に示すように、複数のコンタクトス
ルーホール４を拡散抵抗領域２上の第１の絶縁膜１３に
設ける。
ルーホール４を拡散抵抗領域２上の第１の絶縁膜１３に
設ける。
次に、第３図（Ｃ）に示すように複数のコンタクトスル
ーホール４部にオーミック接触体１５を設けて拡散抵抗
領域２の層抵抗を測定する。
ーホール４部にオーミック接触体１５を設けて拡散抵抗
領域２の層抵抗を測定する。
次に、第３図（ｄ）に示すようにＮ型半導体基板１上に
第２の絶縁膜１６を設け、前記測定により最適抵抗値と
して選択されたオーミック接触体上の第２の絶縁膜１６
にコンタクトスルーホール１７を設けたのち、このコン
タクトスルーホール１７上に導電層１８を形成し抵抗素
子を完成させる。
第２の絶縁膜１６を設け、前記測定により最適抵抗値と
して選択されたオーミック接触体上の第２の絶縁膜１６
にコンタクトスルーホール１７を設けたのち、このコン
タクトスルーホール１７上に導電層１８を形成し抵抗素
子を完成させる。
この様に抵抗素子は、第３図（Ｃ）に示すように、複数
のオーミック接触体を用いて測定されたのち完成される
。もし抵抗値が低い場合は、第３図（ｄ）に示すように
導電層１８に接続されるオーミック接触体の長さを長く
することにより補正したのち完成される。従って、抵抗
素子の抵抗値は最も設計値に近いものとなる。
のオーミック接触体を用いて測定されたのち完成される
。もし抵抗値が低い場合は、第３図（ｄ）に示すように
導電層１８に接続されるオーミック接触体の長さを長く
することにより補正したのち完成される。従って、抵抗
素子の抵抗値は最も設計値に近いものとなる。
第５図（ａ）〜（Ｃ）は本発明の第２の実施例を説明す
るための上面図である。
るための上面図である。
第５図ｆａ）に示すように、Ｎ型半導体基板１の表面に
２つのＰ型の拡散抵抗領域２，２′を設ける。
２つのＰ型の拡散抵抗領域２，２′を設ける。
次に、第５図（ｂ）に示すように、このＮ型半導体基板
１上に第１の絶縁膜１３を設けたのち、拡散抵抗領域上
の第１の絶縁膜１３に複数個のコンタクトスルーホール
４を設け、このコンタクトスルーホール部にオーミック
接触体１５を設ける。次で、拡散抵抗領域２，２の層抵
抗を測定する。
１上に第１の絶縁膜１３を設けたのち、拡散抵抗領域上
の第１の絶縁膜１３に複数個のコンタクトスルーホール
４を設け、このコンタクトスルーホール部にオーミック
接触体１５を設ける。次で、拡散抵抗領域２，２の層抵
抗を測定する。
次に、第５図（Ｃ）に示すように、Ｎ型半導体基板ｌ上
に第２の絶縁膜１６を設は前記測定により最適抵抗値と
して選択されたオーミック接触体上の第２の絶縁膜１６
にコンタクトスルーホール１７を設けたのち、このコン
タクトスルーホール１７上に導電層１８を形成し抵抗素
子を完成させる。
に第２の絶縁膜１６を設は前記測定により最適抵抗値と
して選択されたオーミック接触体上の第２の絶縁膜１６
にコンタクトスルーホール１７を設けたのち、このコン
タクトスルーホール１７上に導電層１８を形成し抵抗素
子を完成させる。
この様にして形成される素子抵抗は、２つの拡散抵抗領
域とこれに接続する複数のコンタクトポールとから選択
形成されるためにその抵抗値はより設計値の範囲内に入
る確率が高まる。
域とこれに接続する複数のコンタクトポールとから選択
形成されるためにその抵抗値はより設計値の範囲内に入
る確率が高まる。
上記二つの実施例では、Ｎ型半導体基板ＫＰ型の拡散抵
抗領域を設けた場合について説明したが、Ｐ型半導体基
板上にＮ型拡散抵抗領域を設けてもよく、この場合もそ
の効果は変らない。
抗領域を設けた場合について説明したが、Ｐ型半導体基
板上にＮ型拡散抵抗領域を設けてもよく、この場合もそ
の効果は変らない。
以上詳細に説明したように、本発明によれば、製造プロ
セスに起因する層抵抗のばらつきを最終的に補正でき、
品質の向上した抵抗素子を有する半導体装置の製造方法
が得られるのでその効果は太きい。
セスに起因する層抵抗のばらつきを最終的に補正でき、
品質の向上した抵抗素子を有する半導体装置の製造方法
が得られるのでその効果は太きい。
第１図（ａ）〜（Ｃ）は従来の単結晶シリコン基板を用
いた拡散抵抗の製造方法を説明するための半導体装置の
断面図、第２図は第１図（Ｃ）の上面図、第３図（ａ）
〜（ｄ）は本発明の第１の実施例を説明するための断面
図、第４図は第３図（ｄ）の上面図、第５図（ａ）〜（
Ｃ）は本発明の第２の実施例を説明するための上面図で
ある。 １・・・・・・Ｎ型半導体基板、２，２′・・・・・・
拡散抵抗領域、３・・・・・・絶縁膜、４・・・・・・
コンタクトスル−ホール、５・・・・・・導体配線層、
１３・・・・・・第１の絶縁膜。 １５・・・・・・オーミック接触体、１６・・・・・・
第２の絶縁膜、１７・・・・・・コンタクトスルーホー
ル、１８・・・・・・導電層。
いた拡散抵抗の製造方法を説明するための半導体装置の
断面図、第２図は第１図（Ｃ）の上面図、第３図（ａ）
〜（ｄ）は本発明の第１の実施例を説明するための断面
図、第４図は第３図（ｄ）の上面図、第５図（ａ）〜（
Ｃ）は本発明の第２の実施例を説明するための上面図で
ある。 １・・・・・・Ｎ型半導体基板、２，２′・・・・・・
拡散抵抗領域、３・・・・・・絶縁膜、４・・・・・・
コンタクトスル−ホール、５・・・・・・導体配線層、
１３・・・・・・第１の絶縁膜。 １５・・・・・・オーミック接触体、１６・・・・・・
第２の絶縁膜、１７・・・・・・コンタクトスルーホー
ル、１８・・・・・・導電層。
Claims (1)
- 一導電型半導体基板上に少くとも一つの抵抗領域を形成
する工程と、前記−導電型半導体基板上に第１の絶縁膜
を形成し前記抵抗領域上の第１の絶縁膜に複数個の開孔
部を設ける工程と、前記複数個の開孔部にオーミック接
触体を形成し前記抵抗領域の層抵抗を測定する工程と、
前記−導電型半導体基板上に第２の絶縁膜を設は前記測
定により最適抵抗値として選択されたオーミック接触体
上の前記第２の絶縁膜に開孔部を設ける工程と、前記開
孔部に導電層を形成し接続を行う工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22899682A JPS59121966A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22899682A JPS59121966A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59121966A true JPS59121966A (ja) | 1984-07-14 |
Family
ID=16885121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22899682A Pending JPS59121966A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121966A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090283860A1 (en) * | 2008-05-13 | 2009-11-19 | Stmicroelectronics, Inc. | High precision semiconductor chip and a method to construct the semiconductor chip |
-
1982
- 1982-12-28 JP JP22899682A patent/JPS59121966A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090283860A1 (en) * | 2008-05-13 | 2009-11-19 | Stmicroelectronics, Inc. | High precision semiconductor chip and a method to construct the semiconductor chip |
| US8338192B2 (en) * | 2008-05-13 | 2012-12-25 | Stmicroelectronics, Inc. | High precision semiconductor chip and a method to construct the semiconductor chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8242580B2 (en) | Semiconductor device | |
| US4197632A (en) | Semiconductor device | |
| US5759887A (en) | Semiconductor device and a method of manufacturing a semiconductor device | |
| US4670731A (en) | Semiconductor temperature sensor | |
| EP0150307B1 (en) | Resistor structure for transistor having polysilicon base contacts | |
| JPS59121966A (ja) | 半導体装置の製造方法 | |
| JPH06204408A (ja) | 半導体装置用拡散抵抗 | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| KR100365878B1 (ko) | 반도체 집적 회로 장치 | |
| KR910007104B1 (ko) | 반도체장치 | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPH04257272A (ja) | 半導体歪センサおよびその製造方法 | |
| JP3417482B2 (ja) | 半導体装置の製造方法 | |
| JP3116356B2 (ja) | 半導体装置 | |
| JPS6241422B2 (ja) | ||
| JP2527044B2 (ja) | 集積回路装置用組込抵抗の製造方法 | |
| JPS58147145A (ja) | 半導体装置 | |
| JPH06341913A (ja) | 集積化半導体圧力センサ | |
| JPS6148957A (ja) | Ｍｏｓキヤパシタの製造方法 | |
| JPH10256267A (ja) | 半導体集積回路装置 | |
| JPH05243497A (ja) | 半導体装置 | |
| JPS5844761A (ja) | 半導体装置の製造方法 | |
| JPH0917952A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0312459B2 (ja) | ||
| JPH0466101B2 (ja) |