JP3116356B2

JP3116356B2 - 半導体装置

Info

Publication number: JP3116356B2
Application number: JP02017121A
Authority: JP
Inventors: 吉夫会田; 宏紀保積; 善夫植木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-01-26
Filing date: 1990-01-26
Publication date: 2000-12-11
Anticipated expiration: 2015-12-11
Also published as: JPH03222355A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、多結晶半導体膜による抵抗素子を有した半
導体装置に関する。

〔発明の概要〕

本発明は、半導体基体にウォッシュドエミッタ構造の
バイポーラトランジスタと抵抗素子を有する半導体装置
であって、バイポーラトランジスタのエミッタ取り出し
電極と抵抗素子を同じ多結晶半導体膜で形成し、抵抗素
子の両端に形成されるコンタクト部直下に対応する多結
晶半導体膜を下地の絶縁膜の開口を通して半導体基体中
の該基体と反対導電形の拡散層に接するように構成する
ことにより、抵抗素子のコンタクト抵抗の改善を図り、
微細化を可能にし、ウォッシュドエミッタ構造のバイポ
ーラトランジスタと抵抗素子の整合性を図って高集積
化、小型化及び構造プロセスの簡単化を可能にしたもの
である。

〔従来の技術〕

LSI（大規模集積回路）等の半導体装置においては、
その抵抗素子として多結晶シリコン膜を用いた抵抗素子
が用いられてきている。第10図は従来の多結晶シリコン
抵抗素子を示すもので、シリコン基板（１）の主面に形
成したSiO₂等の絶縁膜（２）上に多結晶シリコン膜
（３）を被着形成した後、この多結晶シリコン膜（３）
に所望の不純物例えばBF₂をイオン注入法等により注入
し、多結晶シリコン膜（３）を図示のように所定形状に
パターンニングする。そして多結晶シリコン膜（３）上
に覆うようにSiO₂等の絶縁膜（４）を形成したのち、不
純物の多結晶シリコン膜（３）中への拡散を行う。しか
る後、コンタクトホールを形成し、夫々のコンタクトホ
ールを通して例えばAl電極（５）及び（６）を多結晶シ
リコン膜（３）の両端に接続することによって、多結晶
シリコン抵抗素子（７）が構成される。

〔発明が解決しようとする課題〕

上述の絶縁膜（２）上に形成された多結晶シリコン抵
抗素子（７）においては、その多結晶シリコン膜（３）
のシート抵抗ρｓが不純物としてBF₂ ⁺を用いた場合、第
２図の曲線（Ｉ）で示すように、グレンパウダリーにイ
オンがトラップされ伝導に寄与しない無効キャリアの率
が高いために、単結晶シリコンのシート抵抗ρｓ（曲線
（II）参照）に比べて高い値を示す。また、多結晶シリ
コン膜（３）のシート抵抗ρｓは、不純物量を増加して
も多結晶シリコン膜厚、拡散条件等により、ある限界値
以下に低下させることが無理である。このため、多結晶
シリコン抵抗素子（７）におけるコンタクト抵抗Rc（即
ち多結晶シリコン膜（３）とAl電極（５）（６）とのコ
ンタクト抵抗）は、単結晶シリコン中に形成した拡散層
による抵抗素子（所謂拡散抵抗素子）に比べてどうして
も高い値となってしまう。また、このコンタクト抵抗が
大きいことにより、抵抗値の絶対精度に与える影響も大
きい。

そこで、コンタクトホールの面積を大きくする等の対
策によりコンタクト抵抗の改善を図っているが、素子の
微細化には不適であった。

本発明は、上述の点に鑑み、微細化を可能にしながら
多結晶半導体膜による抵抗素子のコンタクト抵抗を改善
すると共に、ウォッシュドエミッタ構造のバイポーラト
ランジスタと抵抗素子の整合性を図って高集積化、小型
化及び製造プロセスの簡単化を可能にした半導体装置を
提供するものである。

〔課題を解決するための手段〕

本発明は、半導体基体にウォッシュドエミッタ構造の
バイポーラトランジスタと抵抗素子を有する半導体装置
であって、バイポーラトランジスタのエミッタ電極と抵
抗素子を同じ多結晶半導体膜で形成し、抵抗素子の両端
に形成されるコンタクト部直下に対応する多結晶半導体
膜を下地の絶縁膜の開口を通して半導体基体中の該基体
と反対導電形の拡散層に接するように構成する。

〔作用〕通常コンタクト抵抗Rcは（但し、Ｗはコンタクトホール幅、ρｓはシート抵抗）
で示される。

本発明に係る抵抗素子においては、その両端に形成さ
れるコンタクト部直下に対応する多結晶半導体膜が下地
の絶縁膜の開口を通して半導体基体中の拡散層に接する
ように構成されるので、コンタクト部の半導体側のシー
ト抵抗ρ_ｓとしては、多結晶半導体膜と拡散層の複合体
のシート抵抗となり第２図の曲線（III）で示すように
多結晶半導体単体に比して低い値となり、その結果、例
えばAl電極とのコンタクト抵抗R_cが低減する。この場
合、コンタクトホールの面積に関係なくコンタクト抵抗
が低減されるので、抵抗素子の微細化が可能となる。

また、ウォッシュドエミッタ構造のバイポーラトラン
ジスタのエミッタ取り出し電極と抵抗素子とが同じ多結
晶半導体膜にて形成されるので、ウォッシュドエミッタ
構造のバイポーラトランジスタと抵抗素子の整合性が図
られ、半導体装置の高集積化、小型化が可能になり、か
つ製造プロセスの簡単化が図れる。

〔実施例〕

第１図を用いて本発明に係る多結晶シリコン抵抗素子
を有する半導体装置の一例を、その製造と共に説明す
る。

本例においては、先ず第１図Ａに示すように、第１導
電形の単結晶シリコン基板（エピタキシャル層も含む）
（11）の主面上に例えばSiO₂等の絶縁層（12）を被着形
成する。

次に、第１図Ｂに示すように、爾後形成されるべき多
結晶シリコン抵抗素子のコンタクト部に対応する部分の
絶縁膜（12）に基板（11）が臨む開口（13）及び（14）
を形成する。

次に、第１図Ｃに示すように、開口（13）及び（14）
を含んで絶縁膜（12）上の全面に多結晶シリコン膜（1
5）を被着形成した後、多結晶シリコン膜（15）（即ち
少くとも抵抗素子本体及びコンタクト部に対応する部
分）に第２導電形の不純物（16）、例えば基板（11）が
ｎ形であればｐ形不純物であるBF₂ ⁺,B⁺,基板（11）がｐ
形であればｎ形不純物であるp⁺,As⁺等を例えばイオン注
入により導入する。

この多結晶シリコン膜（15）は、図示せざるも、他の
素子形成領域においてエミッタ形成用の開口に多結晶シ
リコン膜を形成し、この多結晶シリコン膜からの不純物
拡散でエミッタ領域を形成すると共に、該不純物ドープ
多結晶シリコン膜をエミッタ取出し電極とする所謂ポリ
シリコン・ウォッシュドエミッタ構造のバイポーラトラ
ンジスタを形成する際の多結晶シリコン膜と、同時に形
成する。但し、多結晶シリコン膜に対する不純物の導入
は、抵抗素子側と、バイポーラトランジスタのエミッタ
側では導電形が異なるので、夫々マスクを介して選択的
に不純物の導入を行う。

次に、第１図Ｄに示すように、抵抗体の形状に多結晶
シリコン膜（15）をパターニングして後、第１図Ｅに示
すように、多結晶シリコン膜（15）を覆うようにSiO₂等
の絶縁膜（17）を被着形成し、拡散処理して第２導電形
不純物の多結晶シリコン膜（15）中への拡散を行う。こ
のとき、同時にコンタクト部においてはその不純物拡散
が絶縁膜（12）の開口（13）及び（14）を通して単結晶
シリコン基板（11）中へも拡散し、コンタクト部に対応
する多結晶シリコン膜（15）に接する第２導電形の拡散
層（18）及び（19）が形成される。その後、絶縁膜（1
7）にコンタクトホールを形成し、コンタクトホールを
通じて多結晶シリコン膜（15）の両端に接続するAl電極
（20）及び（21）を形成してコンタクト部直下に多結晶
シリコン膜（15）と接する単結晶シリコンの拡散層（1
8）及び（19）を有する多結晶シリコン抵抗素子（22）
を形成し、この多結晶シリコン抵抗素子（22）とポリシ
リコンウォッシュドエミッタ構造のバイポーラトランジ
スタが形成された半導体装置を得る。

上述の多結晶シリコン抵抗素子（22）によれば、Al電
極（20）及び（21）とのコンタクト部直下に多結晶シリ
コン膜（15）と接する単結晶シリコンによる拡散層（1
8）及び（19）を形成することにより、コンタクト部で
のシート抵抗ρｓは多結晶シリコン膜（15）と拡散層
（18）又は（19）の複合体のシート抵抗となり低減す
る。即ち、第２図の曲線（III）で示すように単結晶シ
リコンのシート抵抗を示す曲線（II）に近くなる。
（尚、第２図においては1000Å厚の多結晶シリコン膜に
BF₂ ⁺を60keVでイオン注入した場合である。）その結
果、コンタクトホールの面積を大きくすることなく抵抗
素子（22）のコンタクト抵抗Rcを低減することができ
る。そして、コンタクトホールの面積に関係なくコンタ
クトの抵抗の低減が図れるため、抵抗素子（22）の微細
化が可能となる。さらに製法上もポリシリコン・ウォッ
シュドエミッタの製造プロセスとの整合性が得られ、半
導体装置の製造プロセスを簡単化できる。

この半導体装置では、抵抗素子（22）の微細化、ポリ
シリコン・ウォッシュドエミッタの製造プロセスとの整
合化により、高集積化、小型化が可能になる。

尚、上例では、多結晶シリコン膜（15）にイオン注入
した不純物の多結晶シリコン膜中への拡散と同時に拡散
層（18）及び（19）を形成したが、第１図Ｂの工程の後
にコンタクト部に対応する部分に先に拡散層（18）及び
（19）を形成して置き、その後、第１図Ｃ以下の工程を
経て、第１図Ｅに示す抵抗素子（22）を形成するように
しても良い。

前述のLSIにおいては、外部からの帯電による静電破
壊を防止するために、回路上、外部ピンに直接接続され
る入力、出力端子（所謂ボンディッグパッド）に対して
夫々すべて保護素子を設けている。具体的には、第４図
に示すように内部回路（31）とその入力、出力端子（ボ
ンディングパッド）（32）間に正負保護ダイオード
（D₁）（D₂）と保護抵抗Ｒの組合せを接続した構造とな
っている。しかし、近年の素子の微細化、浅い接合化に
伴い内部回路（31）の静電強度の弱化により、ますます
静電保護回路の重要度が増しているが、必然的にその占
有面積の増大が問題となる。特に、保護抵抗Ｒに関して
は単体強度を確保する為にコンタクト部を大きく取る上
に、拡散抵抗素子の場合、島領域が必要となるので面積
が増大する。

第３図は、上述の改善策の実施例を示す。本実施例
は、保護素子のうち保護抵抗を多結晶シリコン抵抗とす
ることにより占有面積の低減化を図るものであり、図は
バイポーラトランジスタのポリシリコン・ウォシュドエ
ミッタ構造におけるエミッタ取出し電極の多結晶シリコ
ンと同時形成した例である。

即ち、第３図Ａに示すように、通常の工程に伴い第１
導電形例えばｐ形のシリコン基板（34）の主面にｎ形コ
レクタ埋込み層（35）、素子分離用p⁺層（36）を形成し
た後、ｎ形のエピタキシャル層（37）を形成する。次い
で選択酸化によりフィールド絶縁膜（38）を形成し、こ
のフィールド絶縁膜（38）とp⁺層（36）により素子分離
領域（39）を形成した後、エピタキシャル層によるｎ形
コンタクト領域（41）にｐ形ベース領域（42）を形成す
る。

次に、第３図Ｂに示すように、表面全面にSiO₂等の絶
縁膜（43）を形成し、エミッタ取出し電極及びコレクタ
取出し電極を形成するべき位置に開口（44）及び（45）
を形成した後、全面にCVD（化学気相成長）法にて多結
晶シリコン膜（46）を被着形成する。次いでこの多結晶
シリコン膜（46）にイオン注入によってｎ形不純物例え
ばAs⁺（47）を導入する。

次に、第３図Ｃに示すように、熱処理し多結晶シリコ
ン膜（46）からの不純物拡散でｎ形エミッタ領域（所謂
ウォッシュドエミッタ領域）（48）を形成すると共に、
ｎ形コレクタ取出領域（49）を形成する。しかる後、n⁺
多結晶シリコン膜（46）をパターニングしてn⁺多結晶シ
リコンによるエミッタ取出し電極（50）及びコレクタ取
出し電極（51）を形成すると共に、同時にフィールド絶
縁層（36），（43）上においてn⁺多結晶シリコンによる
抵抗体（52）を形成する。

次に、第３図Ｄに示すように、SiO₂等の絶縁膜（53）
を形成後、コンタクトホールを形成し、Alによるエミッ
タ電極（55）、ベース電極（56）及びコレクタ電極（5
7）を形成し、また抵抗体の両端に対のAl電極（58）及
び（59）を形成して目的とする、ポリシリコン・ウォッ
シュドエミッタ構造のバイポーラトランジスタ（Tr）及
び保護抵抗となる多結晶シリコン抵抗（60）を形成す
る。

このように、保護抵抗を多結晶シリコン抵抗（60）に
て構成することにより、周辺静電保護ブロックの集積度
が向上する。また、ボンディングパッド部周辺の配線自
由度が増大する。さらに、ポリシリコン抵抗自身の静電
強度が大きいため、合計の静電強度の向上が図れるもの
である。

一方、半導体装置の製造においては、プロセス設計上
のルール決めを容易にするため、或は抵抗、配線の配置
等ウエハ上へのレイアウトを決める上で、基板表面例え
ば絶縁膜表面の段差を知る必要がある。従来、表面段差
の評価方法としては、（ｉ）光学的な膜厚測定器を用い
た比較測定法、（ii）スタイラスの走査による直接計測
法等が知られている。（ｉ）の方法は第８図に示すシリ
コン基板（62）上の膜厚x₁及びx₂を有した絶縁膜（Si
O₂）（63）の表面段差を（x₁−x₂）により評価するもの
であるが、膜厚x₂の領域が微細であれば測定領域不足で
精度の良い評価が不能となる。また（ii）の方法は第９
図に示すようにスタイラス（64）の直接段差のある絶縁
膜（63）表面を接触走査することによって実段差を直接
測定できるが、スタイラス（64）先端の曲率に対して段
差部Ｗが小さいと評価不能となる。

かかる点に鑑み、微細領域でのSiO₂等の絶縁膜表面の
段差を評価可能にした評価方法の実施例を説明する。本
評価方法は多結晶シリコン抵抗を用い、その２つの多結
晶シリコン抵抗の抵抗比（所謂ペア比）で段差量を評価
するものである。本例においては、第５図〜第７図に示
すように、シリコン半導体基板（71）上に素子分離領域
（72）に対応する部分が段差部（73）となる絶縁膜（7
4）が形成される。この絶縁膜（74）表面に、その測定
されるべき段差部（73）上をまたぐように第１の多結晶
シリコン抵抗（75）と、この第１の多結晶シリコン抵抗
（75）の近傍、即ち段差部のない平坦部において第１の
多結晶シリコン抵抗（75）と平行に且つ之と同一パター
ンの第２の多結晶シリコン抵抗（76）とを形成する。な
お（77）はSiO₂等の絶縁膜、（78）は多結晶シリコン抵
抗（75）及び（76）の夫々両端より導出された例えばAl
電極である。段差上の第１の多結晶シリコン抵抗（75）
は第７図に示すように、段差部（73）での長さが実効的
に長くなるため、第２の多結晶シリコン抵抗（76）に比
べて抵抗値が大きくなる。また、抵抗値の変動量は段差
の大きさに対応する。従って、上記の一対の多結晶シリ
コン抵抗（75）及び（76）の抵抗比を評価することによ
り段差部（73）での段差の程度を知ることができる。ま
た、予め同パターンの多結晶シリコン抵抗により評価し
て較正曲線を採っておくことにより絶対段差量を得るこ
とができる。このように本評価方法によれば、一対の多
結晶シリコン抵抗（75）（76）の抵抗比によって段差量
を評価することにより、微細パターン部の段差、或は
（x₁−x₂）が200Å以下の微少段差についても評価可能
となるものである。

〔発明の効果〕

本発明によれば、ウォッシュドエミッタ構造のバイポ
ーラトランジスタと抵抗素子を有する半導体装置におい
て、その多結晶半導体膜による抵抗素子の両端に形成さ
れるコンタクト部直下に対応する多結晶半導体膜を下地
の絶縁膜の開口を通して基体中の拡散層に接するように
形成することにより、抵抗素子の電極とのコンタクト抵
抗を低減し微細化を可能にすると共に、抵抗値の絶対値
精度の改善を図ることができる。

また、バイポーラトランジスタのエミッタ取り出し電
極と抵抗素子を同じ多結晶半導体膜で形成することによ
り、ウォッシュドエミッタ構造のバイポーラトランジス
タと抵抗素子の整合性が図られ、この種の半導体装置の
高集積化、小型化を可能にすると共に、製造プロセスの
簡単化を図ることができる。

【図面の簡単な説明】

第１図は本発明に係る多結晶シリコン抵抗素子を有する
半導体装置の実施例を示す製造工程順の断面図、第２図
は不純物ドーズ量とシート抵抗の関係を示すグラフ、第
３図は多結晶シリコン抵抗による保護抵抗を有する半導
体装置の実施例を示す製造工程順の断面図、第４図はLS
Iにおける静電保護素子の例を示す回路図、第５図は表
面段差の評価方法の実施例を示す平面図、第６図はその
Ａ−Ａ線上の断面図、第７図はそのＢ−Ｂ線上の断面
図、第８図及び第９図は従来の評価方法の説明に供する
断面図、第10図は従来の多結晶シリコン抵抗素子の例を
示す断面図である。（11）は第１導電形の単結晶シリコン基体、（12）は絶
縁膜、（15）は多結晶シリコン膜、（20）（21）はAl電
極、（22）は抵抗素子である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭53−65077（ＪＰ，Ａ) 特開昭63−291454（ＪＰ，Ａ) 特開昭63−275158（ＪＰ，Ａ) 特開昭59−3962（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/822 H01L 27/04

Claims

(57)【特許請求の範囲】

【請求項１】半導体基体にウォッシュドエミッタ構造の
バイポーラトランジスタと抵抗素子を有する半導体装置
であって、上記バイポーラトランジスタのエミッタ取り出し電極と
上記抵抗素子が同じ多結晶半導体膜で形成され、上記抵抗素子の両端に形成されるコンタクト部直下に対
応する上記多結晶半導体膜が下地の絶縁膜の開口を通し
て上記半導体基体中の該基体と反対導電形の拡散層に接
して成ることを特徴とする半導体装置。