KR920007516Y1 - 트리밍저항체 - Google Patents

트리밍저항체 Download PDF

Info

Publication number
KR920007516Y1
KR920007516Y1 KR9215286U KR920015286U KR920007516Y1 KR 920007516 Y1 KR920007516 Y1 KR 920007516Y1 KR 9215286 U KR9215286 U KR 9215286U KR 920015286 U KR920015286 U KR 920015286U KR 920007516 Y1 KR920007516 Y1 KR 920007516Y1
Authority
KR
South Korea
Prior art keywords
resistance
film
low
formed
trimming
Prior art date
Application number
KR9215286U
Other languages
English (en)
Inventor
가오루 이마무라
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP63246158A priority Critical patent/JPH0546102B2/ja
Priority to JP246158 priority
Priority to KR1019890014126 priority
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Priority to KR9215286U priority patent/KR920007516Y1/ko
Application granted granted Critical
Publication of KR920007516Y1 publication Critical patent/KR920007516Y1/ko

Links

Abstract

내용 없음.

Description

트리밍저항체

제1도 및 제2도는 본 고안의 트리밍저항체의 평면도 및 부분 단면도.

제3도는 상기 트리밍저항체의 전기 등가회로도.

제4도는 상기 트리밍저항체의 제조공정을 설명하기 위한 단면도.

제5도는 종래의 트리밍저항체의 평면도.

제6도는 다른 종래의 트리밍저항체의 평면도.

제7도(a) 및 제7도(b)는 각각 제6도에 나타낸 트리밍저항체의 문제점을 설명하기 위한 평면도 및 부분 단면도이다.

* 도면의 주요부분에 대한 부호의 설명

3a : 마이크로 크랙 21 : 보호막

21a : 개구부 22 : 고저항막

23, 23' : 전극 24 : 저저항영역

24a : 병렬 저저항영역 27 : 반도체기판

28 : 절연층 29 : 레지스트

30 : CVD막

[산업상의 이용분야]

본 고안은 박막 집적회로 또는 후막 집적회로의 트리밍저항체에 관한 것으로, 특히 레이저광을 사용하는 펑셔널 트리밍(functional triming)을 이용하기 위한 트리밍저항체에 관한 것이다.

[종래의 기술 및 그 문제점]

근래, 반도체 집적회로 및 혼성 집적회로에 있어서는, 높은 정밀도(高精密度)의 출력특성을 얻기 위한 수단으로서 펑셔널 트리밍이 각광을 받고 있다.

레이저광에 의한 트리밍은 광을 사용하기 때문에 트리밍되는 재료와 전기적인 접촉없이 트리밍을 행할 수 있게 된다. 따라서, 회로의 출력 특성을 결정하는 주요한 인자가 예컨대 저항인 경우에는, 그 저항치를 적절한 초기치로 설정해 놓고, 회로를 동작상태로 하여 그 출력특성을 측정하면서 레이저광으로 저항체를 절단 혹은 가공해서 목표로 하는 특성이 얻어질 때까지 저항치를 조정하는 것이 가능하므로, 높은 정밀도의 출력특성을 얻을 수가 있게 되는데, 이러한 방법을 펑셔널 트리밍이라고 부른다.

일반적으로 펑셔널 트리밍에 의해 저항체의 저항치를 변화시키는 방법으로서는 크게 나누어 제5도 및 제6도에 나타낸 바와 같은 2가지 방법이 있는데, 그중 제5도에 나타낸 방법은 트리밍저항체에 홈을 가공해서 그 저항치를 변화시키는 방법이다.

제5도에서 참조부호 1 및 1'는 전극, 2는 저항막이다. 제5도의 방법에 있어서 레이저광에 의해 홈(3)을 화살표 방향으로 가공해 가면, 전극(1, 1') 사이로 뻗치는 전기력선의 밀도와 방향이 변화되고, 그 결과 전극(1, 1')사이의 저항치가 변화하게 된다.

저항체의 저항치를 변화시키는 또 하나의 방법은 제6도에 나타낸 이른바 회로망을 절단하는 방법인데, 이것은 저항회로망이 사다리모양으로 형성된 트리밍저항체의 예이다. 이 제6도에 있어서 저항막(4)중에서 병렬로 접속된 저항막(4a)을 레이저광에 의해 차례로 절단해 가면, 전극(3) 및 전극(3')에서 본 합성저항치가 변화하게 된다. 이 경우에도 전극(3, 3') 사이로 뻗치는 전기력선의 밀도와 방향이 변화되는 것은 제5도와 마찬가지이지만, 병렬저항막(4a)을 저항회로망으로부터 적절하게 절단함으로써 그 저항치를 변화시킨다고 생각해도 좋다.

제5도에 나타낸 바와 같이 저항막에 홈을 가공해서 그 저항치를 조정하는 방법은 가장 일반적으로 사용되고 있는 방법이다. 그러나, 이 방법의 최대 문제점은 저항치의 경시변화(輕視變化)이다. 즉, 레이저 광에 의해 홈을 가공했을 때 가공한 절결부에 미소한 갈라짐[이하, 마이크로 크랙(micro crack)이라 한다]이 발생한다는 것은 잘 알려진 사실이다. 이 마이크로 크랙은 제품으로 완성된 후의 열이나 기계적 압력에 의해 더욱 성장하거나 또는 마이크로 크랙으로의 흡습(吸濕) 등이 생겨 마이크로 크랙 부분의 전기력선의 분포상황이 변화하게되고, 그에 따라 저항치가 경시변화를 일으키게 되는데, 펑셔널 트리밍에 의해서 높은 정밀도로 출력을 조정하는 회로에 있어서는 이 저항치의 경시변화가 치명적인 문제로 나타나는 경우가 많다.

한편, 제6도에 나타낸 소위 회로망을 절만하는 방법에 있어서는 다음과 같은 문재점이 있다.

즉, 절단된 저항은 결국 회로망으로부터 제거되는 것이므로, 그 병렬저항막에는 전류가 흐르지 않게 된다. 따라서, 예컨대 절단부에 마이크로 크랙이 발생해도 이 트리밍저항체의 저항치에는 경시변화가 일어나지 않게되지만, 이 방법에는 또 다른 문제점이 내재되어 있는 바, 이 문제점에 대해 제7도를 참조하여 설명한다.

제7도(a)는 제6도와 같이 트리밍 저항회로망(트리밍저항체)을 위해서 바라 본 평면도로서, 트리밍저항체의 윗부분에는 통상 보호막(5)이 형성된다. 따라서, 병렬저항막(4a)를 절단할 때 이 보호막(5)에 직접 레이저광을 조사하면 레이저광의 일부가 보호막(5)에 흡수되기 때문에, 레이저광을 조사하는 영역에 대해서는 보호막(5)을 제거해서 개부구(51)을 설치해 둘 필요가 있다.

제7도(b)는 제7도(a)의 X-X'선에 따른 개구부(51)의 부분단면도로서, 반도체기판(7)에 헝성된 산화막(8)위에 병렬저항막(4a)이 형성되어 있다. 여기에서는, 보호막(5)을 제거하게 되면, 저항막(4a) 아랫부분의 산화막(8)의 일부분도 에칭되어 참조부호 52로 나타낸 바와 같이 저항막(4a) 바로 아래에 움푹 패인 곳이 형성되게 된다. 이 상태에서 레이저 트리밍을 행하게 되면, 레이저광이 저항막을 절단한 후 이 산화막의 단차부에 닿게되고, 이 단차에 의해 레이저광은 굴절 및 회절하여 레이저광의 조사강도 분포에 국부적으로 강한 영역이 발생하게 된다. 이에 따라, 밑바탕 실리콘기판(7)에 손상을 주는 경우가 있다. 또, 보호막 제거용 혹은 배선전극 패터닝용의 에칭액이 상기한 움푹 패인 곳에 잔류하게 되어 고신뢰도의 제품을 제공하는데 폐해로 되는 문제점이 있었다.

상술한 바와같이, 저항체의 저항치를 변화시키는 종래의 기술가운데 저항막에 홈을 가공하는 방법에서는 저항막의 전류통로에 마이크로 크랙이 발생하여 저항치가 경시변화를 일으킨다는 문제가 있었다. 또, 종래의 저항회로망 절단방법에서도 절단할 때 기판에 손상을 주거나 혹은 보호막을 제거할 때 사용된 에칭액의 잔류에 의해 신뢰성이 저항된다는 문제가 있었다.

[고안의 목적]

본 고안은 상기한 문제, 즉 마이크로 크랙에 의한 저항치의 경시변화, 밑바탕 실리콘기판의 손상 및 잔류에칭액에 의한 신뢰성 저하라고 하는 문제를 해결할 수 있는 트리밍저항체를 제공함에 그 목적이 있다.

[고안의 구성]

상기한 목적을 달성하기 위해 본 고안의 트리밍저항체는, 기판과, 이 기판의 표면에 형성된 절연층, 이 절연층 위에 형성된 고저항막, 이 고저항막에 소정의 거리를 실시하여 부분적으로 저항률을 저하시킴으로써 상기 고저항막 내부에 형성되어 저항치 조정시에 선택적으로 절단되는 하나 이상의 병렬 저저항영역을 갖춘 저저항영역 및, 이 저저항영역의 단부에 형성된 전극을 구비하여 이루어진 것을 특징으로 한다.

(작 용)

상기와 같이 구성된 본 고안의 트리밍 저항체에 의하면, 트리밍저항체의 합성저항치는 주로 저저항영역인 예컨대 제1도에 나타낸 저저항영역패턴에 의해 결정된다. 또, 합성저항치의 조정은 레이저광으로 저저항영역의 일부를 차례로 절단해 가며 행한다. 절단부에 근접하는 저저항영역부분에는 그 부분이 절단된 후에 전류가 흐르지 않도록 저저항영역패턴이 헝성되므로, 절단부분에 마이크로 크랙이 발생해도 절단후의 합성저항치에는 영향이 없으며, 따라서 합성저항치의 경시변화도 발생하지 않게 된다.

또 본 고안의 트리밍저항체의 구조에서는 저저항영역의 일부를 차례로 절단할 때, 절단하지 않는 부분에도 레이저광을 조사하는 것이 바람직하다. 이 때문에, 이 부분의 보호막이 제거되고 개구부가 형성되게 된다. 또, 제거되는 보호막은 저저항영역을 포함하는 고저항막위의 보호막에 한정되므로, 종래 방법에서의 저저항영역 바로 아래의 절연막의 단차 또는 움푹 패인 곳이 본 고안에서는 형성되지 않게 된다. 따라서. 밑바탕 실리콘기판의 손상 또는 에칭액의 잔류 등에 따른 종래 기술의 문제는 해결된다.

[실시예]

이하, 첨부도면을 참조해서 본 고안의 실시예를 설명하는데, 이하의 설명에서는 트리밍저항체의 저항막으로 폴리실리콘을 사용한 경우를 예로 들어 설명한다.

제1도 및 제2도는 보호막 등을 포함하는 상기 트리밍저항체의 모식적 평면도 및 X-X,선에 따른 부분 단면도로서, 반도체기판(27)의 주표면에 절연층(산화막 : 28)이 형성되고, 이 산화막(28)위에 고저항률의 고저항막, 즉 불순물을 함유하지 않은 폴리실리콘으로 이루어진 고저항막(22)이 형성되어 있다. 이 고저항막(22)의 일부분, 즉 사다리모양의 패턴영역에는 선택적으로 브론(B)이 첨가되고, 그에 따라 그 영역의 저항률이 감소하여 저저항영역(24)이 형성되게 된다.

트리밍저항체는 상기한 고저항막(22)과 저저항영역(24)으로 이루어지는바, 그 합성저항, 즉 전극(23) 및 전극(23')사이의 저항치는 저저항영역(24)의 병렬 저저항영역(24a)을 차례로 절단함으로써 조정할 수가 있다. 또한, 고정항막(22)과 저저항영역(24)위에는 보호막(21 : 제1도에서 점선으로 둘러 싸인 영역)이 형성되는데, 레이저광에 의해 절단되는 병렬 저저항영역(24a)의 절단부분에 직접 레이저광을 조사하는 것이 바람직하며, 이 때문에 이 부분의 보호막(21)이 제거되어 개구부(21a)가 형성되게 된다.

제4도는 제1도에 나타낸 트리밍저항체 및 보호막 등의 제조공정의 개요를 설명하기 위해 A-B-C-D선(제1도 참조)을 따라서 절단한 모식적 단면도이다.

제4도(a)에 있어서, 우선 트랜지스터 등의 능동영역에 불순물 확산등을 행하지 않은 주표면위에 산화막(질연층 : 28)을 형성한 반도체기판(27)을 준비한다.

이어, 불순물을 함유하지 않은 고저항률의 폴리실리콘막(고저항막 : 22)을 CVD법에 의해 산화막(28)위에 두께 0. 수μm 예컨대 0.45μm 정도 퇴적시킨다. 그 다음에는 포토레지스트 기술을 이용해서 고저항막(22)내에 레지스트(29)를 마스크로 하여 이온주입법에 의해 보론을 선택적으로 첨가하여 소요의 저저항률을 갖는 사다리모양의 저저항영역(24)을 형성한다. 여기에서, 불순물의 확산깊이는 산화막(28)에 도달하는 정도의 깊이이거나 또는 이보다 얕아도 좋다. 본 실시예에서는 저저항영역(24)의 기판 주표면방향의 폭을 약 10μm 시이트 저항을 100∼500/口로 하였다. 한편, 고저항막(22)에 CVD막(BGG막)을 매개로 하여 불순물을 첨가하는 경우에는 저저항영역을 포함하는 고저항막(22)위에 미리 산화막을 형성한 후, 고저항영역에 상술한 산화막을 남겨 놓고 불순물을 첨가하면 좋다.

다음으로 제4도(b)에 있어서, 산화실리콘으로 이루어진 CVD막(30)을 형성하고, 광식각법에 의해 CVD막(30)을 에칭하여 전극용 개구(23, 23'a) 및 레이저 조사용 개구부(21a)를 형성한다.

이어서 제4도(c)에 있어서, 전극배선을 위해 알루미늄을 증착한 후, 광식각법을 사용하여 웨트 에칭(wetetching)에 의해 전극(23, 23')을 형성한다.

그 다음에는 제4도(d)에 있어서, CVD법으로 보호막(SiN막 : 21)을 형성하고, 선택적으로 그 보호막(21)을 에칭하여 레이저광 조사용 개구부(21a)를 얻는다.

상기와 같이 헝성된 트리밍저항체에서는, 불순물을 함유하지 않은 순수한 폴리실리콘으로 이루어진 고저항막의 저항률 대단히 크고, 전극(23)과 전극(23') 사이의 실질적인 합성저항치는 불순물을 첨가한 저저항영역(24)의 저항률과 그 패턴형상에 의해 결정되는 바, 등가적으로는 제3도에 나타낸 저항회로망으로 표시된다. 여기에서, 화살표는 레이저 트리밍의 방향을 나타낸다.

본 트리밍 저항체에서는 개구부(21a)에 노출되는 병렬 저저항영역(24a)에 직접 레이저광을 조사하여 그 영역(24a)을 절단해서 전극(23, 23') 사이의 합성저항치를 조정한다. 따라서, 절단부에 제5도의 3a로 나타낸 마이크로 크랙이 발생해도 절단된 병렬 저저항영역(24a)은 그 저항회로망으로부터 제거되는 것이므로, 이 마이크로 크랙은 절단후에서의 트리밍저항체의 합성저항치에는 영향을 미치지 않게 된다. 그에 따라, 마이크로 크랙의 성장에 의한 저항의 경시변화도 발생하지 않게 된다.

상기 구조의 트리밍저항체에서는, 불순물을 함유하지 않은 폴리실리콘의 고정항막내에 저자항막이 형성되어있으므로, 알루미늄막 또는 보호막(SiN막 등)등의-형성후 개구부를 형성하기 위해서 알루미늄막 또는 보호막을 제거하는 경우, 제거되는 막은 모두 폴리실리콘 저항막위에 형성되게 된다. 따라서, 상술한 바와 같이 종래기술에서 볼 수 있었던 병렬저항막 바로 아래의 산화막에 움푹 패인 곳이 형성되지 않게 된다. 그 결과, 레이저광으로 저저항영역을 절단할 때 움푹 패인 곳의 단차부를 조사되는 레이저광에 의해 밀바탕 실리콘기판이 손상되거나 혹은 움푹 패인 곳에 에칭액이 잔류하여 신뢰성의 저하를 불러 일으킨다고 하는 종래 기술의 문제는 해결된다.

본 실시예에서는 트리밍저항체가 반도체기판의 산화막위에 형성되어 있지만, 세라믹 등의 절연기판 위에 형성된 것이어도 지장은 없다. 또 고저항막의 저항률이 저저항영역의 저항률의 약 1000배 이상이면 반드시 고정항막으로서 불순물을 함유하지 않은 폴리실리콘막을 사용하지 않아도 좋다. 또, 실질적으로 절단후의 트리밍저항체를 흐르는 전류통로가 마이크로 크랙의 성장에 의해 막혀지지 않는 경우에는 상기 저항률의 비율을 1000배 이하로 할 수도 있게 된다.

본 실시예에서는 트리밍저항체의 저항회로망이 사다리모양으로 형성된 경우에 대해 설명했지만, 예컨대 트리밍저항막을 포함하는 병렬저항회로를 여러개 직렬접속시킨 회로망 등, 그밖의 여러 형태의 저항회로망에도 본 고안을 적용할 수 있음은 물론이다.

또 본 실시예에서는 고정항의 폴리실리콘막에 불순물을 선택적으로 첨가하여 불순물이 첨가된 영역의 저항률을 저저항률로 변환시켜 저저항영역을 형성하였지만, 본 고안은 이에 한정되지 않는다. 예컨대, 고정항막에 선택적으로 광을 조사하여 광조사된 부분의 저항률을 저저항률로 변환시켜 저저항영역을 형성하는 것도 가능하다.

한편, 본 고안의 실용신안등록청구의 범위의 각 구성요소에 병기한 참조부호는 본 고안의 이해를 용이하게하기 위한 것으로서, 본 고안의 기술적 범위를 도면에 도시된 실시예에 한정하는 의도로 병기한 것은 아니다.

[고안의 효과]

상술한 바와 같이, 본 고안의 트리밍저항체는 고정항막내에 저저항영역을 만들었으므로, 보호막의 개구 등의 고정에서 개구부의 저저항영역 바로 아래의 절연층에 움푹 패인 곳이 형성되지 않게 된다. 그에 따라, 종래기술에서의 밑바탕 실리콘기판의 손상 및 에칭액의 잔류에 따른 신뢰성의 저하라고 하는 문제는 해결된다.

또 본 고안의 트리밍저항체의 합성저항치는 절단후 전류통로로 되지 않는 저저항영역부분을 절단함으로써 조정되는 것이므로, 절단부에 마이크로 크랙이 발생하여 성장해도 그 후의 합성저항치에는 영향을 미치지 않게되고, 따라서 합성저항치의 경시변화는 발생하지 않게 된다.

Claims (3)

  1. 기판(27)과, 이 기판(27)의 표면에 형성된 절연층(28), 이 절연층(28) 위에 형성된 고저항막(22), 이 고정항막(22)에 소정의 처리를 실시하여 부분적으로 저항률을 저하시킴으로써 상기 고저항막(22)내부에 형성되어 저항치 조정시에 선택적으로 절단되는 하나 이상의 병렬 저저항영역(24a)을 갖춘 저저항영역(24) 및, 이 저저항영역(24)의 단부에 형성된 전극(23,23')을 구비하여 이루어진 것을 특징으]로 하는 트리밍저항체.
  2. 제1항에 있어서, 상기 고저항막(22)은 폴리실리콘으로 이루어지고, 상기 저저항영역(24)은 상기 폴리실리콘에 부분적으로 불순물을 첨가해서 형성한 것을 특징으로 하는 트리밍저항체.
  3. 제1항에 있어서, 상기 고저항막(22) 및 저저항영역(24)위에 상기 저저항영역(24)의 절단되는 부분에 대응하는 개구부(21a)를 갖춘 보호막(21)을 더 구비하여 이루어진 것을 특징으로 하는 트리밍저항체.
KR9215286U 1988-09-30 1992-08-14 트리밍저항체 KR920007516Y1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63246158A JPH0546102B2 (ko) 1988-09-30 1988-09-30
JP246158 1988-09-30
KR1019890014126 1989-09-30
KR9215286U KR920007516Y1 (ko) 1988-09-30 1992-08-14 트리밍저항체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR9215286U KR920007516Y1 (ko) 1988-09-30 1992-08-14 트리밍저항체

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019890014126 Division 1989-09-30

Publications (1)

Publication Number Publication Date
KR920007516Y1 true KR920007516Y1 (ko) 1992-10-15

Family

ID=27333436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR9215286U KR920007516Y1 (ko) 1988-09-30 1992-08-14 트리밍저항체

Country Status (1)

Country Link
KR (1) KR920007516Y1 (ko)

Similar Documents

Publication Publication Date Title
US4256532A (en) Method for making a silicon mask
EP0166983B1 (en) Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices
US5194877A (en) Process for manufacturing thermal ink jet printheads having metal substrates and printheads manufactured thereby
CA1277774C (en) Process for manufacturing thermal ink jet printhead and integrated circuit (ic) structures produced thereby
US4569120A (en) Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
US6610607B1 (en) Method to define and tailor process limited lithographic features using a modified hard mask process
EP0320192A2 (en) Thin film device for an ink jet printhead and process for manufacturing same
EP0037261A1 (en) A method of manufacturing a semiconductor device, and a device, for example a BOMIS FET, so manufactured
JP2664793B2 (ja) 半導体装置の製造方法
EP0252179B1 (en) Process for producing undercut mask profiles
US6316283B1 (en) Batch manufacturing method for photovoltaic cells
EP0092871B1 (en) Semiconductor integrated circuits and method of manufacturing
US20020159170A1 (en) Micromirror unit and method of making the same
EP0034910A1 (en) A method of manufacturing a semiconductor device, and a device so manufactured
US4021270A (en) Double master mask process for integrated circuit manufacture
US5167778A (en) Electrochemical etching method
US4001869A (en) Mos-capacitor for integrated circuits
US5753539A (en) Method of making an integrated circuit with windowed fuse element and contact pad
US6322711B1 (en) Method for fabrication of thin film resistor
EP1790009B1 (en) Integrated circuit resistor
US5496777A (en) Method of arranging alignment marks
DE2919418C2 (ko)
EP0823131B1 (de) Festwertspeicherzellenanordnung und verfahren zu deren herstellung
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
EP0005728B1 (de) Verfahren zum Herstellen eines lateralen PNP- oder NPN-Transistors mit hoher Verstärkung und dadurch hergestellter Transistor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 12

EXPY Expiration of term