KR20110126417A

KR20110126417A - 저항기 및 저항기 형성방법

Info

Publication number: KR20110126417A
Application number: KR1020100046083A
Authority: KR
Inventors: 위홍복; 소원욱; 박종흠; 박영귀
Original assignee: 삼성전기주식회사
Priority date: 2010-05-17
Filing date: 2010-05-17
Publication date: 2011-11-23
Also published as: JP2011243940A; US20110279221A1

Abstract

저항기 및 저항기 형성방법이 개시된다. 복수의 관통홀이 형성된 저항영역을 구비한 도전체를 제공하는 단계, 저항영역의 저항값을 측정하는 단계, 복수의 관통홀을 연결하는 부분을 선택적으로 제거하여 저항영역의 저항값을 보정하는 단계를 포함하는 저항기 형성방법은, 관통홀 연결부분을 선택적으로 제거하는 작업만으로도 정밀하게 저항값의 보정이 가능하므로 저항값을 용이하게 보정할 수 있으며, 저항값 조절에 필요한 관통홀의 대부분이 일반적인 공정에 의해 형성될 수 있으므로 정밀한 저항기 형성에 필요한 제조비용을 절감시킬 수 있다.

Description

저항기 및 저항기 형성방법{Resistor and method for forming resistor}

본 발명은 저항기 및 저항기 형성방법에 관한 것이다.

일반적으로, 휴대용 전자기기에는 충전이 가능한 배터리가 사용된다. 그리고, 이러한 배터리에는 충전 잔량을 측정하기 위한 센서용으로 저항기가 사용되고 있다.

센서용으로 사용되는 저항기는 아주 낮은 저항값을 가지는 저항기로서, 이러한 저항기가 배터리 회로에 추가되면 저항기의 미세한 저항값을 변화를 측정하여 배터리의 충전잔량을 측정할 수 있다.

그런데, 센서용으로 사용되는 저항기는 제조방법이 복잡하고 제조비용이 높은 문제가 있다. 즉, 아주 낮은 저항값을 가지는 저항기를 형성하기 위하여 메탈시트의 측면에 다수의 슬릿을 형성하여 저항값을 조절하는데, 슬릿 가공의 정밀도에 따른 저항기의 편차가 큰 문제가 있다. 또한, 정밀한 슬릿 가공을 위해서 메탈시트의 가공이 레이저 가공장치 등의 고가 장비에 의존되므로 비용이 증가되는 문제가 있다.

본 발명은 매우 낮은 저항값을 가지면서도, 제조 시에 편차가 적으며 비용도 적게 소모되는 저항기 및 저항기 형성방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 복수의 관통홀이 형성된 저항영역을 구비한 도전체를 제공하는 단계, 상기 저항영역의 저항값을 측정하는 단계, 상기 복수의 관통홀을 연결하는 부분을 선택적으로 제거하여, 상기 저항영역의 저항값을 보정하는 단계를 포함하는 저항기 형성방법이 제공된다.

상기 복수의 관통홀은, 매트릭스 형태로 배치될 수 있다.

상기 복수의 관통홀은, 펀칭가공, 에칭 가공, 드릴 가공 및 레이저 가공 중 적어도 어느 하나에 의해 형성될 수 있다.

상기 도전체에 솔더레지스트층을 적층하는 단계, 상기 저항영역의 양측에 한 쌍의 전극을 형성하는 단계를 더 포함할 수 있다.

또한, 본 발명의 다른 측면에 따르면, 복수의 관통홀이 형성된 저항영역을 구비한 도전체, 상기 도전체에 형성되어 있으며, 상기 저항영역의 양측에 배치된 한 쌍의 전극을 포함하는 저항기가 제공된다.

상기 복수의 관통홀은, 매트릭스 형태로 배치될 수 있다.

상기 복수의 관통홀을 연결하는 부분은 선택적으로 제거될 수 있다.

본 발명에 따르면, 관통홀 연결부분을 선택적으로 제거하는 작업만으로도 정밀하게 저항값의 보정이 가능하므로 저항값을 용이하게 보정할 수 있다.

또한, 저항값 조절에 필요한 관통홀의 대부분이 일반적인 공정에 의해 형성될 수 있으므로, 정밀한 저항기 형성에 필요한 제조비용이 절감될 수 있다.

도 1은 본 발명의 일 실시예에 따른 저항기 형성방법을 나타낸 순서도.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 저항기 형성방법을 설명하는 도면.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 저항기를 나타낸 도면.

이하에서 본 발명의 실시예를 첨부도면을 참조하여 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 저항기 형성방법을 나타낸 순서도이고, 도 2 내지 도 5는 본 발명의 일 실시예에 따른 저항기 형성방법을 설명하는 도면이다.

본 발명의 일 실시예에 따른 저항기 형성방법은 도전체 제공단계(S110), 저항값 측정단계(S120) 및 저항값 보정단계(S130)를 포함한다.

도전체 제공단계(S110)에서는, 복수의 관통홀(12)이 형성된 도전체(10)를 제공한다. 그리고, 도전체(10)에서 복수의 관통홀(12)이 형성된 부분은 전기적 저항을 형성하는 저항영역(A)이 된다.

도전체(10)는 금속과 같이 전기의 전도율이 큰 물질 즉, 거의 전기저항이 없는 물질이다. 그런데, 도전체(10)에 관통홀(12)이 형성되면 도전체(10)에서 전기가 통과하는 단면적이 줄어들게 되어서, 작은 크기지만 저항값이 증가되게 된다. 따라서, 도전체(10)에 관통홀(12)을 형성함으로써, 작은 저항값의 저항기를 형성할 수 있다.

도 2에 나타난 바와 같이, 본 실시예에서는 작은 저항값을 가지는 센서용 저항기를 형성하기 위하여, 도전체(10)에 복수의 관통홀(12)이 인접하여 배열된 저항영역(A)을 형성한다. 이 때, 형성하고자 하는 저항기의 저항값에 맞추어 관통홀(12)의 수 및 크기를 조절할 수 있다. 여기서, 관통홀(12)의 형상은 원, 다각형 등 다양한 형태를 가질 수 있다.

구체적으로, 본 실시예에서는 복수의 니들을 이용한 펀칭가공으로, 금속판 등의 도전체(10)에 여러 개의 관통홀(12)을 동시에 형성할 수 있다. 또한, 관통홀(12)은 공지의 다양한 홀가공 방법(예를 들면, 에칭 가공, 드릴 가공 및 레이저 가공 등)에 의해 형성될 수도 있다.

이 때, 도전체(10)의 저항값을 후술할 저항값 보정단계(S130)에서 추가로 조절할 수 있도록, 도전체 제공단계(S110)에서 저항영역(A)의 저항값은 목표한 저항값보다 조금 낮게 설정할 수 있다.

저항값 측정단계(S120)에서는, 저항영역(A)의 저항값이 목표하는 저항값 범위에 있는지 여부를 측정한다. 본 실시예에서는 각각 전극(30)이 형성되는 도전체(10)의 양단부 사이의 저항값을 측정한다.

저항값 보정단계(S130)에서는, 저항영역(A)의 저항값이 목표하는 저항값의 범위 있도록 도전체(10)의 일부를 선택적으로 제거하여 저항값을 보정한다.

도 3에 나타난 바와 같이, 본 실시예에서는 복수의 관통홀(12)을 연결하는 부분(13)을 선택적으로 제거하는 방법으로 저항값을 용이하게 보정할 수 있다. 복수의 관통홀(12)에 의해 1차적으로 저항이 형성된 도전체(10)에서, 관통홀(12)을 연결하는 부분(13)을 추가로 제거하면 전기가 흐르는 단면적이 더 감소되어 저항값이 증가된다. 그런데, 복수의 관통홀(12) 이 형성된 저항영역(A)에서 전기가 흐를 수 있는 경로는 여러 경로가 형성되어 있으므로(다시 말해, 병렬회로와 같이 동시에 여러 경로로 전기가 흐를 수 있으므로), 복수의 관통홀(12)을 연결하는 부분(13) 중 한 부분이 제거되어도 대부분의 전기는 다른 경로로 우회하여 흐를 수 있어서 저항값의 증가폭은 매우 작아진다.

따라서, 복수의 관통홀(12)을 연결하는 부분(13)을 선택적으로 제거함으로써, 저항값의 보정을 정밀하게 수행할 수 있다. 이 때, 더욱 정밀한 저항값의 보정을 위하여, 레이저 가공장치(5)를 이용하여 정확한 크기로 관통홀(12)의 연결부분(13)을 제거할 수 있다.

특히, 본 실시예에서는 복수의 관통홀(12)이 매트릭스 형태 즉, 일정한 행과 열을 가진 형태로 배열됨으로써, 관통홀(12)의 연결부분을 절단할 때 일정한 경향을 갖도록 할 수 있다. 다시 말하면, 도 4에 나타난 바와 같이, 전류가 흐르는 방향과 나란한 방향으로 확대된 관통홀(15) 및 교차되는 방향으로 확대된 관통홀(16)로 인한 저항값의 증가 경향은 각각 다르게 되므로, 이를 이용하여 저항값을 더욱 정밀하게 조절할 수 있다.

한편, 본 실시예에서는 형성된 저항기에 이물질이 부착되어 저항값이 변하거나 쇼트되는 것을 방지하기 위하여, 도 4에 나타난 바와 같이 도전체(10)에 솔더레지스트층(20)을 형성할 수 있다(S140). 또한, 인쇄회로기판 등의 탑재를 용이하게 하기 위하여, 도 5에 나타난 바와 같이 도전체(10)에서 저항영역(A)의 양측에 한 쌍의 전극(30)을 형성할 수도 있다(S150).

그러나, 본 실시예의 저항기 형성방법이 인쇄회로기판에 별도로 탑재되는 단품의 저항기 형성에만 한정되는 것은 아니며, 웨이퍼 기판 상에서 일체로 형성되는 저항기 패턴을 형성하는 방법으로 사용되는 등 다양한 형태로 실시될 수 있다.

상술한 바와 같이 본 실시예에 따른 저항기 형성방법은, 관통홀(12)의 연결부분(13)을 선택적으로 제거하는 작업만으로도 정밀하게 저항값의 보정이 가능하므로 저항값을 용이하게 보정할 수 있다. 또한, 저항값 조절에 필요한 관통홀(12)의 대부분이 펀칭과 같은 일반적인 공정에 의해 형성될 수 있으므로, 정밀한 저항기 형성에 필요한 제조비용이 절감되어 양산에 유리하다.

다음으로, 본 발명의 다른 실시예에 따른 저항기에 대하여 구조를 중심으로 설명한다.

도 6 및 도 7은 본 발명의 다른 실시예에 따른 저항기를 나타낸 도면이다.

본 실시예에 따른 저항기는, 도전체(110) 및 전극(130)을 포함한다.

도전체(110)는 금속과 같이 전기의 전도율이 큰 물질 즉, 거의 전기저항이 없는 물질로서, 본 실시예의 도전체(110)에는 복수의 관통홀(112)이 형성된 저항영역(B)이 구비된다.

도전체(110)에 관통홀(112)이 형성되면 도전체(110)에서 전기가 통과하는 단면적이 줄어들게 되어, 도전체(110)에는 작은 크기지만 저항값이 증가되게 된다. 따라서, 도전체(110)에 관통홀(112)을 형성함으로써, 작은 저항값의 저항기를 형성할 수 있다.

본 실시예에서는 작은 저항값을 가지는 센서용 저항기를 형성하기 위하여, 도전체(110)에 복수의 관통홀(112)이 인접하여 배열된 저항영역(B)을 형성한다. 이 때, 형성하고자 하는 저항기의 저항값에 맞추어 관통홀(112)의 수 및 크기는 조절될 수 있다. 여기서, 관통홀(112)의 형상은 원, 다각형 등 다양한 형태를 가질 수 있다.

구체적으로, 본 실시예에서는 복수의 니들을 이용한 펀칭가공에 의해, 도전체(110)에 여러 개의 관통홀(112)이 동시에 형성될 수 있다. 이외에도 관통홀(112)은 공지의 다양한 홀가공 방법(예를 들면, 리소그라피 공정)에 의해 형성될 수 있다.

또한, 복수의 관통홀(112)이 형성된 도전체(110)는, 복수의 관통홀(112)을 연결하는 부분(113)을 선택적으로 제거하는 방법으로 저항값을 용이하게 보정할 수 있다. 복수의 관통홀(112)에 의해 1차적으로 저항기가 형성된 도전체(110)에서, 관통홀(112)을 연결하는 부분을 제거하면 전기가 흐르는 단면적이 더 감소되어 저항값이 증가된다. 그런데, 복수의 관통홀(112) 이 형성된 저항영역(B)에서 전기가 흐를 수 있는 경로는 여러 경로가 형성되어 있으므로(다시 말해, 병렬회로와 같이 동시에 여러 경로로 전기가 흐를 수 있으므로), 복수의 관통홀(112)을 연결하는 부분(113) 중 한 부분이 제거되어도 대부분의 전기는 다른 경로로 우회하여 흐를 수 있어서 저항값의 증가폭은 매우 작아진다.

따라서, 복수의 관통홀(112)을 연결하는 부분(113)을 선택적으로 제거함으로써, 저항값의 보정을 정밀하게 수행할 수 있다.

특히, 이 때, 본 실시예에서는 복수의 관통홀(112)은 매트릭스 형태 즉, 일정한 행과 열을 가진 형태로 배열됨으로써, 관통홀(112)의 연결부분을 절단할 때 일정한 경향을 갖도록 할 수 있다. 다시 말하면, 전류가 흐르는 방향과 나란한 방향으로 확대된 관통홀(115)과 교차되는 방향으로 확대된 관통홀(116)로 인한 저항값의 증가 경향은 각각 다르게 되므로, 이를 이용하여 저항값을 더욱 정밀하게 조절할 수 있다.

전극(130)은 저항기를 인쇄회로기판 등과 전기적으로 연결하는 부분으로서, 저항기의 탑재를 용이하게 한다. 구체적으로, 한 쌍의 전극(130)이 도전체(110) 상에서 저항영역(B)의 양측에 배치되어 있어서, 한 쌍의 전극(130)이 통전 시에 한 쌍의 전극(130) 사이에 전기적 저항이 형성된다.

상술한 바와 같이 본 실시예에 따른 저항기는, 관통홀(112)의 연결부분(113)을 선택적으로 제거하는 작업만으로도 정밀하게 저항값의 보정이 가능하므로 저항값을 용이하게 보정할 수 있다. 또한, 저항값 조절에 필요한 관통홀(112)의 대부분이 펀칭과 같은 일반적인 공정에 의해 형성될 수 있으므로, 정밀한 저항기 형성에 필요한 제조비용이 절감될 수 있다.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

A, B: 저항영역
10, 110: 도전체
12, 112: 관통홀
20, 120: 솔더레지스트층
30, 130: 전극

Claims

복수의 관통홀이 형성된 저항영역을 구비한 도전체를 제공하는 단계;
상기 저항영역의 저항값을 측정하는 단계; 및
상기 복수의 관통홀을 연결하는 부분을 선택적으로 제거하여, 상기 저항영역의 저항값을 보정하는 단계를 포함하는 저항기 형성방법.
제1항에 있어서,
상기 복수의 관통홀은, 매트릭스(Matrix) 형태로 배치된 것을 특징으로 하는 저항기 형성방법.
제1항에 있어서,
상기 복수의 관통홀은,
펀칭가공, 에칭 가공, 드릴 가공 및 레이저 가공 중 적어도 어느 하나에 의해 형성된 것을 특징으로 하는 저항기 형성방법.
제1항에 있어서,
상기 도전체에 솔더레지스트층을 적층하는 단계; 및
상기 저항영역의 양측에 한 쌍의 전극을 형성하는 단계를 더 포함하는 저항기 형성방법.
복수의 관통홀이 형성된 저항영역을 구비한 도전체;
상기 도전체에 형성되어 있으며, 상기 저항영역의 양측에 배치된 한 쌍의 전극을 포함하는 저항기.
제5항에 있어서,
상기 복수의 관통홀은, 매트릭스 형태로 배치된 것을 특징으로 하는 저항기.
제6항에 있어서,
상기 복수의 관통홀을 연결하는 부분은 선택적으로 제거된 것을 특징으로 하는 저항기.