KR101513400B1 - 전류 센싱 저항기 및 그 제조방법 - Google Patents
전류 센싱 저항기 및 그 제조방법 Download PDFInfo
- Publication number
- KR101513400B1 KR101513400B1 KR1020140100332A KR20140100332A KR101513400B1 KR 101513400 B1 KR101513400 B1 KR 101513400B1 KR 1020140100332 A KR1020140100332 A KR 1020140100332A KR 20140100332 A KR20140100332 A KR 20140100332A KR 101513400 B1 KR101513400 B1 KR 101513400B1
- Authority
- KR
- South Korea
- Prior art keywords
- plate
- resistance
- terminal
- resistance plate
- current sensing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/08—Cooling, heating or ventilating arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C3/00—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
본 발명은 전류 센싱 저항기 및 그 제조방법에 관한 것으로, 더욱 상세하게는 전류를 검출하기 위한 것으로서, 저항 플레이트의 상하로 하부 플레이트와 상부 플레이트가 배치되기 때문에 상기 저항체의 발열이 상하로 방출되어 방열특성이 향상되며, 저항 플레이트를 상기 하부 플레이트와 상부 플레이트보다 좁게 구성함으로써 절연공간을 확보하고, 상기 절연공간 또는 상기 절연공간에 설치되는 절연막을 통해 저항 플레이트가 외부소자와 통전되는 것을 방지할 수 있는 전류 센싱 저항기 및 그 제조방법에 관한 것이다.
Description
본 발명은 전류 센싱 저항기 및 그 제조방법에 관한 것으로, 더욱 상세하게는 전류를 검출하기 위한 것으로서, 저항 플레이트의 상하로 하부 플레이트와 상부 플레이트가 배치되기 때문에 상기 저항체의 발열이 상하로 방출되어 방열특성이 향상되며, 저항 플레이트를 상기 하부 플레이트와 상부 플레이트보다 좁게 구성함으로써 절연공간을 확보하고, 상기 절연공간 또는 상기 절연공간에 설치되는 절연막을 통해 저항 플레이트가 외부소자와 통전되는 것을 방지할 수 있는 전류 센싱 저항기 및 그 제조방법에 관한 것이다.
일반적으로 전류를 검출하여 위하여 사용하는 전류측정소자(shunt resistor)는 DC 대전류를 측정할 때 분배저항으로 사용되며, 전압 강하 및 전력 손실을 막기 위해 1Ω 미만의 낮은 저항값을 사용하는 것이 유리하다.
이러한 전류측정소자에는 PRN, SMW(non-inductive wire wound resistor), MPR(non-inductive metal plate resistor), CSR(current sensing resistor), 대전력 CSR(high current sensing resistor) 등이 있다.
이 중에서 CSR은 금속박 저항기와, 칩 저항기로 구분할 수 있다.
상기 금속박 저항기의 경우, 금속박과 저항기 기판의 접착이 에폭시 등의 수지 재료로 이루어지기 때문에 저항기에서 발생하는 열을 신속하게 외부로 방출할 수 없다. 상기 저항기에서 발생하는 열은 상승하는 경우 저항값이 변화할 수 있기 때문에 전류 검출 저항으로써의 정밀도가 저하된다.
도 13은 종래 칩 저항기의 구조를 도시하는 단면도이다.
도 13을 참조하면, 대한민국 공개특허 제10-2014-0023819호에는 세라믹 기판, 상기 세라믹 기판의 일 면에 형성된 접합부 및 상기 접합부 상에 형성된 저항체를 포함하며, 상기 접합부는 구리(Cu), 니켈(Ni) 및 구리-니켈(Cu-Ni) 중 적어도 하나를 포함하는 칩 저항기가 개시되어 있다.
다만, 상기 공개특허는 세라믹 기판이 저항체의 하부에 배치되기 때문에 전도에 의하여 저항체의 발열이 하측으로 배출되는 구조로 이루어지나, 상측으로는 방열이 충분히 이루어지지 않는 문제가 있다.
또한, 저항체와 세라믹 기판이 동일한 크기로 이루어져 상기 저항체가 외부에 노출되는 구조로 이루어진다. 따라서 상기 저항체와 측방향으로 통전되어 저항값을 정밀하게 측정하지 못하거나, 외부 소자와 접속될 우려가 있다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 저항 플레이트의 상하로 하부 플레이트와 상부 플레이트가 배치되기 때문에 상기 저항체의 발열이 상하로 방출되어 방열특성이 향상된 전류 센싱 저항기를 제공하는 것이다.
또한, 본 발명의 목적은 저항 플레이트를 상기 하부 플레이트와 상부 플레이트보다 좁게 구성함으로써 절연공간을 확보하고, 상기 절연공간 또는 상기 절연공간에 설치되는 절연막을 통해 저항 플레이트가 외부소자와 통전되는 것을 방지할 수 있는 전류 센싱 저항기를 제공하는 것이다.
또한, 본 발명의 목적은 하부 플레이트에 비아홀을 형성함으로써, 하부단자와 상부단자를 손쉽게 접속할 수 있는 전류 센싱 저항기의 제조방법을 제공하는 것이다.
또한, 본 발명의 목적은 하부, 저항 및 상부 플레이트에 비아홀 내지 결합홀을 형성함으로써, 접착부재가 상기 홀을 타고 내리면서 각 플레이트가 결합되기 때문에 조립공정을 간소화시킬 수 있는 전류 센싱 저항기의 제조방법을 제공하는 것이다.
또한, 본 발명의 목적은 하층과 상층으로 구성되는 "ㄴ"자 형상의 접착부재를 통해 하부 플레이트와 상부 플레이트와 저항 플레이트를 일체로 결합할 수 있는 저항 플레이트의 전류 센싱 저항기의 제조방법을 제공하는 것이다.
이를 위해 본 발명에 따른 전류 센싱 저항기는 세라믹 소재로 이루어지며 전단부 및 후단부에 상하로 관통된 비아홀이 형성되는 하부 플레이트와; 상기 하부 플레이트 상에 형성되고 금속 소재로 이루어지는 저항 플레이트와; 상기 저항 플레이트 상에 형성되고 세라믹 소재로 이루어지는 상부 플레이트와; 상기 하부 플레이트의 전단부 및 후단부에 형성되어 상기 저항 플레이트를 통전시키는 한 쌍의 단자부;를 포함하되, 상기 저항 플레이트에서 발생한 열은 상기 하부 플레이트 및 상부 플레이트를 통해 상하로 방출되는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 각 단자부는 상기 하부 플레이트의 상면에 형성되는 상부단자와, 상기 하부 플레이트의 하면에 형성되는 하부단자와, 상기 비아홀 내에 형성되어 상기 상부단자와 하부단자를 접속하는 접속부를 포함하는 단자부;로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 하부 플레이트와 저항 플레이트는 상기 상부단자 상에 형성되어 상기 저항 플레이트와 결합하는 제1상부 접착부와, 상기 접속부 상에 형성되고 상기 제1상부 접착부와 결합하는 제1연결부에 의해 결합되는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 저항 플레이트와 상부 플레이트는 상기 상부 플레이트의 하면에 형성된 하부 인쇄부와, 상기 하부 인쇄부 상에 형성되는 제2하부 접착부에 의해 결합하는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 저항 플레이트의 전단부 및 후단부에는 상하로 관통형성된 제1결합홀이 형성되고, 상기 제1결합홀에는 상기 제1상부 접착부와 제2하부 접착부를 결합하는 제2연결부가 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 상부 플레이트의 전단부 및 후단부에는 상하로 관통형성된 제2결합홀이 형성되고, 상기 상부 플레이트의 상면 및 하면에는 각각 상부 인쇄부와, 하부 인쇄부가 형성되며, 상기 상부 플레이트와 저항 플레이트는 상기 상부 인쇄부 상에 형성되는 제2상부 접착부와, 상기 제2결합홀에 형성되어 상기 제2상부 접착부와 제2연결부를 결합하는 제3연결부에 의해 결합하는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 상부단자, 하부단자 및 인쇄부는 은 페이스트로 이루어지고, 상기 접착부 및 연결부는 주석, 은 및 구리 중 적어도 하나를 포함하는 합금으로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 저항 플레이트는 상기 하부 플레이트 및 상부 플레이트의 폭보다 작게 구성되어 상기 저항 플레이트의 좌우로 절연공간이 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 절연공간에는 상기 하부 플레이트와 상부 플레이트를 접착하고 길이방향으로 배치되는 절연막이 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법은 길이방향으로 일정 간격 이격된 복수 개로 이루어지는 길이방향 절단홈 및 폭방향 절단홈으로 구획되는 다수의 하부 플레이트가 배치된 하부 세라믹기판을 마련하는 S1단계와; 길이방향으로 인접한 하부 플레이트들을 구획하는 상기 폭방향 절단홈에 비아홀을 형성하는 S2단계와; 상기 하부 세라믹기판의 상면과 하면에 각각 상기 폭방향 절단홈의 전ㆍ후 영역에 은 페이스트로 이루어지는 상부단자 및 하부단자를 인쇄하는 S3단계와; 상기 상부단자 상에 제1접착부재를 형성하고 상기 하부 플레이트들에 대응하는 상기 저항 플레이트들을 적층하는 S4단계와; 상기 저항 플레이트들 상에 제2접착부재를 형성하고, 상기 하부 플레이트들에 대응하는 상부 플레이트들을 적층하는 S5단계와; 상기 제1, 2접착부재를 가열, 용융하여 상기 하부 플레이트, 저항 플레이트 및 상부 플레이트를 결합하는 S6단계와; 상기 하부 세라믹기판을 상기 길이방향 절단홈 및 폭방향 절단홈을 따라 절단하는 S7단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법의 S6단계는 주석, 은 및 구리 중 적어도 하나를 포함하는 합금인 상기 제1, 2접착부재가 솔더링되어 이루어지며, 상기 제1접착부재는 용융되어 상기 비아홀을 따라 흘러내리면서 솔더링되는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법의 상부 플레이이트의 하면에는 은 페이스트로 인쇄된 하부 인쇄부가 형성되고, 상기 S5단계의 제2접착부재는 상기 하부 인쇄부에 접착되는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법의 저항 플레이트는 전단부 및 후단부에 상하로 관통형성되는 제1결합홀이 형성되고, 상기 S6단계에서 상기 제2접착부재는 용융되어 상기 제1결합홀을 따라 흘러내리면서 솔더링되는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법은 하부 플레이트의 전단부 및 후단부에 상하로 관통되는 비아홀을 형성하고, 상기 하부 플레이트의 상면, 하면 및 비아홀에 각각 은 페이스트를 인쇄하여 상부단자, 하부단자 및 상기 상부단자와 하부단자를 연결하는 제1접속부를 형성하는 단계와; 상기 저항 플레이트의 전단부 및 후단부에 상하로 관통되는 제1결합홀을 형성하는 단계와; 상기 상부 플레이트의 전단부 및 후단부에 상하로 관통되는 제2결합홀을 형성하고, 상기 상부 플레이트의 상면, 하면 및 제2결합홀에 각각 은 페이스트를 인쇄하여 하부 인쇄부, 상부 인쇄부 및 상기 상부 인쇄부와 하부 인쇄부를 연결하는 제2접속부를 형성하는 단계와; 상기 하부 플레이트와, 저항 플레이트와, 상부 플레이트를 순차적으로 적층하고, 상기 상부 플레이트의 상부 인쇄부 상에 주석, 은 및 구리 중 적어도 하나를 포함하는 합금으로 이루어지는 접착부재를 도포하는 단계와; 상기 접착부재를 가열, 용융하여 용융된 상기 접착부재가 상기 제2결합홀, 제1결합홀 및 비아홀을 따라 흘러내리면서 솔더링되어 상기 하부 플레이트, 저항 플레이트 및 상부 플레이트를 결합하는 단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법은 전단부 및 후단부에 상하로 관통된 비아홀이 형성된 하부 플레이트를 마련하는 S11단계와; 상기 하부 플레이트의 전단부 및 후단부에 접착부재를 형성하는 S12단계와; 전단부 및 후단부에 끼움홈이 형성된 저항 플레이트를 마련하고, 상기 끼움홈이 상기 접착부재에 끼운 상태에서 상기 저항플레이트를 상기 하부 플레이트 상에 적층하는 S13단계와; 상기 접착부재 상에 상기 상부 플레이트를 적층하는 S14단계; 상기 접착부재를 가열하여 상기 하부 플레이트, 하부 플레이트 및 저항 플레이트를 일체로 결합하는 S15단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법의 접착부재는 상기 저항 플레이트가 안착되는 하층과, 상기 저항 플레이트 보다 높게 형성되고 상기 상부 플레이트가 안착되는 상층으로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법의 접착부재는 상기 끼움홈에 대응하는 형상으로 이루어지고 상기 저항 플레이트 보다 높게 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법의 접착부재는 상기 비아홀과 이격되도록 배치되는 것을 특징으로 한다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법의 S11단계는 하부 세라믹기판을 길이방향 절단홈 및 폭방향 절단홈으로 가절단하여 다수의 상기 하부 플레이트로 구획한 후, 상기 폭방향 절단홈 상에 상기 비아홀을 형성하여 이루어지며,
상기 S15단계 이후에 상기 가절단된 하부 플레이트를 절단하여 분리하는 S16단계;를 더 포함하는 것을 특징으로 한다.
이상과 같은 구성의 본 발명에 따른 전류 센싱 저항기는 저항 플레이트의 상하로 하부 플레이트와 상부 플레이트가 배치되기 때문에 상기 저항체의 발열이 상하로 방출되어 방열특성이 향상시킬 수 있다.
또한, 본 발명에 따른 전류 센싱 저항기는 저항 플레이트를 상기 하부 플레이트와 상부 플레이트보다 좁게 구성함으로써 절연공간을 확보하고, 상기 절연공간 또는 상기 절연공간에 설치되는 절연막을 통해 저항 플레이트가 외부소자와 통전되는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법은 하부 플레이트에 비아홀을 형성함으로써, 하부단자와 상부단자를 손쉽게 접속할 수 있는 효과가 있다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법은 하부, 저항 및 상부 플레이트에 비아홀 내지 결합홀을 형성함으로써, 접착부재가 상기 홀을 타고 내리면서 각 플레이트가 결합되기 때문에 조립공정을 간소화시킬 수 있는 효과가 있다.
또한, 본 발명에 따른 전류 센싱 저항기의 제조방법은 하층과 상층으로 구성되는 "ㄴ"자 형상의 접착부재를 통해 하부 플레이트와 상부 플레이트와 저항 플레이트를 일체로 결합할 수 있는 효과가 있다.
도 1은 본 발명에 따른 전류 센싱 저항기의 제1실시예를 도시하는 사시도이다.
도 2는 본 발명에 따른 전류 센싱 저항기의 제1실시예를 도시하는 분해사시도이다.
도 3a는 본 발명에 따른 전류 센싱 저항기의 제1실시예를 도시하는 도 1의 A-A단면도이고, 도 3b 및 도 3c는 본 발명의 절연공간에 절연막이 형성된 모습을 도시하는 분해사시도 및 B-B방향 단면도이며, 도 3d 및 도 3e는 도 3b 및 도 3c와 다른 구조의 절연막이 형성된 모습을 도시하는 분해사시도 및 측면도이다.
도 4는 도 3a와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제2실시예를 도시하는 단면도이다.
도 5는 도 3a와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제3실시예를 도시하는 단면도이다.
도 6은 도 2와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제4실시예를 도시하는 분해사시도이다.
도 7은 도 3a와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제4실시예를 도시하는 단면도이다.
도 8은 도 7의 접착부재와 다른 구조의 접착부재를 구비한 전류 센싱 저항기를 도시하는 단면도이다.
도 9a 내지 도 9f는 본 발명에 따른 전류 센싱 저항기의 제조방법의 일실시예를 도시하는 도면들이다.
도 10a 내지 도 10d는 본 발명에 따른 전류 센싱 저항기의 다른 제조방법을 도시하는 도면이다.
도 11a 및 11b는 본 발명에 따른 전류 센싱 저항기의 또 다른 제조방법을 도시하는 도면이다.
도 12는 도 8의 분해사시도이다.
도 13은 종래 칩 저항기의 구조를 도시하는 단면도이다.
도 2는 본 발명에 따른 전류 센싱 저항기의 제1실시예를 도시하는 분해사시도이다.
도 3a는 본 발명에 따른 전류 센싱 저항기의 제1실시예를 도시하는 도 1의 A-A단면도이고, 도 3b 및 도 3c는 본 발명의 절연공간에 절연막이 형성된 모습을 도시하는 분해사시도 및 B-B방향 단면도이며, 도 3d 및 도 3e는 도 3b 및 도 3c와 다른 구조의 절연막이 형성된 모습을 도시하는 분해사시도 및 측면도이다.
도 4는 도 3a와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제2실시예를 도시하는 단면도이다.
도 5는 도 3a와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제3실시예를 도시하는 단면도이다.
도 6은 도 2와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제4실시예를 도시하는 분해사시도이다.
도 7은 도 3a와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제4실시예를 도시하는 단면도이다.
도 8은 도 7의 접착부재와 다른 구조의 접착부재를 구비한 전류 센싱 저항기를 도시하는 단면도이다.
도 9a 내지 도 9f는 본 발명에 따른 전류 센싱 저항기의 제조방법의 일실시예를 도시하는 도면들이다.
도 10a 내지 도 10d는 본 발명에 따른 전류 센싱 저항기의 다른 제조방법을 도시하는 도면이다.
도 11a 및 11b는 본 발명에 따른 전류 센싱 저항기의 또 다른 제조방법을 도시하는 도면이다.
도 12는 도 8의 분해사시도이다.
도 13은 종래 칩 저항기의 구조를 도시하는 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명에 따른 전류 센싱 저항기의 제1실시예를 도시하는 사시도이고, 도 2는 본 발명에 따른 전류 센싱 저항기의 제1실시예를 도시하는 분해사시도이며, 도 3a는 본 발명에 따른 전류 센싱 저항기의 제1실시예를 도시하는 도 1의 A-A단면도이다.
도 1 내지 도 3a를 참조하면, 본 발명에 따른 전류 센싱 저항기(100)는 크게 하부 플레이트(110)와, 상부 플레이트(150)와, 상기 하부 플레이트(110)와 상부 플레이트(150) 사이에 배치되는 저항 플레이트(130)를 포함한다.
상기 하부 플레이트(110)는 세라믹 소재로 이루어지며 저항 플레이트(130)에서 발생하는 열을 하부로 방출하는 역할을 하는 것으로서, 전단부 및 후단부에 각각 상하로 관통된 비아홀(111) 및 단자부(113)가 형성된다.
상기 단자부(113)는 기판(300) 상에 직접 표면 실장할 수 있도록 상기 하부 플레이트(110)의 하면에 형성되는 하부단자(114)과, 상면에 형성되어 상기 저항 플레이트(130)와 접속되는 상부단자(115)과, 상기 비아홀(111)에 형성되고 하부단자(114)과 상부단자(115)을 전기적으로 접속시키는 접속부(116)로 이루어진다. 그리고 상기 하부단자(114)과, 상부단자(115)과, 접속부(116)는 모두 은 페이스트를 인쇄하여 형성할 수 있다.
상기 비아홀(111)은 내면에 상기 접속부(116)가 인쇄되도록 상하로 관통된 공간을 제공하는 것으로서, 반원통 형상인 것을 예시할 수 있다.
상기 저항 플레이트(130)는 금속 소재, 예를 들어 Ni, Cr 및 Cu 중에서 적어도 두 금속의 합금으로 이루어지는 것으로서, 상기 하부 플레이트(110) 상에 적층되고, 상기 한 쌍의 단자부(113)를 통해 기판(300)의 패턴단자(301)와 통전가능하도록 접속된다.
상기 단자부(113) 상에는 제1접착부재(120)가 형성되며, 구체적으로 상부단자(115) 상에 형성되는 제1상부 접착부(123)와, 접속부(116) 상에 형성되는 제1연결부(122)와, 상기 하부단자 상에 형성되는 제1하부 접착부(121)가 형성된다.
그리고 상기 접착부재는 일반 접착성 수지에 비해 열전도성이 우수한 주석, 은 및 구리 중 적어도 하나를 포함하는 합금으로 이루어지는 것을 예시할 수 있다.
상기 상부 플레이트(150)는 상기 저항 플레이트(130) 상에 적층되어 상기 저항 플레이트(130)에서 발생한 열을 방출하는 역할을 하는 것으로서, 세라믹 소재로 이루어지는 것이 바람직하다.
상기 상부 플레이트(150)와 저항 플레이트(130)는 상부 플레이트(150)의 하면에 형성된 제2하부 인쇄부(151)와, 상기 제2하부 인쇄부(151) 상에 형성되는 제2하부 접착부(141)에 의해 결합할 수 있다. 여기서, 상기 하부 인쇄부(151)는 은 페이스트이고, 제2하부 접착부(141)는 접착력 및 열 전도성이 우수한 주석, 은 및 구리 중 적어도 하나를 포함하는 합금으로 이루어지는 것이 바람직하다.
이와 같이, 본 발명의 전류 센싱 저항기(100)는 저항 플레이트(130)의 상하로 하부 플레이트(110)와 상부 플레이트(150)가 배치되기 때문에 저항 플레이트(130)에서 발생한 열이 상하로 방출되어 방열 특성이 향상된다.
본 발명에서는 저항 플레이트(130)를 상기 하부 플레이트(110) 및 상부 플레이트(150)보다 폭이 좁게 구성하여 저항 플레이트(130)의 좌우에 절연공간(131) 형성되므로, 저항 플레이트(130)의 좌우측으로 통전되는 것을 방지할 수 있는 장점이 있다.
도 3b 및 도 3c는 본 발명의 절연공간에 절연막이 형성된 모습을 도시하는 분해사시도 및 B-B방향 단면도이며, 도 3d 및 도 3e는 도 3b 및 도 3c와 다른 구조의 절연막이 형성된 모습을 도시하는 분해사시도 및 측면도이다.
도 3b 내지 도 3e를 참조하면, 상기 절연공간(131)에 절연막(133)을 형성할 수 있다.
상기 절연막(133)은 접착성이 있는 소재, 예를 들어 에폭시와 같은 수지로 이루어져 상부 플레이트(150)와 하부 플레이트(110)를 접착시킬 수 있다.
상기 절연막(133)은 도 3b, 3c와 같이 상기 상부 플레이트(150)와, 하부 플레이트(110) 사이의 절연공간(131) 상에 길이 방향으로 하나가 배치될 수도 있고, 도 3d, 3e와 같이 길이방향으로 일정 간격 이격된 복수 개의 절연막(133a,133b,133c)로 이루어질 수도 있다. 이때, 상기 절연막(133)은 저항 플레이트(130)의 좌우 측면과 이격될 수도 있고, 접할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 전류 센싱 저항기의 다른 실시예들을 상세히 설명한다. 다만, 앞서 설명한 구성과 동일하거나 유사한 구성에 대해서는 그 자세한 설명을 생략한다.
도 4는 도 3a와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제2실시예를 도시하는 단면도이다.
도 4를 참조하면, 본 실시예에서는 저항 플레이트(130)의 전단부 및 후단부에 상하로 관통형성된 제1결합홀(143)이 형성된다.
상기 제1결합홀(143)에는 제1상부 접착부(123)와 제2하부 접착부(141)를 결합하는 제2연결부(144)가 형성되도록 구성할 수 있다.
도 5는 도 3a와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제3실시예를 도시하는 단면도이다.
도 5를 참조하면, 본 실시예에서는 상기 상부 플레이트(150)의 전단부 및 후단부에는 상하로 관통형성된 제2결합홀(155)이 형성되고, 그 상면과 하면에 각각 상부 인쇄부(153)와, 하부 인쇄부(151)가 형성되도록 구성할 수 있다.
그리고 상기 상부 플레이트(150)와 저항 플레이트(130)는 상기 상부 인쇄부(153) 상에 형성되는 제2상부 접착부(142)와, 상기 제2결합홀(155)에 형성되어 상기 제2상부 접착부(142)와 제2연결부(144)를 결합하는 제3연결부(157)에 의해 결합하게 된다.
이와 같이, 상기 비아홀(111), 제1결합홀(143) 및 제2결합홀(155)이 서로 연통된 구조로 이루어지고, 각 홀 내에 제1연결부(122), 제2연결부(144) 및 제3연결부(157)가 일체로 결합할 수 있다.
또한, 상부 플레이트를 하부 플레이트와 동일한 구조로 이루어짐으로써, 제조 공정에서 상부 플레이트와 하부 플레이트를 별개로 제조할 필요없이 서로 혼용하여 사용할 수 있는 장점이 있다.
또한, 저항기를 기판에 접속하는 경우 솔더의 젖음성에 의해 솔더(303)가 상기 각 연결부(122,144,157)를 타고 올라가 견고하게 표면실장이 된다.
도 6은 도 2와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제4실시예를 도시하는 분해사시도이고, 도 7은 도 3a와 대응되는 것으로서, 본 발명에 따른 전류 센싱 저항기의 제4실시예를 도시하는 단면도이며, 도 9는 도 8의 접착부재와 다른 구조의 접착부재를 구비한 전류 센싱 저항기를 도시하는 단면도이다.
도 6 및 도 7을 참조하면, 본 실시예에서는 저항 플레이트(130)의 전단부 및 후단부에 끼움홈(145)이 형성된다.
그리고 접착부재(125)는 상기 저항 플레이트(130)가 안착되는 하층(126)과, 상기 저항 플레이트(130) 보다 높게 형성되고 상기 상부 플레이트(150)가 안착되는 상층(128)으로 이루어진다.
상기 끼움홈(145)의 세 면은 상기 상층(128)의 측면에 접착되고, 저항 플레이트(130)의 하면은 상기 하층(126)의 상면에 접착된다.
그리고 상기 상부 플레이트(150)는 상기 상층(128)의 상면에 접착하게 된다.
이와 같이, 접착부재(125)를 계단형으로 구성하고, 상기 저항 플레이트(130)에 끼움홈(145)을 형성함으로써, 하나의 접착부재(125)에 의해 하부 플레이트(110), 저항 플레이트(130) 및 상부 플레이트(150)를 동시에 접착시킬 수 있는 장점이 있다.
도 6 및 도 8을 참조하면, 접착부재(125a)는 도 7과 달리 계단형으로 이루어지지 않고 평판 형상으로 이루어지고, 상기 저항 플레이트(130)가 상기 하부 플레이트(110)에 접한 상태로 끼움홈(145)이 상기 접착부재(125a)에 끼워져 접착하게 된다. 따라서, 저항 플레이트(130)가 상기 하부 플레이트(110)의 접촉면적이 증가함에 따라 열이 하부 플레이트를 통해 보다 용이하게 방출될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 전류 센싱 저항기의 제조방법을 설명한다.
도 9a 내지 도 9f는 본 발명에 따른 전류 센싱 저항기의 제조방법의 일실시예를 도시하는 도면들이다.
도 9a 내지 도 9f를 참조하면, 본 발명에 따른 전류 센싱 저항기의 제조방법은 크게 S1단계 내지 S7단계로 이루어질 수 있다.
도 9a를 참조하면, 상기 S1단계는 길이방향 절단홈(201) 및 폭방향 절단홈(203)으로 구획되는 다수의 하부 플레이트가 배치된 하부 세라믹기판(200)을 마련하는 단계이다.
이때, 상기 길이방향 절단홈(201) 및 폭방향 절단홈(203)은 하부 플레이트(110)의 적어도 일면에 형성되어 가절단이 이루어지도록 하는 것으로서, 조립이 완료된 후에 하부 세라믹기판(200)에서 하부 플레이트를 쉽게 분리할 수 있도록 한다.
도 9b를 참조하면, 상기 S2단계는 길이방향으로 인접한 하부 플레이트(110)들을 구획하는 상기 폭방향 절단홈(203)의 중심에 비아홀(111)을 형성하는 단계이다. 따라서 S7단계에서 분리된 하부 플레이트(110)의 비아홀(111)은 도 2와 같이 반원통 형상으로 이루어지게 된다.
상기 S3단계는 상기 하부 세라믹기판(200)의 상면과 하면에 각각 상기 폭방향 절단홈(203)의 전ㆍ후 영역에 은 페이스트로 이루어지는 상부단자(115) 및 하부단자(114)를 인쇄하는 단계이다.
그리고 도 9c를 참조하면, 상기 S3단계에서 상부단자(115) 및 하부단자(114)를 인쇄하는 과정에서 비아홀(111)의 내벽에도 은 페이스트가 도포되어 상부단자(115)와 하부단자(114)가 서로 접속된다.
도 9d를 참조하면, 상기 S4단계는 상기 상부단자(115) 상에 제1접착부재(120)를 도포하고 상기 하부 플레이트(110)들에 대응하는 상기 저항 플레이트(130)들을 적층하는 단계이다.
도 9e를 참조하면, 상기 S5단계는 상기 저항 플레이트(130)들 상에 제2접착부(141)를 형성하고, 상기 하부 플레이트(110)들에 대응하는 상부 플레이트(150)들을 적층하는 단계이다.
이때, 상기 상부 플레이트(150)의 하면에는 은 페이스트로 인쇄된 하부 인쇄부(151)가 형성되기 때문에 세락믹 소재의 상부 플레이트(150)와 제2접착부(141)가 접착할 수 있게 된다. 즉 제2접착부(141)는 상술한 바와 같이 금속 합금으로 이루어지기 때문에 세라믹 소재의 상부 플레이트(150)에 직접 접착되지 않고 은 페이스트로 이루어진 하부 인쇄부(151)를 통해 접착하기 때문이다.
도 9e 및 도 9f를 함께 참조하면, 상기 S6단계는 상기 제1접착부재, 제22접착부(120,141)를 가열, 용융하여 상기 하부 플레이트(110), 저항 플레이트(130) 및 상부 플레이트(150)를 결합하는 단계이다.
즉, 상기 S6단계는 주석, 은 및 구리 중 적어도 하나를 포함하는 합금인 상기 제1접착부재, 제2접착부(120,141)가 솔더링되어 이루어지며, 상기 제1접착부재(120)는 용융되어 상기 비아홀(111)을 따라 흘러내리면서 솔더링된다.
이때, 제1접착부재, 제2접착부(120,141)는 핫 플레이트(hot plate) 상에서 가열될 수도 있고, 챔버(C)에서 리플로우(reflow) 공정을 통해 가열될 수도 있다.
그리고 상기 저항 플레이트(130)는 전단부 및 후단부에 상하로 관통형성되는 제1결합홀(143)이 형성될 수 있다.(도 5참조) 따라서 상기 S6단계에서 상기 제2접착부(141)는 용융되어 상기 제1결합홀(143)을 따라 흘러내리면서 솔더링될 수도 있다.
도 9a를 다시 참조하면, 상기 S7단계는 상기 하부 세라믹기판(200)을 상기 길이방향 절단홈(201) 및 폭방향 절단홈(203)을 따라 절단하는 단계이다.
상기 S1단계에서 하부 세라믹기판(200) 상에 절단홈(201,203)을 통해 가절단이 이루어진 상태이므로 S7단계에서는 예를 들어, 작업자가 손으로 하부 세라믹기판을 구부리는 간단한 동작만으로도 손쉽게 하부 플레이트를 분리할 수 있게 된다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 전류 센싱 저항기의 다른 제조방법을 설명한다.
도 10a 내지 도 10d는 본 발명에 따른 전류 센싱 저항기의 다른 제조방법을 도시하는 도면이다.
먼저, 도 9a 내지 도 9c를 다시 참조하면, 본 실시예에서도 앞서 설명한 실시예와 마찬가지로 하부 플레이트(110)의 전단부 및 후단부에 상하로 관통되는 비아홀(111)을 형성하고, 상기 하부 플레이트(110)의 상면, 하면 및 비아홀(111)에 각각 은 페이스트를 인쇄하여 상부단자(115), 하부단자(114) 및 상기 상부단자(115)와 하부단자(114)를 연결하는 제1접속부(116)를 형성하는 단계를 포함한다.
다음으로, 도 10a 내지 도 10d를 함께 참조하면, 본 실시예에서는 저항 플레이트(130)의 전단부 및 후단부에 상하로 관통되는 제1결합홀(143)을 형성하는 단계와, 상기 상부 플레이트(150)의 전단부 및 후단부에 상하로 관통되는 제2결합홀(155)을 형성하고, 상기 상부 플레이트(150)의 상면, 하면 및 제2결합홀(155)에 각각 은 페이스트를 인쇄하여 하부 인쇄부(151), 상부 인쇄부(153) 및 상기 상부 인쇄부(153)와 하부 인쇄부(151)를 연결하는 제2접속부(116)를 형성하는 단계와, 상기 하부 플레이트(110)와, 저항 플레이트(130)와, 상부 플레이트(150)를 순차적으로 적층하고, 상기 상부 플레이트(150)의 상부 인쇄부(153) 상에 주석, 은 및 구리 중 적어도 하나를 포함하는 합금으로 이루어지는 접착부재(140)를 도포하는 단계와, 상기 접착부재(140)를 가열, 용융하여 용융된 상기 접착부재(140)가 상기 제2결합홀(155), 제1결합홀(143) 및 비아홀(111)을 따라 흘러내리면서 솔더링되어 상기 하부 플레이트(110), 저항 플레이트(130) 및 상부 플레이트(150)를 일체로 결합하는 단계를 포함할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 전류 센싱 저항기의 다른 제조방법을 설명한다.
도 11a 및 11b는 본 발명에 따른 전류 센싱 저항기의 또 다른 제조방법을 도시하는 도면이고, 도 12는 도 8의 분해사시도이다.
도 11a, 11b 및 도 6, 7을 함께 참조하면, 본 실시예에서는 전단부 및 후단부에 상하로 관통된 비아홀(111)이 형성된 하부 플레이트(110)를 마련하는 S11단계와, 상기 하부 플레이트(110)의 전단부 및 후단부에 접착부재(125)를 형성하는 S12단계와, 전단부 및 후단부에 끼움홈(145)이 형성된 저항 플레이트(130)를 마련하고, 상기 끼움홈(145)에 상기 접착부재(125)를 끼운 상태에서 상기 저항 플레이트(130)를 상기 하부 플레이트(110) 상에 적층하는 S13단계와, 상기 접착부재(125) 상에 상기 상부 플레이트(150)를 적층하는 S14단계와, 상기 접착부재(125)를 가열하여 상기 하부 플레이트(110), 상부 플레이트(150) 및 저항 플레이트(130)를 일체로 결합하는 S15단계를 포함할 수 있다.
그리고, 상기 S11단계는 하부 세라믹기판(200)을 길이방향 절단홈(201) 및 폭방향 절단홈(203)으로 가절단하여 다수의 상기 하부 플레이트(110)로 구획한 후, 상기 폭방향 절단홈(203) 상에 상기 비아홀(111)을 형성하여 이루어진다.
여기서, 상기 접착부재(125)는 상기 저항 플레이트(130)가 안착되는 하층(126)과, 상기 저항 플레이트(130)보다 높게 형성되고 상기 상부 플레이트(150)가 안착되는 상층(128)으로 이루어진다. 그리고 상기 상층(128)이 상기 저항 플레이트(130)보다 높게 형성됨으로써, 상기 접착부재(125)가 가열되어 용융하면서 상부 플레이트(150)와 저항 플레이트(130) 사이의 틈을 메워 견고하게 결합할 수 있다.
상기 접착부재는 인쇄 방식, 예를 들어 3D 프린팅 방식을 이용하여 형성할 수 있다.
그리고 상기 접착부재(125)는 상기 비아홀(111)과 이격되도록 배치하여 절단되기 전의 비아홀(111)이 완전히 막히는 것을 방지하는 것이 바람직하다.
왜냐하면, 비아홀(111)이 완전히 막히게 되면 S16단계에서 가절단된 하부 플레이트(110)를 절단할 때, 절단부재가 분리되지 않아 불량이 발생할 수 있기 때문이다.
한편, 도 12 및 도 8을 함께 참조하면, 상기 접착부재(125a)는 상기 끼움홈(145)에 대응하는 형상, 예를 들어 사각 평판 형상으로 이루어질 수 있다. 이 경우 접착부재의 구조가 간단하여 일반적으로 널리 사용되는 인쇄 방식 내지 마스킹 방식을 이용할 수 있고, 도 11a, 11b와 달리 하부 플레이트와 저항 플레이트 사이의 간격을 없앨 수 있는 장점이 있다. 상기 접착부재는 상술한 바와 같이, 상기 저항 플레이트보다 높게 형성하여야 접착력을 높일 수 있다.
한편, 본 발명의 상세한 설명 및 첨부도면에서는 구체적인 실시예에 관해 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.
100 : 저항기 110 : 하부 플레이트
111 : 비아홀 113 : 단자부
114 : 하부단자 115 : 상부단자
116 : 접속부 120 : 제1접착부재
121 : 제1하부 접착부 122 : 제1연결부
123 : 제1상부 접착부 125 : 접착부재 125a
126 : 하층 128 : 상층
130 : 저항 플레이트 131 : 절연공간
133 : 절연막 140 : 제2접착부재
141 : 제2하부 접착부 142 : 제2상부 접착부
143 : 제1결합홀 144 : 제2연결부
145 : 끼움홈 150 : 상부 플레이트
151 : 하부 인쇄부 153 : 상부 인쇄부
155 : 제2결합홀 157 : 제3연결부
200 : 하부 세라믹기판 201 : 길이방향 절단홈
203 : 폭방향 절단홈 300 : 기판
301 : 패턴단자 303 : 솔더
C : 챔버
111 : 비아홀 113 : 단자부
114 : 하부단자 115 : 상부단자
116 : 접속부 120 : 제1접착부재
121 : 제1하부 접착부 122 : 제1연결부
123 : 제1상부 접착부 125 : 접착부재 125a
126 : 하층 128 : 상층
130 : 저항 플레이트 131 : 절연공간
133 : 절연막 140 : 제2접착부재
141 : 제2하부 접착부 142 : 제2상부 접착부
143 : 제1결합홀 144 : 제2연결부
145 : 끼움홈 150 : 상부 플레이트
151 : 하부 인쇄부 153 : 상부 인쇄부
155 : 제2결합홀 157 : 제3연결부
200 : 하부 세라믹기판 201 : 길이방향 절단홈
203 : 폭방향 절단홈 300 : 기판
301 : 패턴단자 303 : 솔더
C : 챔버
Claims (20)
- 세라믹 소재로 이루어지며 전단부 및 후단부에 상하로 관통된 비아홀이 형성되는 하부 플레이트와;
상기 하부 플레이트 상에 형성되고 금속 소재로 이루어지는 저항 플레이트와;
상기 저항 플레이트 상에 형성되고 세라믹 소재로 이루어지는 상부 플레이트와;
상기 하부 플레이트의 전단부 및 후단부에 형성되어 상기 저항 플레이트를 통전시키는 한 쌍의 단자부;를 포함하되,
상기 저항 플레이트에서 발생한 열은 상기 하부 플레이트 및 상부 플레이트를 통해 상하로 방출되며,
상기 저항 플레이트는 상기 하부 플레이트 및 상부 플레이트의 폭보다 작게 구성되어 상기 저항 플레이트의 좌우로 절연공간이 마련되되,
상기 절연공간은 상기 저항 플레이트가 그 길이방향으로 흐르는 전류의 메인경로를 기준으로 측방향으로 통전되는 것을 방지하는 것을 특징으로 하는 전류 센싱 저항기. - 제1항에 있어서,
상기 각 단자부는,
상기 하부 플레이트의 상면에 형성되는 상부단자와, 상기 하부 플레이트의 하면에 형성되는 하부단자와, 상기 비아홀 내에 형성되어 상기 상부단자와 하부단자를 접속하는 접속부를 포함하는 단자부;로 이루어지는 것을 특징으로 하는 전류 센싱 저항기. - 제2항에 있어서,
상기 하부 플레이트와 저항 플레이트는,
상기 상부단자 상에 형성되어 상기 저항 플레이트와 결합하는 제1상부 접착부와, 상기 접속부 상에 형성되고 상기 제1상부 접착부와 결합하는 제1연결부에 의해 결합되는 것을 특징으로 하는 전류 센싱 저항기. - 제3항에 있어서,
상기 저항 플레이트와 상부 플레이트는,
상기 상부 플레이트의 하면에 형성된 하부 인쇄부와, 상기 하부 인쇄부 상에 형성되는 제2하부 접착부에 의해 결합하는 것을 특징으로 하는 전류 센싱 저항기. - 제4항에 있어서,
상기 저항 플레이트의 전단부 및 후단부에는 상하로 관통형성된 제1결합홀이 형성되고,
상기 제1결합홀에는 상기 제1상부 접착부와 제2하부 접착부를 결합하는 제2연결부가 형성되는 것을 특징으로 하는 전류 센싱 저항기. - 제5항에 있어서,
상기 상부 플레이트의 전단부 및 후단부에는 상하로 관통형성된 제2결합홀이 형성되고,
상기 상부 플레이트의 상면 및 하면에는 각각 상부 인쇄부와, 하부 인쇄부가 형성되며,
상기 상부 플레이트와 저항 플레이트는,
상기 상부 인쇄부 상에 형성되는 제2상부 접착부와, 상기 제2결합홀에 형성되어 상기 제2상부 접착부와 제2연결부를 결합하는 제3연결부에 의해 결합하는 것을 특징으로 하는 전류 센싱 저항기. - 제3항 내지 제6항 중 어느 하나의 항에 있어서,
상기 상부단자, 하부단자 및 인쇄부는 은 페이스트로 이루어지고,
상기 접착부 및 연결부는 주석, 은 및 구리 중 적어도 하나를 포함하는 합금으로 이루어지는 것을 특징으로 하는 전류 센싱 저항기. - 삭제
- 제1항에 있어서,
상기 절연공간에는 상기 하부 플레이트와 상부 플레이트를 접착하고 길이방향으로 배치되는 절연막이 형성되는 것을 특징으로 하는 전류 센싱 저항기. - 제9항에 있어서,
상기 절연막은 길이방향으로 일정 간격 이격된 복수 개로 이루어지는 것을 특징으로 하는 전류 센싱 저항기. - 저항 플레이트의 상하로 하부 플레이트 및 상부 플레이트가 배치된 구조의 전류 센싱 저항기의 제조방법에 있어서,
길이방향 절단홈 및 폭방향 절단홈으로 구획되는 다수의 하부 플레이트가 배치된 하부 세라믹기판을 마련하는 S1단계와;
길이방향으로 인접한 하부 플레이트들을 구획하는 상기 폭방향 절단홈에 비아홀을 형성하는 S2단계와;
상기 하부 세라믹기판의 상면과 하면에 각각 상기 폭방향 절단홈의 전ㆍ후 영역에 은 페이스트로 이루어지는 상부단자 및 하부단자를 인쇄하는 S3단계와;
상기 상부단자 상에 제1접착부재를 형성하고 상기 하부 플레이트들에 대응하는 상기 저항 플레이트들을 적층하는 S4단계와;
상기 저항 플레이트들 상에 제2접착부재를 형성하고, 상기 하부 플레이트들에 대응하는 상부 플레이트들을 적층하는 S5단계와;
상기 제1, 2접착부재를 가열, 용융하여 상기 하부 플레이트, 저항 플레이트 및 상부 플레이트를 결합하는 S6단계와;
상기 하부 세라믹기판을 상기 길이방향 절단홈 및 폭방향 절단홈을 따라 절단하는 S7단계;를 포함하되,
상기 저항 플레이트는 상기 하부 플레이트 및 상부 플레이트의 폭보다 작게 구성되어 상기 저항 플레이트의 좌우로 절연공간이 마련되고,
상기 절연공간은 상기 저항 플레이트가 그 길이방향으로 흐르는 전류의 메인경로를 기준으로 측방향으로 통전되는 것을 방지하는 것을 특징으로 하는 전류 센싱 저항기의 제조방법. - 제11항에 있어서,
상기 S6단계는 주석, 은 및 구리 중 적어도 하나를 포함하는 합금인 상기 제1, 2접착부재가 솔더링되어 이루어지며,
상기 제1접착부재는 용융되어 상기 비아홀을 따라 흘러내리면서 솔더링되는 것을 특징으로 하는 전류 센싱 저항기의 제조방법. - 제12항에 있어서,
상기 상부 플레이이트의 하면에는 은 페이스트로 인쇄된 하부 인쇄부가 형성되고,
상기 S5단계의 제2접착부재는 상기 하부 인쇄부에 접착되는 것을 특징으로 하는 전류 센싱 저항기의 제조방법. - 제13항에 있어서,
상기 저항 플레이트는 전단부 및 후단부에 상하로 관통형성되는 제1결합홀이 형성되고,
상기 S6단계에서 상기 제2접착부재는 용융되어 상기 제1결합홀을 따라 흘러내리면서 솔더링되는 것을 특징으로 하는 전류 센싱 저항기의 제조방법. - 저항 플레이트의 상하로 하부 플레이트 및 상부 플레이트가 배치된 구조의 전류 센싱 저항기의 제조방법에 있어서,
상기 하부 플레이트의 전단부 및 후단부에 상하로 관통되는 비아홀을 형성하고, 상기 하부 플레이트의 상면, 하면 및 비아홀에 각각 은 페이스트를 인쇄하여 상부단자, 하부단자 및 상기 상부단자와 하부단자를 연결하는 제1접속부를 형성하는 단계와;
상기 저항 플레이트의 전단부 및 후단부에 상하로 관통되는 제1결합홀을 형성하는 단계와,
상기 상부 플레이트의 전단부 및 후단부에 상하로 관통되는 제2결합홀을 형성하고, 상기 상부 플레이트의 상면, 하면 및 제2결합홀에 각각 은 페이스트를 인쇄하여 하부 인쇄부, 상부 인쇄부 및 상기 상부 인쇄부와 하부 인쇄부를 연결하는 제2접속부를 형성하는 단계와;
상기 하부 플레이트와, 저항 플레이트와, 상부 플레이트를 순차적으로 적층하고, 상기 상부 플레이트의 상부 인쇄부 상에 주석, 은 및 구리 중 적어도 하나를 포함하는 합금으로 이루어지는 접착부재를 도포하는 단계와;
상기 접착부재를 가열, 용융하여 용융된 상기 접착부재가 상기 제2결합홀, 제1결합홀 및 비아홀을 따라 흘러내리면서 솔더링되어 상기 하부 플레이트, 저항 플레이트 및 상부 플레이트를 결합하는 단계;
를 포함하는 것을 특징으로 하는 전류 센싱 저항기의 제조방법. - 저항 플레이트의 상하로 하부 플레이트 및 상부 플레이트가 배치된 구조의 전류 센싱 저항기의 제조방법에 있어서,
전단부 및 후단부에 상하로 관통된 비아홀이 형성된 하부 플레이트를 마련하는 S11단계와;
상기 하부 플레이트의 전단부 및 후단부에 접착부재를 형성하는 S12단계와;
전단부 및 후단부에 끼움홈이 형성된 저항 플레이트를 마련하고, 상기 끼움홈이 상기 접착부재에 끼운 상태에서 상기 저항플레이트를 상기 하부 플레이트 상에 적층하는 S13단계와;
상기 접착부재 상에 상기 상부 플레이트를 적층하는 S14단계;
상기 접착부재를 가열하여 상기 하부 플레이트, 하부 플레이트 및 저항 플레이트를 일체로 결합하는 S15단계;
를 포함하는 것을 특징으로 하는 전류 센싱 저항기의 제조방법. - 제16항에 있어서,
상기 접착부재는 상기 저항 플레이트가 안착되는 하층과, 상기 저항 플레이트 보다 높게 형성되고 상기 상부 플레이트가 안착되는 상층으로 이루어지는 것을 특징으로 하는 전류 센싱 저항기의 제조방법. - 제16항에 있어서,
상기 접착부재는 상기 끼움홈에 대응하는 형상으로 이루어지고 상기 저항 플레이트 보다 높게 형성되는 것을 특징으로 하는 전류 센싱 저항기의 제조방법. - 제16항에 있어서,
상기 접착부재는 상기 비아홀과 이격되도록 배치되는 것을 특징으로 하는 전류 센싱 저항기의 제조방법. - 제16항에 있어서,
상기 S11단계는 하부 세라믹기판을 길이방향 절단홈 및 폭방향 절단홈으로 가절단하여 다수의 상기 하부 플레이트로 구획한 후, 상기 폭방향 절단홈 상에 상기 비아홀을 형성하여 이루어지며,
상기 S15단계 이후에 상기 가절단된 하부 플레이트를 절단하여 분리하는 S16단계;를 더 포함하는 것을 특징으로 하는 전류 센싱 저항기의 제조방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140100332A KR101513400B1 (ko) | 2014-08-05 | 2014-08-05 | 전류 센싱 저항기 및 그 제조방법 |
TW104122644A TW201606811A (zh) | 2014-08-05 | 2015-07-13 | 電流感測電阻器及其製造方法 |
JP2015150867A JP2016039371A (ja) | 2014-08-05 | 2015-07-30 | 電流センシング抵抗器及びその製造方法 |
DE102015112723.7A DE102015112723A1 (de) | 2014-08-05 | 2015-08-03 | Strommesswiderstand und Verfahren zum Herstellen desselben |
CN201510471574.1A CN105334365A (zh) | 2014-08-05 | 2015-08-04 | 电流感测电阻器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140100332A KR101513400B1 (ko) | 2014-08-05 | 2014-08-05 | 전류 센싱 저항기 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101513400B1 true KR101513400B1 (ko) | 2015-04-20 |
Family
ID=53053584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140100332A KR101513400B1 (ko) | 2014-08-05 | 2014-08-05 | 전류 센싱 저항기 및 그 제조방법 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP2016039371A (ko) |
KR (1) | KR101513400B1 (ko) |
CN (1) | CN105334365A (ko) |
DE (1) | DE102015112723A1 (ko) |
TW (1) | TW201606811A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240009806A (ko) | 2022-07-14 | 2024-01-23 | 스마트전자 주식회사 | 전류 센싱 저항기 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10438730B2 (en) | 2017-10-31 | 2019-10-08 | Cyntec Co., Ltd. | Current sensing resistor and fabrication method thereof |
CN109065308A (zh) * | 2018-08-06 | 2018-12-21 | 中国振华集团云科电子有限公司 | 一种to-247封装功率电阻器制造方法 |
CN109975614B (zh) * | 2019-02-18 | 2021-02-23 | 南京隆特集成电路科技有限公司 | 一种四线式电流感测电阻及其测量方法 |
CN113380478A (zh) * | 2021-06-07 | 2021-09-10 | 广东意杰科技有限公司 | 模块型合金片功率电阻器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990044154A (ko) * | 1996-06-25 | 1999-06-25 | 노무라 마사나리 | 저 저항칩 저항기 |
KR101075664B1 (ko) * | 2009-12-24 | 2011-10-21 | 삼성전기주식회사 | 칩 저항기 및 이의 제조 방법 |
KR20110126417A (ko) * | 2010-05-17 | 2011-11-23 | 삼성전기주식회사 | 저항기 및 저항기 형성방법 |
KR20140023819A (ko) * | 2012-08-17 | 2014-02-27 | 삼성전기주식회사 | 칩 저항기 및 이의 제조 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005005481A (ja) * | 2003-06-12 | 2005-01-06 | Alps Electric Co Ltd | 可変抵抗器、及びその製造方法 |
CN201134308Y (zh) * | 2007-12-25 | 2008-10-15 | 象山万邦电器有限公司 | 一种电阻元件 |
-
2014
- 2014-08-05 KR KR1020140100332A patent/KR101513400B1/ko active IP Right Grant
-
2015
- 2015-07-13 TW TW104122644A patent/TW201606811A/zh unknown
- 2015-07-30 JP JP2015150867A patent/JP2016039371A/ja active Pending
- 2015-08-03 DE DE102015112723.7A patent/DE102015112723A1/de not_active Withdrawn
- 2015-08-04 CN CN201510471574.1A patent/CN105334365A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990044154A (ko) * | 1996-06-25 | 1999-06-25 | 노무라 마사나리 | 저 저항칩 저항기 |
KR101075664B1 (ko) * | 2009-12-24 | 2011-10-21 | 삼성전기주식회사 | 칩 저항기 및 이의 제조 방법 |
KR20110126417A (ko) * | 2010-05-17 | 2011-11-23 | 삼성전기주식회사 | 저항기 및 저항기 형성방법 |
KR20140023819A (ko) * | 2012-08-17 | 2014-02-27 | 삼성전기주식회사 | 칩 저항기 및 이의 제조 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240009806A (ko) | 2022-07-14 | 2024-01-23 | 스마트전자 주식회사 | 전류 센싱 저항기 |
Also Published As
Publication number | Publication date |
---|---|
TW201606811A (zh) | 2016-02-16 |
JP2016039371A (ja) | 2016-03-22 |
DE102015112723A1 (de) | 2016-02-11 |
CN105334365A (zh) | 2016-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101513400B1 (ko) | 전류 센싱 저항기 및 그 제조방법 | |
JP5970695B2 (ja) | 電流検出用抵抗器およびその実装構造 | |
US10600602B2 (en) | Fuse element and fuse device | |
US10418157B2 (en) | Surface mount resistors and methods of manufacturing same | |
US20170236673A1 (en) | Fuse element, fuse device, and heat-generator-integrated fuse device | |
KR101412951B1 (ko) | 칩 저항기 및 이의 제조 방법 | |
JP6580504B2 (ja) | 保護素子 | |
JP2009302494A (ja) | チップ抵抗器およびその製造方法 | |
JP3848286B2 (ja) | チップ抵抗器 | |
JP2017112353A (ja) | チップ抵抗器 | |
CN108701566B (zh) | 保护元件 | |
WO2016208612A1 (ja) | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 | |
US20170162302A1 (en) | Current detection resistor | |
CN106797701B (zh) | 具有连接元件的电子的器件 | |
US9881719B2 (en) | Chip resistor and method for making the same | |
US20220277916A1 (en) | Fuse element, fuse device, and protection device | |
TWI438787B (zh) | 運用壓合膠貼合之微電阻產品及其製造方法 | |
JP4189005B2 (ja) | チップ抵抗器 | |
JP6899246B2 (ja) | 電子部品 | |
JP2014060463A (ja) | チップ抵抗器およびその製造方法 | |
JP2004186248A (ja) | チップ抵抗器およびその製造方法 | |
CN107634042B (zh) | 功率电子开关装置及其功率半导体模块 | |
JP6732996B2 (ja) | チップ抵抗器 | |
JP2010263071A (ja) | 出力電線を溶接した端子ボックス付太陽電池モジュール及びその製造方法 | |
JP2019201003A (ja) | 保護素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180413 Year of fee payment: 4 |