JP2011243940A - 抵抗器及び抵抗器の形成方法 - Google Patents
抵抗器及び抵抗器の形成方法 Download PDFInfo
- Publication number
- JP2011243940A JP2011243940A JP2010206366A JP2010206366A JP2011243940A JP 2011243940 A JP2011243940 A JP 2011243940A JP 2010206366 A JP2010206366 A JP 2010206366A JP 2010206366 A JP2010206366 A JP 2010206366A JP 2011243940 A JP2011243940 A JP 2011243940A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance value
- holes
- conductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
【課題】貫通孔の連結部分を選択的に除去することだけで抵抗値を精密に補正することができて、抵抗値を容易に補正することができ、抵抗値の調整に用いられる貫通孔の大部分が一般の工程で形成可能であるので、精密な抵抗器を形成するための製造費用を低減することができる抵抗器及び抵抗器の形成方法を提供する。
【解決手段】本発明に係る抵抗器の形成方法は、複数の貫通孔が形成された抵抗領域を有する導電体を提供する工程と、抵抗領域の抵抗値を測定する工程と、複数の貫通孔を連結する部分を選択的に除去して抵抗領域の抵抗値を補正する工程と、を含むことを特徴とする。
【選択図】図1
【解決手段】本発明に係る抵抗器の形成方法は、複数の貫通孔が形成された抵抗領域を有する導電体を提供する工程と、抵抗領域の抵抗値を測定する工程と、複数の貫通孔を連結する部分を選択的に除去して抵抗領域の抵抗値を補正する工程と、を含むことを特徴とする。
【選択図】図1
Description
本発明は、抵抗器及び抵抗器の形成方法に関する。
通常、携帯用電子機器においては、充電可能なバッテリが用いられている。またこのようなバッテリには充電残量を測定するためのセンサとして抵抗器が用いられる。
センサとして用いられる抵抗器は非常に低い抵抗値を有する抵抗器で、このような抵抗器をバッテリの回路に設けると、抵抗器の微細な抵抗値の変化を測定してバッテリの充電残量を測定することができる。
しかし、センサとして用いられる抵抗器は、その製造方法が複雑でかつ製造費用が高いという問題があった。具体的に、非常に低い抵抗値を有する抵抗器を形成するためにメタルシートの側面に複数のスリットを形成して抵抗値を調節するが、スリット加工の精度による抵抗器のばらつきが大きいという問題がある。また、メタルシートの加工において、スリットを精密に加工するためにはレーザー加工装置などの高価の装備が必要となり、コストが増加するという問題があった。
こうした従来技術の問題点に鑑み、本発明は、非常に低い抵抗値を有しながらも、製造時にばらつきが少なく、費用が少なくて済む抵抗器及び抵抗器の形成方法を提供することを目的とする。
本発明の一実施形態によれば、複数の貫通孔が形成された抵抗領域を有する導電体を提供する工程と、上記抵抗領域の抵抗値を測定する工程と、上記複数の貫通孔を連結する部分を選択的に除去して上記抵抗領域の抵抗値を補正する工程と、を含む抵抗器の形成方法が提供される。
上記複数の貫通孔は、マトリックス状に配置可能である。
上記複数の貫通孔は、パンチング加工、エッチング加工、ドリル加工、及びレーザー加工のうちの少なくとも1つの方法により形成可能である。
上記導電体にソルダーレジスト層を積層する工程と、上記抵抗領域の両側に一対の電極を形成する工程と、をさらに含むことができる。
本発明の他の実施形態によれば、複数の貫通孔が形成された抵抗領域を有する導電体と、上記導電体に形成され、上記抵抗領域の両側に配置される一対の電極と、を含む抵抗器が提供される。
上記複数の貫通孔は、マトリックス状に配置可能である。
上記複数の貫通孔を連結する部分は選択的に除去できる。
本発明によれば、貫通孔の連結部分を選択的に除去するだけで抵抗値を精密に補正できるので、抵抗値を容易に補正することができる。
また、抵抗値の調整に用いられる貫通孔の大部分が一般の工程により形成可能であるため、精密な抵抗器を形成するための製造費用を低減することができる。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、本発明の実施例を添付した図面を参照して詳細に説明する。
図1は、本発明の一実施例に係る抵抗器の形成方法を示す順序図であり、図2から図5は、本発明の一実施例に係る抵抗器の形成方法を説明するための図面である。
本発明の一実施例に係る抵抗器の形成方法は、導電体の提供ステップS110、抵抗値の測定ステップS120、及び抵抗値の補正ステップS130を含む。
導電体の提供ステップS110は、複数の貫通孔12が形成された導電体10を提供する。導電体10において、複数の貫通孔12が形成された部分は電気的抵抗を形成する抵抗領域Aとなる。
導電体10は、金属のように電気伝導率の高い物質、すなわち、電気抵抗がほとんどない物質である。このような導電体10に貫通孔12を形成すると、導電体10において電気が通る断面積が減少して、小さいが抵抗値が増加する。したがって、導電体10に貫通孔12を形成することにより、小さい抵抗値を有する抵抗器を形成することができる。
図2に示すように、本実施例では、小さい抵抗値を有するセンサ用抵抗器を形成するために、導電体10に複数の貫通孔12が隣接して配列された抵抗領域Aを形成する。このとき、形成しようとする抵抗器の抵抗値に合わせて貫通孔12の数や大きさを調節することができる。ここで、貫通孔12の形状は、円、多角形などの様々な形態を有することができる。
具体的に、本実施例では、複数のニードルを用いたパンチング加工で、金属板などの導電体10に複数の貫通孔12を同時に形成することができる。また、貫通孔12は、公知の様々なホール加工方法、例えば、エッチング加工、ドリル加工、及びレーザー加工などで形成することも可能である。
このとき、導電体10の抵抗値を、後述する抵抗値の補正ステップS130でさらに調整できるように、導電体の提供ステップS110での抵抗領域Aの抵抗値を、目標とする抵抗値よりも少し低く設定することができる。
抵抗値の測定ステップS120では、抵抗領域Aの抵抗値が目標とする抵抗値の範囲にあるか否かを測定する。本実施例では、それぞれの電極30(図5参照)が形成される導電体10の両端部間の抵抗値を測定する。
抵抗値の補正ステップS130では、抵抗領域Aの抵抗値が目標とする抵抗値の範囲に入るように、導電体10の一部を選択的に除去して抵抗値を補正する。
図3に示すように、本実施例では、複数の貫通孔12を連結する部分13を選択的に除去する方法により、抵抗値を容易に補正することができる。複数の貫通孔12により一次的に抵抗器が形成された導電体10において貫通孔12を連結する部分13を除去すると、電気が流れる断面積がさらに減少して抵抗値が増加する。しかし、複数の貫通孔12が形成された抵抗領域Aにおいては、電気の流れることのできる経路が多数形成されているため、すなわち、並列回路のように同時に多数の経路に電気が流れることができるため、複数の貫通孔12を連結する部分13中の一部分が除去されても大部分の電気は迂回して他の経路に流れることになり、抵抗値の増加幅は非常に小さくなる。
したがって、複数の貫通孔12を連結する部分13を選択的に除去することにより、抵抗値の補正を精密に行うことができる。このとき、抵抗値をさらに精密に補正するために、レーザー加工装置5を用いて正確な大きさで貫通孔12の連結部分13を除去することができる。なお、レーザー加工装置5の制御は公知の制御、例えば、、マイコン制御等により実行される。
特に、本実施例では、複数の貫通孔12がマトリックス状、すなわち、一定の行と列を有する形態に配列されることにより、貫通孔12の連結部分を切断する際に、一定の傾向を有するようにすることができる。言い換えれば、図4に示すように、電流が流れる方向に沿って拡大された貫通孔15及び交差する方向に拡大された貫通孔16による抵抗値の増加傾向はそれぞれ異なるため、これを利用して抵抗値をさらに精密に調整することができる。
一方、本実施例では、抵抗器に異質物が付着して抵抗値が変化したり、ショットなどが生じたりすることを防止するために、ステップS140では、図4に示すように、導電体10にソルダーレジスト層20を形成することができる。また、印刷回路基板などの搭載を容易にするために、ステップS150で、図5に示すように、導電体10の抵抗領域Aの両側に一対の電極30を形成することもできる。
しかし、本実施例による抵抗器の形成方法は、印刷回路基板に別途に搭載される単品の抵抗器を形成するときだけでなく、ウェハー基板上で一体に形成される抵抗器のパターンを形成する方法としても使用できる等、様々な形態に実施可能である。
上述したように本実施例に係る抵抗器の形成方法は、貫通孔12の連結部分13を選択的に除去することだけで、抵抗値を精密に補正することができ、抵抗値を容易に補正することができる。また、抵抗値の調整に用いられる貫通孔12の大部分がパンチングなどの一般の工程で形成可能であるため、精密な抵抗器を形成するための製造費用を低減することができ、量産に有利である。
次に、本発明の他の実施例に係る抵抗器についてその構造を中心に説明する。
図6及び図7は、本発明の他の実施例に係る抵抗器を示す図面である。
本実施例に係る抵抗器は、導電体110及び電極130を含む。
導電体110は、金属のように電気伝導率の高い物質、すなわち、電気抵抗がほとんどない物質であって、本実施例に係る導電体110は、複数の貫通孔112が形成された抵抗領域Bを有する。
導電体110に貫通孔112を形成すると、導電体110において電気が通る断面積が減少して、導電体110には、小さいが抵抗値が増加する。したがって、導電体110に貫通孔112を形成することにより、小さい抵抗値の抵抗器を形成することができる。
本実施例では、小さい抵抗値を有するセンサ用抵抗器を形成するために、導電体110に複数の貫通孔112が隣接して配列された抵抗領域Bを形成する。このとき、形成しようとする抵抗器の抵抗値に合わせて貫通孔112の数や大きさを調節することができる。ここで、貫通孔112の形状は、円、多角形などの様々な形態を有することができる。
具体的に、本実施例では、複数のニードルを用いたパンチング加工で、導電体110に複数の貫通孔112を同時に形成することができる。それ以外にも、貫通孔112は、公知の様々なホール加工方法、例えば、リソグラフィ工程などで形成することも可能である。
また、複数の貫通孔112が形成された導電体110は、複数の貫通孔112を連結する部分113を選択的に除去することにより、抵抗値を容易に補正することができる。複数の貫通孔112により一次的に抵抗器が形成された導電体110において貫通孔112を連結する部分を除去すると、電気が流れる断面積がさらに減少して抵抗値が増加する。しかし、複数の貫通孔112が形成された抵抗領域Bにおいては、電気の流れることのできる経路が多数形成されているため、すなわち、並列回路のように同時に多数の経路に電気が流れることができるため、複数の貫通孔112を連結する部分113中の一部分が除去されても大部分の電気は迂回して他の経路に流れることになり、抵抗値の増加幅は非常に小さくなる。
したがって、複数の貫通孔112を連結する部分113を選択的に除去することにより、抵抗値の補正を精密に行うことができる。
特に、本実施例では、複数の貫通孔112がマトリックス状、すなわち、一定の行と列を有する形態に配列されることにより、貫通孔112の連結部分を切断する際に、一定の傾向を有するようにすることができる。言い換えれば、電流が流れる方向に沿って拡大された貫通孔115及び交差する方向に沿って拡大された貫通孔116による抵抗値の増加傾向はそれぞれ異なるため、これを利用して抵抗値をさらに精密に調整することができる。
電極130は、抵抗器を印刷回路基板等に電気的に接続させる部分であって、抵抗器の搭載を容易にする。具体的に、導電体110上において一対の電極130が抵抗領域Bの両側に配置されて、一対の電極130の通電時に一対の電極130の間に電気的抵抗が形成される。
上述したように本実施例に係る抵抗器は、貫通孔112の連結部分113を選択的に除去することだけで抵抗値を精密に補正することができ、抵抗値を容易に補正することができる。また、抵抗値の調整に用いられる貫通孔112の大部分がパンチングなどの一般の工程で形成可能であるため、精密な抵抗器を形成するための製造費用を低減することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
A、B 抵抗領域
10,110 導電体
12,112 貫通孔
20,120 ソルダーレジスト層
30,130 電極
10,110 導電体
12,112 貫通孔
20,120 ソルダーレジスト層
30,130 電極
Claims (7)
- 複数の貫通孔が形成された抵抗領域を有する導電体を提供する工程と、
前記抵抗領域の抵抗値を測定する工程と、
前記複数の貫通孔を連結する部分を選択的に除去して前記抵抗領域の抵抗値を補正する工程と、
を含むことを特徴とする抵抗器の形成方法。 - 前記複数の貫通孔は、マトリックス(Matrix)状に配置されることを特徴とする請求項1に記載の抵抗器の形成方法。
- 前記複数の貫通孔は、
パンチング加工、エッチング加工、ドリル加工、及びレーザー加工のうちの少なくとも1つの方法により形成されることを特徴とする請求項1または2に記載の抵抗器の形成方法。 - 前記導電体にソルダーレジスト層を積層する工程と、
前記抵抗領域の両側に一対の電極を形成する工程とを、さらに含むことを特徴とする請求項1から3の何れか1項に記載の抵抗器の形成方法。 - 複数の貫通孔が形成された抵抗領域を有する導電体と、
前記導電体に形成され、前記抵抗領域の両側に配置される一対の電極と、
を含むことを特徴とする抵抗器。 - 前記複数の貫通孔が、マトリックス状に配置されることを特徴とする請求項5に記載の抵抗器。
- 前記複数の貫通孔を連結する部分が選択的に除去されることを特徴とする請求項5または6に記載の抵抗器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0046083 | 2010-05-17 | ||
KR1020100046083A KR20110126417A (ko) | 2010-05-17 | 2010-05-17 | 저항기 및 저항기 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011243940A true JP2011243940A (ja) | 2011-12-01 |
Family
ID=44911256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010206366A Pending JP2011243940A (ja) | 2010-05-17 | 2010-09-15 | 抵抗器及び抵抗器の形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110279221A1 (ja) |
JP (1) | JP2011243940A (ja) |
KR (1) | KR20110126417A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3499893A1 (en) | 2011-11-07 | 2019-06-19 | Canon Kabushiki Kaisha | Image coding apparatus, image coding method, image decoding apparatus, image decoding method, and program |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101513400B1 (ko) * | 2014-08-05 | 2015-04-20 | 스마트전자 주식회사 | 전류 센싱 저항기 및 그 제조방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035702A (ja) * | 1999-07-22 | 2001-02-09 | Rohm Co Ltd | 膜型抵抗器の構造 |
JP2004023094A (ja) * | 2002-06-12 | 2004-01-22 | Samsung Electro Mech Co Ltd | 内蔵レジスタを有するプリント回路基板、その製造方法及びその最適化方法 |
JP2009194129A (ja) * | 2008-02-14 | 2009-08-27 | Panasonic Corp | 薄膜チップ抵抗器の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8531324D0 (en) * | 1985-12-19 | 1986-01-29 | Gen Electric Co Plc | Circuit arrangement |
JPH0294555A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | トリミング抵抗体 |
TW340944B (en) * | 1996-03-11 | 1998-09-21 | Matsushita Electric Ind Co Ltd | Resistor and method of making the same |
TW466508B (en) * | 1999-07-22 | 2001-12-01 | Rohm Co Ltd | Resistor and method of adjusting resistance of the same |
US6452478B1 (en) * | 2001-09-19 | 2002-09-17 | California Micro Devices | Voltage trimmable resistor |
-
2010
- 2010-05-17 KR KR1020100046083A patent/KR20110126417A/ko not_active Application Discontinuation
- 2010-09-15 JP JP2010206366A patent/JP2011243940A/ja active Pending
- 2010-09-28 US US12/892,519 patent/US20110279221A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035702A (ja) * | 1999-07-22 | 2001-02-09 | Rohm Co Ltd | 膜型抵抗器の構造 |
JP2004023094A (ja) * | 2002-06-12 | 2004-01-22 | Samsung Electro Mech Co Ltd | 内蔵レジスタを有するプリント回路基板、その製造方法及びその最適化方法 |
JP2009194129A (ja) * | 2008-02-14 | 2009-08-27 | Panasonic Corp | 薄膜チップ抵抗器の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3499893A1 (en) | 2011-11-07 | 2019-06-19 | Canon Kabushiki Kaisha | Image coding apparatus, image coding method, image decoding apparatus, image decoding method, and program |
EP3806465A1 (en) | 2011-11-07 | 2021-04-14 | Canon Kabushiki Kaisha | Image coding apparatus, image coding method, image decoding apparatus, image decoding method, and program |
EP3806464A1 (en) | 2011-11-07 | 2021-04-14 | Canon Kabushiki Kaisha | Image coding apparatus, image coding method, image decoding apparatus, image decoding method, and program |
EP3806466A1 (en) | 2011-11-07 | 2021-04-14 | Canon Kabushiki Kaisha | Image coding apparatus, image coding method, image decoding apparatus, image decoding method, and program |
Also Published As
Publication number | Publication date |
---|---|
KR20110126417A (ko) | 2011-11-23 |
US20110279221A1 (en) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7667568B2 (en) | Chip resistor and manufacturing method thereof | |
JP5792781B2 (ja) | 金属ストリップ抵抗器とその製造方法 | |
US10026529B2 (en) | Shunt resistor | |
JP2004095547A5 (ja) | ||
JP2010165780A (ja) | 薄膜抵抗素子の製造方法 | |
US10290402B2 (en) | Chip resistor and method of making the same | |
US20090259984A1 (en) | Method of printed circuit boards | |
JP2018021939A (ja) | 歪みゲージ | |
JP2011243940A (ja) | 抵抗器及び抵抗器の形成方法 | |
JP2006234384A (ja) | 歪ゲージ装置 | |
JP5499518B2 (ja) | 薄膜チップ抵抗器の製造方法 | |
JP4542608B2 (ja) | 電流検出用抵抗器の製造方法 | |
KR101478969B1 (ko) | 전기적 필름 구조체의 제조방법 | |
JP2002164625A (ja) | プリント配線基板及びプリント配線基板の信頼性試験方法 | |
WO2012039175A1 (ja) | 金属板低抵抗チップ抵抗器の製造方法 | |
JP2008151581A (ja) | 静電チャックの誘電体層の体積抵抗率測定装置及びその装置を用いた測定方法 | |
CN112384998B (zh) | 在陶瓷基板上制造多个电阻器单元的方法 | |
EP1501104A1 (en) | Circuit board having resistor and method for manufacturing the circuit board | |
TWI844548B (zh) | 製造複數個電阻器單元之方法及電阻器單元 | |
JP6295425B2 (ja) | 歪みゲージ | |
JP2013098358A (ja) | チップ抵抗器の製造方法 | |
JP2006156724A (ja) | チップ状電子部品の抵抗値測定方法 | |
JP6346487B2 (ja) | 抵抗器の製造方法、抵抗値測定方法 | |
JP2008196914A (ja) | プローブおよびプローブ組立体 | |
JP2004327759A (ja) | 抵抗体の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |