KR101478969B1 - 전기적 필름 구조체의 제조방법 - Google Patents

전기적 필름 구조체의 제조방법 Download PDF

Info

Publication number
KR101478969B1
KR101478969B1 KR1020130072884A KR20130072884A KR101478969B1 KR 101478969 B1 KR101478969 B1 KR 101478969B1 KR 1020130072884 A KR1020130072884 A KR 1020130072884A KR 20130072884 A KR20130072884 A KR 20130072884A KR 101478969 B1 KR101478969 B1 KR 101478969B1
Authority
KR
South Korea
Prior art keywords
electrical
film structure
forming
resistor
shape
Prior art date
Application number
KR1020130072884A
Other languages
English (en)
Other versions
KR20140034041A (ko
Inventor
타카야스 수가이
노보루 오타베
Original Assignee
가부시키가이샤 니혼 마이크로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니혼 마이크로닉스 filed Critical 가부시키가이샤 니혼 마이크로닉스
Publication of KR20140034041A publication Critical patent/KR20140034041A/ko
Application granted granted Critical
Publication of KR101478969B1 publication Critical patent/KR101478969B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 박막 저항체 등의 소자를, 단시간에 효율적이고 고정밀도로 형성하기 위한 것이다. 본 발명의 전기적 필름 구조체의 제조방법은, 필름 구조체를 원하는 전기적 특성에 맞춘 형상으로 하여 형성하는 전기적 필름 구조체의 제조방법에 있어서, 기판층에 전기적 필름 구조체를 형성하는 필름 형성공정과, 상기 필름 형성공정에서 형성한 전기적 필름 구조체의 면 내의 전기적 특성을 측정하는 전기적 특성 측정공정과, 상기 전기적 특성 측정공정에서 측정한 전기적 특성을 근거로 전기적 필름 구조체의 형상을 설정하는 전기적 필름 구조체 형상 설정공정과, 상기 전기적 필름 구조체 형상 설정공정에서 설정한 형상의 전기적 필름 구조체를 형성하는 전기적 필름 구조체 형성공정을 갖추어 구성되었다.

Description

전기적 필름 구조체의 제조방법{Method for Manufacturing Electric Film Body}
본 발명은 필름 구조체를 원하는 전기적 특성에 맞춘 형상이나 크기로 하여 형성한 전기적 필름 구조체의 제조방법에 관한 것이다.
근래에는 배선기판의 회로의 고밀도화에 의해, 저항체 등도 박막에 의해 형성된다. 게다가, 배선기판도 다층화하고 있다. 이와 같은 예로는, 특허문헌 1에 기재된 콘덴서부착 회로기판 및 그 회로기판을 이용한 다층 회로기판이나, 특허문헌 2에 기재된 소자 내장 다층 배선판이 있다.
특허문헌 1의 다층 회로기판은, 절연기판의 표면에 인쇄 콘덴서가 형성되어 이루어지는 콘덴서부착 회로기판이다. 상기 인쇄 콘덴서는, 상기 절연기판의 표면에 구리박(銅箔)에 의해 형성된 제1 전극과, 상기 제1 전극 위에 유전 페이스트를 이용하여 형성된 유전층과, 상기 유전층 위에 도전 도료를 이용하여 형성된 제2 전극으로 구성되어 있다.
특허문헌 2의 소자 내장 다층 배선판은, 제1 배선 패턴이 형성된 코어 기재와, 제1 배선 패턴을 갖는 면 쪽의 상기 코어 기재 위에 도포·형성되어 있고, 접속용 바닥이 있는 구멍을 뚫어 설치한 절연층과, 절연층의 표면에 형성한, 적어도 하나의 내장 소자 및 내장 소자와 접속되어 있지 않은 제2 배선 패턴을 갖추고 있다. 제1, 제2 배선 패턴 사이는, 접속용 바닥이 있는 구멍을 통하여 전기적으로 접속되고, 내장 소자는 적어도 다른 어떤 내장 소자와도 전기적, 자기적으로 접속되어 있지 않고, 그 특성을 개별로 조정 가능하게 구성되어 있다.
이와 같은 기판에서는, 배선 등은 하기와 같이 하여 형성된다. 여기에서는, 배선 등의 하나로서, 박막상의 저항체를 예로 설명한다.
저항체(1)는, 도 1에 나타낸 바와 같이 구성되어 있다. 도 1 중의 2는 유기 절연층(3) 위에 형성된 저항체 박막부이다. 이 저항체 박막부(2)는 포토리소법 등으로 형성된다. 저항체 박막부(2)의 양단에는 전극부(4)가 설치되어 있다. 이 전극부(4)는 도금 등으로 형성되어 있다.
상기 저항체(1)의 제조방법을 도 2 및 도 3에 나타낸다. 도 2는 저항체(1)의 제조공정을 나타내는 모식도이다. 도 3은 저항체(1)의 제조공정을 나타내는 플로우차트이다. 이하에서는, 도 2에 근거하여 설명하면서, 적절히 도 3의 플로우 차트에 언급한다.
우선, 도 2(a)와 같이, 기판층인 유기 절연층(3) 위에 저항체 박막(7)을 형성한다(단계 S1). 이어서, 도 2(b)와 같이, 목적으로 하는 막 두께(목표 막 두께)에 근거하여 소정의 선 폭 데이터(이론적으로 계산한 선 폭 데이터)를 이용한 포토리소그래피로 포토 레지스트층(8)을 형성한다(단계 S2).
이어서, 도 2(c)와 같이, 에칭에 의한 저항체 박막(7)의 패터닝을 행한다(단계 S3). 그 후, 도 2(d)와 같이, 포토 레지스트층(8)을 박리하고, 전극(9)을 더 형성한다(단계 S4). 그리고, 도 2(e)와 같이, 전극(9)에 프로브(10)를 접촉시키고, 전류를 인가하고 전압을 측정하여 저항값을 확인한다(단계 S5).
다른 배선 등도 동일하게 하여 형성된다.
특허문헌 1: 일본 공개특허 특개평08-125302호 공보 특허문헌 2: 일본 공개특허 특개2003-17858호 공보
그런데, 상술한 것과 같은 다층 배선기판에 있어서는, 소정의 장치 조건으로 필름을 형성하고, 설계대로의 패턴 폭으로 저항체 등의 패턴을 형성해도, 형성되는 스패터 막 등의 특성(시트 저항 등)이 고르지 못할 수 있다. 즉, 바탕의 유기 절연층 등의 표면상태가 불균일하거나, 절연막의 두께가 고르지 않거나 하면, 시트 저항 등의 특성이 고르지 못할 수 있다.
그리고, 복수의 저항체를 형성하는 경우, 도 4(a), (b)와 같이 저항값의 분포에 고르지 못함이 적어, 규격 중심의 저항값을 갖는 박막 저항체가 많고, 허용범위 내(규격 상한 및 하한의 범위 내)에 들어가는 것이 목표이다. 그러나, 실제로는 도 5(a), (b)와 같이, 저항값의 분포가 규격 하한 쪽에 치우진 박막 저항체가 많거나, 도 6(a), (b)와 같이, 저항값의 분포가 규격 상한 쪽에 치우진 박막 저항체가 많으면, 규격 외의 것이 많이 생길 수가 있다.
이 때문에, 종래의 제조방법에서는, 시트 저항 등의 특성이 고르지 않으면, 최종적으로 형성된 저항체의 저항값 등의 특성이 기판면 내에서 장소에 따라 고르지 않아, 원하는 기준값을 만족할 수 없게 된다.
이러한 경우, 예를 들어, 형성한 박막 저항체에 레이저 광을 조사하여 그 일부를 제거하는 트리밍을 행함으로써 저항값을 조정할 필요가 있다. 그러나, 배선기판 위에 형성하는 박막 저항체의 수가 많거나, 상술한 바와 같이 저항값의 고르지 못함이 큰 경우, 이 저항값의 조정에 시간 등을 요하게 되어, 배선기판의 제조시간이나 비용에 영향을 미친다.
본 발명은 이와 같은 문제점에 감안하여 이루어진 것으로, 저항값 등의 특성 분포의 고르지 못함에 상관없이, 목표로 하는 특성에 맞춘 소자를, 단시간에 효율적으로, 저비용으로 고정밀도로 형성할 수 있는 전기적 필름 구조체의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 전기적 필름 구조체의 제조방법은, 필름 구조체를 원하는 전기적 특성에 맞춘 형상으로 하여 형성하는 전기적 필름 구조체의 제조방법에 있어서, 기판층에 전기적 필름 구조체를 형성하는 필름 형성공정, 상기 필름 형성공정에서 형성한 전기적 필름 구조체의 면(面) 내의 전기적 특성을 측정하는 전기적 특성 측정공정, 상기 전기적 특성 측정공정에서 측정한 전기적 특성에 근거하여 전기적 필름 구조체의 형상을 설정하는 전기적 필름 구조체 형상 설정공정, 상기 전기적 필름 구조체 형상 설정공정에서 설정한 형상의 전기적 필름 구조체를 형성하는 전기적 필름 구조체 형성공정을 갖추어 구성된 것을 특징으로 한다.
본 발명에 따른 전기적 필름 구조체의 제조방법으로는, 박막 저항체 등의 소자를 단시간에 효율적으로 그리고 고정밀도로 형성할 수 있다.
도 1은 박막 저항체를 나타낸 평면도이다.
도 2는 종래의 박막 저항체의 제조공정을 나타내는 모식도이다.
도 3은 종래의 박막 저항체의 제조공정을 나타내는 플로우 차트이다.
도 4는 저항값의 분포에 고르지 못함이 적어, 규격 중심의 저항값을 갖는 박막 저항체가 많고, 허용범위 내(규격 상한 및 하한의 범위 내)에 들어가는 상태를 나타낸 저항값 분포 및 그래프이다.
도 5는 저항값의 분포가 규격 하한 쪽에 치우친 박막 저항체가 많은 상태를 나타내는 저항값 분포 및 그래프이다.
도 6은 저항값의 분포가 규격 상한 쪽에 치우친 박막 저항체가 많은 상태를 나타내는 저항값 분포 및 그래프이다.
도 7은 본 발명의 실시형태에 따른 박막 저항체의 제조공정을 나타내는 모식도이다.
도 8은 본 발명의 실시형태에 따른 박막 저항체의 제조공정을 나타내는 플로우 차트이다.
도 9는 유기 절연층에 저항체의 박막과 포토 레지스트를 형성한 상태를 나타내는 평면도이다.
도 10은 박막 저항체를 9개의 블록으로 나누고, 각 블록마다 포토 레지스트를 형성하여, 저항체 박막을 형성한 상태를 나타내는 평면도이다.
도 11은 9개소의 박막 저항체 형성위치의 시트 저항값에 근거하여 설정한 저항체의 형상에, 포토 레지스트를 형성한 상태를 나타내는 평면도이다.
도 12는 에칭에 의한 저항체 박막의 패터닝을 한 상태를 나타내는 평면도이다.
도 13은 전극을 형성한 상태를 나타내는 평면도이다.
이하, 본 발명의 실시형태에 따른 전기적 필름 구조체의 제조방법에 대해서, 첨부도면을 참조하면서 설명한다. 본 실시형태의 전기적 필름 구조체의 제조방법은, 각종 박막 형성방법에 적용할 수 있지만, 이하에서는 포토리소법을 예로 설명한다. 포토리소법에서는, 포토 마스크에 그려진 소자·회로의 패턴을 찍는 노광장치 등이 이용된다. 우선 스핀 코터나 분무 등으로 절연층 위에 포토 레지스트가 형성되고, 이 포토 레지스트가 감광되어, 포토 마스크에 그려진 소자·회로 패턴이 찍힌다. 그리고, 에칭에 의해 불필요한 부분이 제거되고, 게다가 도금 등으로 전극 등이 형성된다. 이 포토리소법을 이용하여, 본 실시형태의 전기적 필름 구조체의 제조방법을 설명한다. 이하에서는, 전기적 필름 구조체로서 박막 저항체를 예로 설명한다.
[제1 실시형태]
우선, 본 발명의 제1 실시형태에 대해서 설명한다. 본 실시형태의 박막 저항체의 제조방법은, 박막의 면 내의 저항값을 측정하여 박막의 면 내에서의 저항값의 분포를 측정하고, 각 저항체 형성위치(전기적 필름 구조체 형성위치)의 저항값을 근거로 저항체의 박막체의 형상을 설정하여, 박막의 저항체를 형성하는 것이다. 이 저항체의 제조방법을 도 7, 8에 나타낸다. 도 7은 저항체의 제조공정을 나타내는 모식도이다. 도 8은 저항체의 제조공정을 나타내는 플로우 차트이다. 이하에서는, 도 7에 근거하여 설명하면서, 적절히 도 8의 플로우 차트에 언급한다.
본 실시형태의 박막 저항체의 제조방법은, 필름 형성공정, 전기적 특성 측정공정, 전기적 필름 구조체 형상 설정공정으로서의 박막 저항체 형상 설정공정, 전기적 필름 구조체 형성공정으로서의 박막 저항체 형성공정을 갖추어 구성되어 있다.
필름 형성공정은, 기판층에 박막을 형성하는 공정이다. 필름 형성공정에서는, 도 7(a)와 같이, 기판층인 유기 절연층(16) 위에 저항체 박막(17)을 형성한다(단계 S11). 이 저항체 박막(17)의 모재가 되는 재료로는, 예를 들어 Cr, NiP, NiCr, NiB, Ni, Ta, TaN, Ti, TiO 또는 그들을 포함하는 합금재료가 있다. 저항체의 모재가 되는 박막의 형성은, 스패터법, 증착법, 무전해 도금법, 전계 도금법, 나노페이스트 코팅법, 또는 이들의 복합방법이 있다.
이어서, 도 7(b)와 같이, 저항체 박막(17)의 윗면 전체 면에 포토 레지스트(18)를 형성한다.
전기적 특성 측정공정은, 상기 필름 형성공정에서 형성한 박막의 면 내의 저항값을 측정하는 공정이다. 전기적 특성 측정공정에서는, 저항체의 저항체 형성위치 근방에 측정용 패턴을 형성하여, 직접 저항체의 저항체 형성위치 근방의 저항값을 측정한다.
구체적으로는, 도 7(c)와 같이, 저항체 측정용 패턴을 임의로 설정하고, 포토 리소그래피로 포토 레지스트(18)를 저항체 측정용 패턴에 형성한다(단계 S12).
계속해서, 도 7(d)와 같이, 패턴 에칭에 의해, 저항체 박막(17)을 저항체 측정용 패턴에 형성하고(단계 S13), 포토 레지스트(18)를 제거하여 저항체(19)(도 7(e) 참조)를 형성한다.
계속해서, 도 7(e)와 같이, 저항체(19)에 프로브(20)를 접촉시켜 전류 인가 및 전압 측정에 의해 저항체 측정용 패턴의 저항값을 측정한다(단계 S14). 게다가, 이 저항체 측정용 패턴의 선 길이 및 선 폭을 측정한다(단계 S15).
이어서, 박막 저항체 형상 설정공정으로 이동한다. 박막 저항체 형상 설정공정은, 상기 전기적 특성 측정공정에서 측정한 저항값을 근거로 박막 저항체의 형상을 설정하는 공정이다. 상기 저항체 측정용 패턴의 측정결과로부터 시트 저항값을 계산하여, 박막 저항체의 형상을 설정한다.
구체적으로는, 상기 저항체 측정용 패턴의 저항값, 선 길이 및 선 폭으로부터, 박막 저항체의 형성위치의 시트 저항값을 계산한다(단계 S16). 이 시트 저항값으로부터, 저항체 측정용 패턴의 선 길이, 선 폭을 보정하여, 소정의 저항값이 되도록 저항체의 선 길이, 선 폭을 계산한다(단계 S17). 또한, 저항체의 길이가 미리 정해져 있는 경우는, 선 폭만을 계산한다.
계속해서, 상기 보정 선 길이 및 보정 선 폭에 근거하여 저항체의 치수 및 형상을 설정하고, 그 저항체의 치수 및 형상에 근거하여 포토리소 데이터를 작성한다(단계 S18).
이어서, 박막 저항체 형성공정으로 이동한다. 박막 저항체 형성공정은, 상기 박막 저항체 형상 설정공정에서 설정한 형상의 박막 저항체를 형성하는 공정이다. 이 박막 저항체 형성공정에서는, 우선 도 7(f)와 같이, 다시 포토 레지스트(18)를 저항체 박막(17)의 윗면 전체 면에 형성하여, 저항체 형상의 포토 레지스트(18)를 형성한다(단계 S19). 즉, 상기 저항체의 치수 및 형상에 근거하여 작성한 포토리소 데이터를 기초로 한 보정 선 길이 및 보정 선 폭의 패턴 데이터를 이용한 포토 리소그래피로 저항체 형상의 포토 레지스트(18)를 형성한다.
계속해서, 도 7(g)와 같이, 에칭에 의한 저항체 박막(17)의 패터닝을 행한다(단계 S20). 그 후, 도 7(h)와 같이, 포토 레지스트(18)를 박리하여 전극(21)을 형성하고(단계 S21), 도 7(i)와 같이, 전극(21)에 프로브(20)를 접촉시켜 전류를 인가하고 전압을 측정하여 저항값을 확인한다(단계 S22).
이상에 의해, 저항값의 분포가 고르지 못한 저항체 박막(17) 위에, 그 고르지 못함을 흡수하여, 설정 저항값의 박막 저항체(22)를, 단시간에 효율적으로 그리고 고정밀도로 형성할 수 있게 된다.
[제2 실시형태]
계속해서, 본 발명의 제2 실시형태에 대해서 설명한다. 본 실시형태의 전기적 필름 구조체의 제조방법은 다수의 박막 저항체를 동시에 제조하기 위한 제조방법이다.
유기 절연층 위의 전체 면에 저항체 박막(17)을 형성한 후, 기판면 내 전역의 박막 시트 저항의 분포를 측정하고, 그 면내 분포를, 저항체 패터닝을 하기 위한 포토 리소그래피 데이터에 반영한다. 구체적으로는, 시트 저항값의 면내 분포에 맞추어, 원하는 저항값의 저항체를 형성할 수 있도록, 기판면 내의 각각의 저항체 형성위치에서, 저항체의 선 길이 및 선 폭을 조정한다. 이에 의해, 각 저항체의 저항값의 고르지 못함을, 기판 전체 면에서 일괄하여 흡수하여, 고르지 못함이 적은 고정밀도의 저항체를 효율적으로 얻을 수 있다. 게다가, 한번에 다수의 저항체를 얻을 수 있다.
본 실시형태의 전기적 필름 구조체의 제조방법은, 상기 제1 실시형태의 전기적 필름 구조체의 제조방법을 다수의 저항체에 적용한 것이다. 구체적으로는, 본 실시형태의 전기적 필름 구조체의 제조방법은, 기판층에 박막을 상기 기판층의 전체 면에 형성하는 필름 형성공정과, 상기 필름 형성공정에서 형성한 박막의 면내 전역의 저항값을 측정하는 전기적 특성 측정공정과, 상기 전기적 특성 측정공정에서 측정한 상기 박막 내의 각 저항체 형성위치의 저항값에 따라 박막체의 형상을 설정하는 전기적 필름 구조체 형상 설정공정과, 상기 전기적 필름 구조체 형상 설정공정에서 상기 각 저항체 형성위치에 따라 설정된 형상의 박막 저항체를 형성하는 박막체 형성공정을 갖추어 구성되었다.
본 실시형태의 전기적 필름 구조체의 제조방법을, 도 9∼13에 근거하여 설명한다. 본 실시형태에서도 박막체로서 저항체를 이용하여 설명한다. 또한, 각각의 처리 및 저항체의 구성은, 제1 실시형태의 저항체(22)와 동일하기 때문에, 동일 부재에는 동일 부호를 붙여, 그 설명을 생략한다. 이하에서는, 9개의 블록으로 나누어진 18개의 저항체(22)를 동시에 제조하는 경우를 예로 설명한다.
도 9는, 도 7(b)와 동일하게, 유기 절연층(16)에, 저항체 박막(17)과 포토 레지스트(18)를 형성한 상태이다.
도 10은, 저항체 박막(17)을 9개의 블록으로 나누고, 각 블록마다, 도 7(c)와 같이 포토 레지스트(18)를 형성하여, 도 7(d)와 같이 저항체 박막(17)을 형성한 상태이다. 이에 의해, 각 블록마다 9개의 저항체 측정용 패턴을 형성한다. 그리고, 9개의 저항체 측정용 패턴의 저항값을 계산하여, 저항체 박막(17) 전역의 시트 저항값의 분포를 측정한다. 그리고, 각 저항체 형성위치(9개소의 저항체 형성위치)의 시트 저항값에 근거하여, 저항체의 형상을 설정한다.
도 11은, 도 7(f)와 같이, 각 저항체 형성위치(9개소의 저항체 형성위치)의 시트 저항값에 근거하여 설정한 저항체의 형상에, 포토 레지스트(18)를 형성한 상태이다. 이때, 저항체 박막(17)의 윗면의 9개소의 저항체 형성위치에서 측정한 각 시트 저항값은, 분포의 고르지 못함으로 다르기 때문에, 포토 레지스트(18)의 형상도 9개소의 각 저항체 형성위치에서 각각 다르다.
도 12는, 도 7(g)와 같이, 에칭에 의한 저항체 박막(17)의 패터닝을 행한 상태이다. 이에 의해, 9개소의 각 저항체 형성위치에서 각각 다른 저항체 박막(17)(저항체(22))을 형성한다.
도 13은, 도 7(h)와 같이, 전극(21)을 형성한 상태이다. 그 후, 도 7(i)와 같이, 전극(21)에 프로브(20)를 접촉시키고 전류를 인가하고 전압을 측정하여 저항값을 확인한다.
이에 의해, 다수의 저항체(22)의 저항값 조정을 단시간에 효율적으로 할 수 있어, 보다 정밀한 저항값의 저항체(22)를 형성할 수 있다.
게다가, 기판면 내에 배치하는 시트 저항값 측정 패턴의 수(블록 수)를 늘려, 조정 간격을 치밀하게 함으로써, 보다 정밀한 저항값 조정을 할 수 있다.
[변형예]
상기 각 실시형태에서는, 전기적 필름 구조체로서 저항체를 제조했지만, 이 이외에도, 박막 콘덴서 또는 박막 커패시터의 전극 등의 전기적 필름 구조체의 제조에도 적용할 수 있다. 이 경우, 전기적 필름 구조체의 전체 면에서 측정하는 전기적 특성은 정전용량 또는 유전율이 된다.
또, 포토 리소그래피법으로 패터닝을 할 때의 노광장치는, 각 기판마다 면내의 저항체 패턴 선 폭 등이 변하기 때문에, 레이저 직묘(直描)장치를 사용하여, 각 기판에의 직접 묘화(描畵)를 하는 것이 효율적이다. 또, 유리 마스크나 필름 마스크 등을 사용하는 마스크 노광장치의 경우에도, 기판마다의 시트 저항값을 반영한 마스크를 작성함으로써 동일한 효과를 얻을 수 있다.
상기 각 실시형태에서는, 기판면 내의 시트 저항을 측정하기 위한 방법으로서, 저항체 패턴과 동일한 형상, 구조인 측정용 패턴을 형성하고, 그 저항값으로부터 시트 저항을 측정하는 방법을 예시했지만, 다른 방법을 이용해도 좋다. 즉, van der pauw법에 의한 사각형이나 클로버형의 시트 저항을 측정하기 위한 특유의 패턴으로 측정해도 좋다. 또, 테스트 패턴을 이용하지 않고, 4탐침법을 이용한 시트 저항 측정방법도 가능하다.
상기 각 실시형태에서는, 저항체 선 폭의 조정을 예시했지만, 박막 저항체의 상부에 전극부가 있는 경우, 전극부의 포토 리소그래피 데이터를 조정함으로써 전극부의 크기를 변화시켜, 결과적으로 저항체 선 길이를 조정하여 원하는 저항값을 얻는 방법도 유효하다. 직접, 저항체 선 길이를 조정해도 좋다.
상기 각 실시형태에서는, 저항체 선 폭의 조정을 예시했지만, 박막 저항체와 전극부의 사이에 응력 완화와 표면 보호를 위한 유기 절연층이 있는 경우, 절연 개구의 포토 리소그래피 데이터를 조정하고, 박막 저항체와 전극부를 잇는 유기 절연층 개구의 크기를 조정하여 개구 간의 거리를 변화시켜, 결과적으로 저항체 선 길이를 조정하여 원하는 저항값을 얻는 방법도 유효하다.
또, 본 발명은 상기 각 실시형태나 각 변형예에 한정되는 것은 아니고, 실시단계에서는 그 요지를 벗어나지 않는 범위에서 구성요소를 변형하여 구체화하는 것이 가능하다. 또, 상기 각 실시형태나 각 변형예에 개시되어 있는 복수의 구성요소의 적절한 조합에 의해, 각종 발명을 형성할 수 있다.
16: 유기 절연층 17: 저항체 박막
18: 포토 레지스트 19: 저항체
20: 프로브 21: 전극
22: 박막 저항체

Claims (9)

  1. 필름 구조체를 원하는 전기적 특성에 맞춘 형상으로 하여 형성하는 전기적 필름 구조체의 제조방법에 있어서,
    기판층에 전기적 필름 구조체를 형성하는 필름 형성공정;
    상기 필름 형성공정에서 형성한 전기적 필름 구조체의 면내의 전기적 특성을 측정하는 전기적 특성 측정공정;
    상기 전기적 특성 측정공정에서 측정한 전기적 특성을 근거로 전기적 필름 구조체의 형상을 설정하는 전기적 필름 구조체 형상 설정공정; 및
    상기 전기적 필름 구조체 형상 설정공정에서 설정한 형상의 전기적 필름 구조체를 형성하는 전기적 필름 구조체 형성공정;
    으로 구성되고, 상기 전기적 필름 구조체는 콘덴서 또는 커패시터의 전극이고, 상기 전기적 특성은 정전용량 또는 유전율이고,
    상기 전극은 선 형상이고,
    상기 전기적 필름 구조체 형상 설정 공정은 상기 전기적 특성 측정공정에서 측정한 전기적 특성에 근거한 상기 전극의 선 폭 또는 선 길이 중 적어도 어느 하나를 설정하는 것을 특징으로 하는 전기적 필름 구조체의 제조방법.
  2. 제1항에 있어서, 상기 필름 형성공정에서 상기 기판층의 전기적 필름 구조체가 기판층의 전체 면에 형성되고,
    상기 전기적 특성 측정공정에서 상기 전기적 필름 구조체 내 전역의 전기적 특성을 측정하고,
    상기 전기적 필름 구조체 형상 설정공정에서 상기 전기적 필름 구조체 내의 각 전기적 필름 구조체 형성위치의 전기적 특성에 따라 전기적 필름 구조체의 형상을 설정하고,
    상기 전기적 필름 구조체 형성공정에서 상기 각 전기적 필름 구조체 형성위치에 따라 설정된 형상의 전기적 필름 구조체를 형성하는 것을 특징으로 하는 전기적 필름 구조체의 제조방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 기판층에, 설정된 형상의 복수의 전기적 필름 구조체를 동시에 제조하는 것을 특징으로 하는 전기적 필름 구조체의 제조방법.
  6. 제2항에 있어서, 상기 기판층에, 설정된 형상의 복수의 전기적 필름 구조체를 동시에 제조하는 것을 특징으로 하는 전기적 필름 구조체의 제조방법.
  7. 삭제
  8. 삭제
  9. 필름 구조체를 원하는 전기적 특성에 맞춘 형상으로 하여 형성하는 전기적 필름 구조체에 있어서,
    기판층에 전기적 필름 구조체를 형성하는 필름 형성단계;
    상기 필름 형성단계에서 형성한 전기적 필름 구조체의 면내의 전기적 특성을 측정하는 전기적 특성 측정단계;
    상기 전기적 특성 측정단계에서 측정한 전기적 특성을 근거로 전기적 필름 구조체의 형상을 설정하는 전기적 필름 구조체 형상 설정단계; 및
    상기 전기적 필름 구조체 형상 설정단계에서 설정한 형상의 전기적 필름 구조체를 형성하는 전기적 필름 구조체 형성단계;
    로 이루어진 공정에 의해 제조되고, 상기 전기적 필름 구조체는 콘덴서 또는 커패시터의 전극이고, 상기 전기적 특성은 정전용량 또는 유전율이고,
    상기 전극은 선 형상이고,
    상기 전기적 필름 구조체 형상 설정 단계는 상기 전기적 특성 측정단계에서 측정한 전기적 특성에 근거한 상기 전극의 선 폭 또는 선 길이 중 적어도 어느 하나를 설정하는 것을 특징으로 하는 전기적 필름 구조체.
KR1020130072884A 2012-09-10 2013-06-25 전기적 필름 구조체의 제조방법 KR101478969B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-198813 2012-09-10
JP2012198813A JP2014053567A (ja) 2012-09-10 2012-09-10 電気的膜体の製造方法

Publications (2)

Publication Number Publication Date
KR20140034041A KR20140034041A (ko) 2014-03-19
KR101478969B1 true KR101478969B1 (ko) 2015-01-05

Family

ID=50233566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130072884A KR101478969B1 (ko) 2012-09-10 2013-06-25 전기적 필름 구조체의 제조방법

Country Status (5)

Country Link
US (1) US9113546B2 (ko)
JP (1) JP2014053567A (ko)
KR (1) KR101478969B1 (ko)
CN (1) CN103687298B (ko)
TW (1) TWI517768B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598259A (zh) * 2018-04-09 2018-09-28 上海集成电路研发中心有限公司 一种薄膜电阻的制备方法
CN111223755A (zh) * 2018-11-23 2020-06-02 株洲中车时代电气股份有限公司 一种电阻芯片的制造方法及光掩膜版

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315109A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 薄膜抵抗体の製造方法
JP2005094017A (ja) * 2003-09-18 2005-04-07 E I Du Pont De Nemours & Co 大きい許容差の埋め込み型コンデンサー
KR100714571B1 (ko) * 2005-11-17 2007-05-07 삼성전기주식회사 박막 커패시터 내장된 인쇄회로기판 및 그 제조방법
JP2007180096A (ja) * 2005-12-27 2007-07-12 Citizen Fine Tech Co Ltd 薄膜抵抗素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5004658A (en) * 1988-06-22 1991-04-02 Electro-Films, Inc. Adjustment of thin film capacitors
JPH08125302A (ja) 1994-10-20 1996-05-17 Hokuriku Electric Ind Co Ltd コンデンサ付き回路基板及び該回路基板を用いた多層回路基板
TW430827B (en) 1998-05-22 2001-04-21 Advanced Refractory Tech Resistors with low temperature coefficient of resistance and methods of making
JP4026329B2 (ja) 2001-06-29 2007-12-26 日本ビクター株式会社 素子内蔵配線板の製造方法
US8240027B2 (en) * 2008-01-16 2012-08-14 Endicott Interconnect Technologies, Inc. Method of making circuitized substrates having film resistors as part thereof
US8763240B2 (en) * 2010-07-02 2014-07-01 Tfri, Inc. Fabrication process for embedded passive components

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315109A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 薄膜抵抗体の製造方法
JP2005094017A (ja) * 2003-09-18 2005-04-07 E I Du Pont De Nemours & Co 大きい許容差の埋め込み型コンデンサー
KR100714571B1 (ko) * 2005-11-17 2007-05-07 삼성전기주식회사 박막 커패시터 내장된 인쇄회로기판 및 그 제조방법
JP2007180096A (ja) * 2005-12-27 2007-07-12 Citizen Fine Tech Co Ltd 薄膜抵抗素子の製造方法

Also Published As

Publication number Publication date
TW201412206A (zh) 2014-03-16
US20140072780A1 (en) 2014-03-13
KR20140034041A (ko) 2014-03-19
JP2014053567A (ja) 2014-03-20
CN103687298A (zh) 2014-03-26
US9113546B2 (en) 2015-08-18
CN103687298B (zh) 2017-05-24
TWI517768B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
JP2010165780A (ja) 薄膜抵抗素子の製造方法
US7830241B2 (en) Film resistor embedded in multi-layer circuit board and manufacturing method thereof
KR101478969B1 (ko) 전기적 필름 구조체의 제조방법
US7038571B2 (en) Polymer thick film resistor, layout cell, and method
JP2005026525A (ja) 配線基板および配線基板の製造方法
US20060096780A1 (en) Thin film circuit integrating thick film resistors thereon
JP6706942B2 (ja) 部品内蔵型回路基板
US7423513B2 (en) Circuit board having resistor and method for manufacturing the circuit board
KR101611815B1 (ko) 다층 배선기판과 그 제조방법, 및 프로브 카드
JP2010272713A (ja) 薄膜チップ抵抗器の製造方法
WO2012039175A1 (ja) 金属板低抵抗チップ抵抗器の製造方法
US20050062587A1 (en) Method and structure of a substrate with built-in via hole resistors
KR100714354B1 (ko) 인쇄회로기판의 임베디드 박막 저항기의 제조 방법
JP2011243940A (ja) 抵抗器及び抵抗器の形成方法
Zhou et al. Thermal cycling and ESD evaluation of embedded resistors and capacitors in PWB
JP3791233B2 (ja) プリント基板とこのプリント基板の測定装置
JP2007165358A (ja) チップ型コンデンサ
JP2005116927A (ja) 半導体装置用基板及びその製造方法
CN117320274A (zh) 分级电阻结构、制作方法及电位器电路板制作方法
BC12TM Investigations of passive components embedded in printed circuit boards
JP2006100328A (ja) 抵抗素子及び素子内蔵配線基板
JP4661351B2 (ja) 受動素子内蔵配線板およびその製造方法
KR20130082340A (ko) 반도체 장치의 재가공 방법
KR20100030078A (ko) 박막 저항 기판 및 그의 제조 방법
JP2007067149A (ja) 回路配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171122

Year of fee payment: 6