JP2007180096A - 薄膜抵抗素子の製造方法 - Google Patents

Abstract

【課題】 製造工数（製造時間）の飛躍的な低減を実現し、量産性及び低コスト性を高めるとともに、薄膜抵抗素子に対する精密化及びサイズダウンなどが要求される場合であっても容易に適用可能にして汎用性及び発展性を高める。
【解決手段】 一又は二以上の基板Ｂ…の表面に所定の成膜装置Ｍにより薄膜抵抗層Ｒｏを成膜させ、この薄膜抵抗層Ｒｏから複数の薄膜抵抗素子を形成するに際し、予め、成膜装置Ｍにより基板Ｂの表面に薄膜抵抗層Ｒｏを成膜させ、この薄膜抵抗層Ｒｏの抵抗値分布Ｒｆを求めるとともに、求めた抵抗値分布Ｒｆと正規の抵抗値分布Ｒｓの偏差から補正データＬｎを求め、この補正データＬｎに基づき薄膜抵抗素子を製造する際の寸法データを補正する。
【選択図】 図１

Description

本発明は、基板の表面に所定の成膜装置により成膜させた薄膜抵抗層から所定の薄膜抵抗素子を形成する際に用いて好適な薄膜抵抗素子の製造方法に関する。

一般に、所定の成膜装置により基板の表面に薄膜抵抗層を成膜させ、この薄膜抵抗層から所定の薄膜抵抗素子を形成する薄膜抵抗素子の製造方法は知られている（例えば、特開２００５−１２３４８１号公報等参照）。

ところで、光デバイス用パッケージの内部に実装されるサブマウント（半導体レーザ（ＬＤ）や受光素子（ＰＤ）等を搭載する小型回路基板）を製作する場合、初期段階では、伝熱性及び放熱性の高い窒化アルミニウム基板の表面に、スパッタリング装置により薄膜抵抗層（窒化タンタル等）を成膜させ、この薄膜抵抗層からフォトリソグラフ技術などを用いて目的の薄膜抵抗素子を形成している。この場合、スパッタリング装置では、基板を一定速度で回転（自転及び公転）させ、薄膜抵抗層を基板の表面全体に対して、できるだけ均一に成膜させるようにしているが、薄膜抵抗素子は、多数取りするサブマウントと同数（通常、数百〜数千）だけ基板上に配列形成されるため、各薄膜抵抗素子毎の抵抗値のバラつきは避けられず、通常、レーザトリミング法などを用いて、基板に形成された各薄膜抵抗素子（面積）の一部を切削して抵抗値を調整している（例えば、特開平５−２３５２７８号公報等参照）。

一方、このようなレーザトリミング法は、サブマウントの小型化により調整精度に限界があり、また、基板表面を痛める問題があることから、レーザトリミング法を使用しない製造方法も、特開平９−７８０９号公報で提案されている。同公報で開示される製造方法は、基板の表面に離間された一対の電極を設け、この電極の間の抵抗値を測定しつつ当該電極に跨がるように抵抗層を蒸着又はスパッタリングによる形成を開始し、両電極間の抵抗値が所定値になるように蒸着を終了するようにしたものである。
特開２００５−１２３４８１号 特開平５−２３５２７８号 特開平９−７８０９号

しかし、上述した従来の製造方法、特に、レーザトリミング法を使用しない製造方法は、次のような問題点があった。

第一に、基本的には各薄膜抵抗素子毎の製作になるため、製造工程が複雑かつ面倒になり、たとえ自動化された製造工程により製造されるとしても製造工数（製造時間）の増加を招き、量産性及び低コスト性に劣る。

第二に、製造工程が複雑かつ面倒になることから、基板の小型化や回路の複雑化により薄膜抵抗素子に対する精密化やサイズダウンなどが要求された場合、微小範囲の蒸着処理やスパッタリング処理には限界があり、汎用性及び発展性に劣る。

本発明は、このような背景技術に存在する課題を解決した薄膜抵抗素子の製造方法の提供を目的とするものである。

本発明に係る薄膜抵抗素子の製造方法は、上述した課題を解決するため、一又は二以上の基板Ｂ…の表面に所定の成膜装置Ｍにより薄膜抵抗層Ｒｏを成膜させ、この薄膜抵抗層Ｒｏから複数の薄膜抵抗素子を形成するに際し、予め、成膜装置Ｍにより基板Ｂの表面に薄膜抵抗層Ｒｏを成膜させ、この薄膜抵抗層Ｒｏの抵抗値分布Ｒｆを求めるとともに、求めた抵抗値分布Ｒｆと正規の抵抗値分布Ｒｓの偏差から補正データＬｎを求め、この補正データＬｎに基づき薄膜抵抗素子を製造する際の寸法データ（抵抗パターンの寸法データ）を補正するようにしたことを特徴とする。

この場合、発明の好適な態様により、成膜装置Ｍは、ターゲット材料１０をスパッタリングして基板Ｂに薄膜抵抗層Ｒｏを成膜させるスパッタリング装置Ｍｓを用いることができる。また、薄膜抵抗素子は、スパッタリング装置Ｍｓにおいて使用する窒素ガスＧ１の供給量を制御して製造することができる。一方、抵抗値分布Ｒｆは、薄膜抵抗層Ｒｏを複数のエリアＡ１，Ａ２，Ａ３…に区画し、各エリアＡ１…に抵抗測定用素子Ｒｍ…をそれぞれ形成するとともに、各抵抗測定用素子Ｒｍ…の抵抗値Ｘを測定することにより求めることができる。また、寸法データの補正は、補正データＬｎにより薄膜抵抗素子を形成するフォトマスクパターンの寸法データに適用できる。なお、基板Ｂ…は、サブマウントに用いる基板に用いて好適である。

このような手法による本発明に係る薄膜抵抗素子の製造方法によれば、次のような顕著な効果を奏する。

（１） 基板Ｂの全面に成膜される薄膜抵抗層Ｒｏに基づく補正のため、薄膜抵抗層Ｒｏにより形成される数百〜数千の薄膜抵抗素子を一括して補正できる。したがって、製造工程の簡易化及び容易化を図ることにより、製造工数（製造時間）の飛躍的な低減を実現でき、量産性及び低コスト性を高めることができる。

（２） 設計段階で補正を加えるため、個々の薄膜抵抗素子に対する製作処理には影響しない。したがって、基板Ｂの小型化や回路の複雑化により薄膜抵抗素子に対する精密化及びサイズダウンなどが要求される場合であっても容易に適用することができ、汎用性及び発展性を高めることができる。

（３） 好適な態様により、成膜装置Ｍとして、ターゲット材料１０をスパッタリングして基板Ｂに薄膜抵抗層Ｒｏを成膜させるスパッタリング装置Ｍｓを用いれば、本発明に係る製造方法を最適な態様により確実に実施できる。

（４） 好適な態様により、薄膜抵抗層Ｒｏを複数のエリアＡ１…に区画し、各エリアＡ１…に抵抗測定用素子Ｒｍ…をそれぞれ形成するとともに、各抵抗測定用素子Ｒｍ…の抵抗値Ｘを測定することにより抵抗値分布Ｒｆを求めれば、本発明に係る製造方法を最適な態様により容易に実施できる。

（５） 好適な態様により、補正データＬｎにより薄膜抵抗素子を形成するフォトマスクパターンの寸法データを補正するようにすれば、本発明に係る製造方法を最適な態様により容易かつ確実に実施できる。

（６） 好適な態様により、基板Ｂ…として、サブマウントに用いる基板を適用すれば、小型化の要求されるサブマウントにとっての最適な製造方法として実施できる。

次に、本発明に係る最良の実施形態を挙げ、図面に基づき詳細に説明する。

まず、本実施形態に係る製造方法に用いるスパッタリング装置Ｍｓの構成について、図３及び図４を参照して説明する。

スパッタリング装置Ｍｓは、図３に示すように、スパッタリング処理を行う処理室１１を備える。この処理室１１の側面には、処理室１１内を吸気する不図示の真空ポンプを接続する吸引口１２を有するとともに、窒素（Ｎ₂）ガスＧ１及びアルゴン（Ａｒ）ガスＧ２を処理室１１に供給する供給口１３を有する。したがって、真空ポンプにより処理室１１の真空吸引を行うことができるとともに、処理室１１に対して窒素ガスＧ１及びアルゴンガスＧ２を供給することができ、この供給量は任意に調整（制御）可能である。

また、処理室１１の天面における中央位置には、不図示の公転駆動部により回転する回転軸１４が支持されるとともに、この回転軸１４の下端に支持盤１５の中心位置が支持される。さらに、支持盤１５の外周には一定間隔置きに、支軸１７…を介して計十二の自転駆動部１６…が吊り下げられるとともに、この自転駆動部１６…によりホルダ１８…が支持される。基板Ｂ…は、各ホルダ１８…の下面にセットすることができる。図４は、底面側から見たホルダ１８…の配列を示している。これにより、支持盤１５は、回転軸１４を支点として不図示の公転駆動部により所定の回転速度で回転するとともに、各自転駆動部１６…は、支軸１７…を支点として所定の回転速度で回転する。したがって、ホルダ１８…に支持される各基板Ｂ…は、回転軸１４を支点に公転し、かつ支軸１７…を支点に自転する。一方、処理室１１の底面には、タンタル（Ｔａ）を用いたターゲット材料１０をセットする。なお、２０は基板Ｂのクリーニングを行うイオン銃，２１はターゲット材料１０と基板Ｂ間に配したシャッタをそれぞれ示す。

次に、本実施形態に係る薄膜抵抗素子の製造方法について、図３〜図１６を参照しつつ図１及び図２に示すフローチャートに従って説明する。

最初に、スパッタリング装置Ｍｓ（成膜装置Ｍ）により基板Ｂの表面に薄膜抵抗層Ｒｏを成膜させ、この薄膜抵抗層Ｒｏの抵抗値分布Ｒｆを求めるための評価基板Ｂｓを製作する（ステップＳ１）。図２に評価基板Ｂｓの製作工程（手順）を示す。

まず、スパッタリング装置Ｍｓでは、窒素ガスＧ１を使用するため、この窒素ガスＧ１の供給量（流量Ｑ）を設定する（ステップＳ２１）。窒素ガスＧ１の流量Ｑは、使用するスパッタリング装置Ｍｓの定格流量（又は最大流量）を、例えば、１０段階に分け、各段階（０，１，２…１０）における流量Ｑをパラメータとして設定する。したがって、１０段階目が定格流量（又は最大流量）となる。

一方、スパッタリング装置Ｍｓの各ホルダ１８…には基板Ｂ…をセットする（ステップＳ２２）。基板Ｂは、窒化アルミニウム（ＡｌＮ）を用いた単板である。そして、スパッタリング装置Ｍｓを作動させ、基板Ｂの全面に窒化タンタル（ＴａＮｘ）による薄膜抵抗層Ｒｏを成膜させる（ステップＳ２３）。この場合、スパッタリング装置Ｍｓでは、処理室１１が真空ポンプにより真空吸引され、さらに供給口１３から窒素ガスＧ１及びアルゴンガスＧ２が供給される。また、基板Ｂ…は、回転軸１４を支点に公転し、かつ支軸１７…を支点に自転する。この際、基板Ｂとターゲット材料１０間には高電圧が付加され、アルゴンガスＧ２がイオン化されてターゲット材料１０に衝突する。これにより、ターゲット物質であるＴａ粒子がはじき飛ばされ、飛び出したＴａ粒子は、処理室１１内の窒素ガスＧ１と反応することにより、窒化タンタル（ＴａＮｘ）として基板Ｂに成膜される反応性スパッタリングが行われる。

図５（ａｏ）は、基板Ｂの全面に薄膜抵抗層Ｒｏが成膜された状態を示すとともに、点線Ｋ…は、薄膜抵抗層Ｒｏを複数のエリアＡ１，Ａ２，Ａ３…に区画するための区画線を示す。これにより、薄膜抵抗層Ｒｏは、５×５程度の数に区画される。図５（ａ）及び（ｂ）は、一つのエリアＡ１を抽出して示している。なお、図５〜図１０において、（ａ）は平面図、（ｂ）は中央断面図をそれぞれ示す。

このように、成膜装置Ｍとして、ターゲット材料１０をスパッタリングして基板Ｂに薄膜抵抗層Ｒｏを成膜させるスパッタリング装置Ｍｓを用いれば、本発明に係る製造方法を最適な態様により確実に実施できる利点がある。また、得られた薄膜抵抗層Ｒｏを複数のエリアＡ１…に区画し、各エリアＡ１…に抵抗測定用素子Ｒｍ…をそれぞれ形成するとともに、各抵抗測定用素子Ｒｍ…の抵抗値Ｘを測定することにより抵抗値分布Ｒｆを求めれば、本発明に係る製造方法を最適な態様により容易に実施できる利点がある。

次いで、薄膜抵抗層Ｒｏの上に、フォトリソグラフィーにより素子用レジストＸａ…を塗布する（ステップＳ２４）。この場合、薄膜抵抗層Ｒｏの上にレジストを塗布（貼布）し、素子用レジストＸａ…の形状を有するフォトマスクを用いて露光及び現像を行い、図６（ａ）及び（ｂ）に示す素子用レジストＸａを形成する。なお、図６（ａ）及び（ｂ）は、一つのエリアＡ１に一つの素子用レジストＸａを塗布した状態を示しているが、基板Ｂ全体では、各エリアＡ１…と同数或いは後述する抵抗値分布Ｒｆを求めるのに必要な予め設定したエリアＡ１…に対応する数だけ素子用レジストＸａ…が設けられる。

この後、各エリアＡ１…に、図７（ａ）及び（ｂ）に示す抵抗測定用素子Ｒｍ…を形成する（ステップＳ２５）。この場合、各抵抗測定用素子Ｒｍ…は、不要な薄膜抵抗層Ｒｏを切削するドライエッチング法により形成することができる。

次いで、抵抗測定用素子Ｒｍ…及び薄膜抵抗層Ｒｏの上に、図８（ａ）及び（ｂ）に示す電極用レジストＸｂ…を塗布（形成）する（ステップＳ２６）。この場合、電極用レジストＸｂ…は、抵抗測定用素子Ｒｍ…及び薄膜抵抗層Ｒｏの上面にレジストを塗布（貼布）し、電極用レジストＸｂ…の形状を有するフォトマスクを用いて露光及び現像を行うフォトリソグラフィーにより形成することができる。

この後、電極用レジストＸｂ…及び抵抗測定用素子Ｒｍ…の上に、チタン（Ｔｉ），金（Ａｕ）等の導電材により、図９（ａ）及び（ｂ）に示す電極膜Ｅを成膜させる（ステップＳ２７）。この電極膜Ｅは、ＤＣスパッタ装置を用いて成膜させることができる。

次いで、リフトオフ法により図１０（ａ）及び（ｂ）に示す電極パターンＥｃ…を形成する（ステップＳ２８）。なお、リフトオフ法（リフトオフ加工）は、電極パターンＥｃ…に対して逆パターンをフォトレジストを形成し、電極パターンＥｃ…部分を蒸着後、不要部分を除去する手法である。

以上の製作工程により、窒素ガスＧ１に対して設定された所定の流量Ｑ下における抵抗測定用素子Ｒｍ…を有する評価基板Ｂｓの製作が終了する。したがって、同様の手順により窒素ガスＧ１に対して設定された全ての流量Ｑ下における抵抗測定用素子Ｒｍ…を有する評価基板Ｂｓを製作する（ステップＳ２９，Ｓ２１…）。

他方、全ての評価基板Ｂｓ…の製作が終了したなら、各評価基板Ｂｓにおける抵抗測定用素子Ｒｍ…の抵抗値Ｘ…を測定する（ステップＳ２）。具体的には、抵抗測定用素子Ｒｍに設けた一対の電極パターンＥｃとＥｃ間の抵抗値Ｘを測定する。図１１は、各抵抗測定用素子Ｒｍ…の抵抗値Ｘ…を三次元の座標軸で表した抵抗値分布Ｒｆを示す。薄膜抵抗層Ｒｏの多点における抵抗測定用素子Ｒｍ…の抵抗値Ｘ…を得ることにより、全体の抵抗値分布Ｒｆをコンピュータグラフィックにより容易にシュミレーションすることができ、後述する補正データに反映させることができる。図１１に例示する抵抗値分布Ｒｆは、設計抵抗値が２５〔Ω〕の場合であり、測定した抵抗値Ｘ…は、評価基板Ｂｓ（薄膜抵抗層Ｒｏ）の中心側では小さくなるとともに、周辺側では大きくなっている。

このような抵抗値分布Ｒｆのバラツキに対して最も大きく影響しているのはスパッタリング装置Ｍｓである。したがって、この抵抗値分布Ｒｆは、いわばスパッタリング装置Ｍｓの固有の特性（癖）として捕らえることができる。なお、図１２は、薄膜抵抗層Ｒｏの厚さ〔Å〕の分布（膜厚分布）Ｄｆを三次元の座標軸を用いてコンピュータグラフィックによりシュミレーションしたものであり、図１１に示した抵抗値分布Ｒｆに対して相反する形状、即ち、評価基板Ｂｓの中心側では厚くなり、周辺側では薄くなっている。

一方、抵抗値分布Ｒｆが得られたなら、抵抗値分布Ｒｆと正規の抵抗値分布Ｒｓの偏差から補正データＬｎを求める（ステップＳ３）。正規の抵抗値分布Ｒｓとは、薄膜抵抗層Ｒｏの全エリアＡ１…における抵抗測定用素子Ｒｍ…の抵抗値が一定分布となることを意味し、例示の場合、図１３に示すように、抵抗値が２５〔Ω〕となり、その抵抗値分布Ｒｓは平坦となる。

したがって、補正データ（補正値）Ｌｎは、図１１に示した抵抗値分布Ｒｆのバラツキを相殺するデータとなる。即ち、補正データＬｎは、抵抗値Ｘ…を増減（補正）することにより、補正後の抵抗値による抵抗値分布を、図１３に示すような平坦な抵抗値分布Ｒｓにするためのデータであり、具体的には、薄膜抵抗素子（抵抗測定用素子Ｒｍ…）を形成するフォトマスクパターンの寸法データとなる。この場合、薄膜抵抗素子（抵抗測定用素子Ｒｍ）の面積及び膜厚は既知のため、補正データＬｎは、フォトマスクパターンの寸法データとして容易に求めることができる（ステップＳ４）。図１４に、求めた補正データ（補正値）Ｌｎ〔ｍｍ〕を三次元の座標軸により示す。また、求めた補正データＬｎは登録し、フォトマスクパターンの設計時に反映させることができる（ステップＳ５）。

なお、図１５及び図１６は、補正データ（補正値）Ｌｎの傾向を示したものであり、図１５は、前述した評価基板Ｂｓにおける各エリアＡ１…の位置について、中心をａ、周辺をｃ、中心ａと周辺ｃの中間をｂとして示すとともに、中心ａからの放射方向における向きを（１）〜（８）で示し、さらに、図１６は、図１５に対応した位置における補正値（補正データ）Ｌｎをグラフにより示している。

他方、薄膜抵抗素子を製造する際には、各薄膜抵抗素子の位置に対して対応する補正データ（補正値）Ｌｎを反映させてフォトマスクパターンの設計を行う。即ち、基準の寸法データに対して補正データＬｎにより増減する補正を行い、補正された寸法データによりフォトマスクパターンの設計を行うとともに、このフォトマスクパターンを反映させて薄膜抵抗素子の製造を行う（ステップＳ６）。

このように、補正データＬｎにより薄膜抵抗素子を形成するフォトマスクパターンの寸法データを補正すれば、本発明に係る製造方法を最適な態様により容易かつ確実に実施できる利点がある。これにより、実際に製造される薄膜抵抗素子の抵抗値は、図１３に示すように、一定に分布し、抵抗値分布は平坦となる。即ち、前述した抵抗値分布Ｒｆのバラツキが相殺された精度の高い薄膜抵抗素子が得られ、例示の態様では、抵抗値のバラツキを±５〔％〕以内に抑えることができた。

このような本実施形態に係る薄膜抵抗素子の製造方法によれば、基板Ｂの全面に成膜される薄膜抵抗層Ｒｏに基づく補正のため、薄膜抵抗層Ｒｏにより形成される数百〜数千の薄膜抵抗素子を一括して補正できる。したがって、製造工程の簡易化及び容易化を図ることにより、製造工数（製造時間）の飛躍的な低減を実現でき、量産性及び低コスト性を高めることができる。また、設計段階で補正を加えるため、個々の薄膜抵抗素子に対する製作処理には影響しない。したがって、基板Ｂの小型化や回路の複雑化により薄膜抵抗素子に対する精密化及びサイズダウンなどが要求される場合であっても容易に適用することができ、汎用性及び発展性を高めることができる。特に、本実施形態に係る薄膜抵抗素子の製造方法は、基板Ｂとして、サブマウントに用いる基板に適用することにより、小型化の要求されるサブマウントにとっての最適な製造方法として実施できる利点がある。

以上、最良の実施形態について詳細に説明したが、本発明は、このような実施形態に限定されるものではなく、細部の構成，形状，手法，素材，数量，数値等において、本発明の要旨を逸脱しない範囲で、任意に変更，追加，削除することができる。

例えば、補正データＬｎは、直接的な寸法データとして求めてもよいし、或いは係数データとして求め、製造する薄膜抵抗素子のフォトマスクパターン設計時に寸法データに変換するなどしてもよく、直接的な補正データであるか間接的な補正データであるかは問わない。また、測定データから直接得る補正データであるか測定データ間から得る予測（シュミレーション）による補正データであるかは問わない。さらに、成膜装置Ｍとして、スパッタリング装置Ｍｓを例示したが、材料を蒸発させて基板Ｂに薄膜抵抗層Ｒｏを蒸着させる蒸着装置であってもよいし、或いは他の型式に基づく成膜装置であってもよい。なお、基板Ｂとして、サブマウントに用いる基板を例示したが、他の各種基板Ｂにも同様に適用することができる。

本発明の最良の実施形態に係る薄膜抵抗素子の製造方法を説明するためのフローチャート、 同製造方法に用いる評価基板の製作工程を示すフローチャート、 同製造方法に用いるスパッタリング装置の概略構成図、 同スパッタリング装置の内部における一部の構成を示す底面図、 同製造方法に用いる評価基板の製作工程の一部を説明するための基板に対する平面図及び基板を区画したエリアに対する平面図とその中央断面図、 同評価基板の製作工程の一部を説明するための基板を区画したエリアに対する平面図とその中央断面図、 同評価基板の製作工程の一部を説明するための基板を区画したエリアに対する平面図とその中央断面図、 同評価基板の製作工程の一部を説明するための基板を区画したエリアに対する平面図とその中央断面図、 同評価基板の製作工程の一部を説明するための基板を区画したエリアに対する平面図とその中央断面図、 同評価基板の製作工程の一部を説明するための基板を区画したエリアに対する平面図とその中央断面図、 同評価基板の抵抗値分布を示すグラフィック図、 同評価基板の膜厚分布を示すグラフィック図、 同評価基板の正規の抵抗値分布又は補正後の抵抗値分布を示すグラフィック図、 同評価基板に対する補正データのグラフィック図、 同評価基板における各エリアの位置を示す平面図、 図１５中の位置に対応した補正データ（補正値）のグラフ、

符号の説明

Ｂ… 基板
Ｍ 成膜装置
Ｍｓ スパッタリング装置
Ｒｏ 薄膜抵抗層
Ｒｆ 抵抗値分布
Ｒｓ 正規の抵抗値分布
Ｒｍ… 抵抗測定用素子
Ｌｎ 補正データ
１０ ターゲット材料
Ａ１… 薄膜抵抗層のエリア
Ｘ 抵抗値
Ｇ１ 窒素ガス

Claims (6)

1. 一又は二以上の基板の表面に所定の成膜装置により薄膜抵抗層を成膜させ、この薄膜抵抗層から複数の薄膜抵抗素子を形成する薄膜抵抗素子の製造方法において、予め、前記成膜装置により基板の表面に薄膜抵抗層を成膜させ、この薄膜抵抗層の抵抗値分布を求めるとともに、求めた抵抗値分布と正規の抵抗値分布の偏差から補正データを求め、この補正データに基づき前記薄膜抵抗素子を製造する際の寸法データを補正することを特徴とする薄膜抵抗素子の製造方法。
2. 前記成膜装置は、ターゲット材料をスパッタリングして前記基板に薄膜抵抗層を成膜させるスパッタリング装置を用いることを特徴とする請求項１記載の薄膜抵抗素子の製造方法。
3. 前記薄膜抵抗素子は、前記スパッタリング装置において使用する窒素ガスの供給量を制御して製造することを特徴とする請求項１記載の薄膜抵抗素子の製造方法。
4. 前記薄膜抵抗層を複数のエリアに区画し、各エリアに抵抗測定用素子をそれぞれ形成するとともに、各抵抗測定用素子の抵抗値を測定することにより前記抵抗値分布を求めることを特徴とする請求項１記載の薄膜抵抗素子の製造方法。
5. 前記補正データにより前記薄膜抵抗素子を形成するフォトマスクパターンの寸法データを補正することを特徴とする請求項１記載の薄膜抵抗素子の製造方法。
6. 前記基板は、サブマウントに用いる基板であることを特徴とする請求項１記載の薄膜抵抗素子の製造方法。