JP2006100328A - 抵抗素子及び素子内蔵配線基板 - Google Patents
抵抗素子及び素子内蔵配線基板 Download PDFInfo
- Publication number
- JP2006100328A JP2006100328A JP2004281155A JP2004281155A JP2006100328A JP 2006100328 A JP2006100328 A JP 2006100328A JP 2004281155 A JP2004281155 A JP 2004281155A JP 2004281155 A JP2004281155 A JP 2004281155A JP 2006100328 A JP2006100328 A JP 2006100328A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- width
- electrode
- resistor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Details Of Resistors (AREA)
Abstract
【課題】導電性ペーストのニジミ等の影響を抑え電極の形状を高精度に、又は、抵抗本体の形状を高精度に形成することにより、抵抗素子の抵抗値の精度を上げることを課題とする。また、同一ペーストで形成できる範囲を大きくし、同一工程で複数種の抵抗素子を形成することにより、工程数を減らすことを課題とする。
【解決手段】基板の絶縁層上に形成された配線電極及び他の配線電極と、前記各々の配線電極から離間して形成された抵抗本体と、該抵抗本体の両端と各々配線電極の内側の先端部とをつなぐように形成された一対の電極から成り、前記抵抗本体の中央部の幅が、抵抗本体の両端部の幅よりも狭い抵抗素子、又は前記電極の幅が、抵抗本体の幅よりも狭い抵抗素子。
【選択図】図1
【解決手段】基板の絶縁層上に形成された配線電極及び他の配線電極と、前記各々の配線電極から離間して形成された抵抗本体と、該抵抗本体の両端と各々配線電極の内側の先端部とをつなぐように形成された一対の電極から成り、前記抵抗本体の中央部の幅が、抵抗本体の両端部の幅よりも狭い抵抗素子、又は前記電極の幅が、抵抗本体の幅よりも狭い抵抗素子。
【選択図】図1
Description
本発明は、抵抗素子に関するものであり、特に、精度の高い構造の抵抗素子及びそれを内蔵した素子内蔵配線基板に関する。
従来、印刷法で形成する抵抗素子としては例えば、図8に示す構造が知られている。図8(a)は、上観図、(b)は側断面図である。図8の抵抗素子は、絶縁基板1上に、矩形の抵抗本体2が設けられ、左右の配線電極4と抵抗本体2の両端とをつなぐように、一対の電極3を形成する構造である。左右の配線電極間では、一対の電極を介して抵抗本体に導通され、該抵抗本体の抵抗値により電流制御される配線回路が形成されている。前記抵抗値は、抵抗率×抵抗長さ/(抵抗幅×抵抗厚)で決まり、抵抗率と抵抗厚が一定であれば、抵抗長さ/抵抗幅(=アスペクト比)で決まる。理想的には、抵抗長さは電極3の間隔Dに等しく、抵抗幅は電極3の間に形成された抵抗本体幅Aに等しく、抵抗厚は電極3の間に形成された抵抗本体の膜厚に等しい(図8(a)参照)。
また、抵抗素子を形成する製造方法として、図9に示す方法が知られている。図9は、従来の抵抗素子の製造方法の一例を示す工程の、側断面図である。なお、破線内は参考図で、上観図である。即ち、基板1の絶縁層上に、矩形の抵抗ペーストを印刷し、焼成等を行って抵抗本体2を形成する(図9(b)参照)。さらに、導電性ペーストを印刷し、焼成等の処理を行って電極3を形成する(図9(c)参照)。
しかしながら、前記の構造及び製造方法では、抵抗本体2の両側部において抵抗本体の長さ方向に導電体ペースト等からなる電極3のニジミいわゆるペーストの回り込み5が発生し、電極3の実効間隔が短くなるという問題があった。
また、同一の抵抗ペーストを用いて複数種の抵抗本体を作製する場合、高抵抗の抵抗素子では抵抗本体の幅のばらつきが、低抵抗の抵抗素子では電極間の間隔のばらつきが強く影響し、抵抗値の精度が悪くなる。それを避けるために、アスペクト比は0.3〜3程度に制限され、同一のペーストで形成できる抵抗範囲が狭くなる。従って、広範囲の抵抗値を実現するためには複数の導電率を有する抵抗本体を塗り分ける必要が生じ、印刷等の工程が多くなる問題がある(特許文献1、特許文献2参照)。
従来の抵抗素子において、抵抗本体2、電極3の形成方法は、印刷による場合のみではなく、その他種々の方法があり、その抵抗本体、又は電極の形状の精度のばらつき、その工程の複雑さに同様な問題がある。
以下に、公知文献を記す。
特開平11−168282号公報
特開2000−353876号公報
本発明は、係る従来技術の状況に鑑みてなされたもので、ペーストのニジミ等の影響を抑え電極の形状を高精度に、又は、抵抗本体の形状を高精度に形成することにより、抵抗素子の抵抗値の精度を上げることを課題とする。また、同一ペーストで形成できる範囲を
大きくし、同一工程で複数種の抵抗素子を形成することにより、工程数を減らすことを課題とする。
大きくし、同一工程で複数種の抵抗素子を形成することにより、工程数を減らすことを課題とする。
上記の課題を達成するために、まず本発明の請求項1に係る発明は、絶縁基板上に形成された配線電極及び他の配線電極と、前記各々の配線電極から離間して形成された抵抗本体と、該抵抗本体の両端と各々配線電極とをつなぐように形成された一対の電極から成り、前記抵抗本体の中央部の幅が、抵抗本体の両端部の幅よりも狭いことを特徴とする抵抗素子である。
本発明の請求項2に係る発明は、絶縁基板上に形成された配線電極及び他の配線電極と、前記各々の配線電極から離間して形成された抵抗本体と、該抵抗本体の両端と各々配線電極とをつなぐように形成された1対の電極から成り、該電極の幅が、抵抗本体の幅よりも狭いことを特徴とする抵抗素子である。
本発明の請求項3に係る発明は、前記請求項1、又は2記載の抵抗素子を形成したことを特徴とする素子内蔵配線基板である。
本発明の効果は、第一に、抵抗本体の中央部の幅が、対向端部直下の抵抗本体の幅よりも狭いことにより、導電性ペーストのニジミ等、形状不良の影響を小さくできる。第二に、抵抗本体上に形成された一対の導電性電極の対向端部の幅が、対向端部直下の抵抗本体の幅よりも狭いことにより、導電性ペーストのニジミは抵抗長さの垂直な方向に限定され、抵抗長さ方向のニジミを防止できる。いずれも、抵抗値のばらつきを低減できる。
第三に、複数種類の抵抗素子を同一の配線層に、混在させ形成した構造により、抵抗本体、又は電極が各々の同一材質からなる材料で形成したことより、その工程数が削減され、その抵抗値は、抵抗本体の中央部の幅の、又は電極の幅の寸法を広範囲に可変させ、制御するため、品質設計や、工程の簡素化になり、抵抗値のばらつきを低減できる。
本発明の実施の形態について、以下詳細に説明する。
図1(a)は、本発明の抵抗素子の一例を示す説明図で、上観図であり、参考図は、側断面図である。本発明の第1の形態は、図1(a)のように、抵抗素子は、配線電極4を有する基板1上に形成された抵抗本体2と、抵抗本体及び配線電極上に接するように形成された1対の電極3からなり、抵抗本体2は、両端部の幅がAであり、中央部の幅Bが、電極3の対向端部の直下の抵抗本体幅、すなわち、両端部幅Aよりも狭いことを特徴とする形状に形成され、電極間の間隔が、Dよりなる抵抗素子である。基板1としては、ガラスエポキシ、ビスマレイミドトリアジン等、任意の絶縁基板を使用可能である。なお、本発明で言う絶縁基板には導電基板上に絶縁層を形成したものも含まれる。配線電極4には通常、Cu(銅)が用いられる。抵抗本体2としては、例えば炭素粉と樹脂を混合したコンポジットを使用することができる。これは、炭素粉・樹脂・溶剤を混合したペーストを印刷、焼成することにより得られる(図2(b)参照)。電極3は、金属粒子(例えばAgやCuなど)・樹脂・溶剤を混合した導電性ペーストを、印刷・焼成することにより得られる(図2(c)参照)。
抵抗本体2の印刷用スクリーン版のマスク形状は、電極3形成予定位置(すなわち抵抗本体の端部)の幅Aよりも中央部Bが狭い開口を有する。スクリーン版としては、シルク、ステンレス等が使用できる。
抵抗本体2の中央部の幅Bが両端部の幅Aよりも狭いことにより、抵抗値の精度を向上することができる。なぜなら、抵抗本体を流れる電流が幅Bに集中するためである(図5参照)。図5に示すように、電流は、電流集中領域30の近傍に集中し、抵抗値は主にこの部分で規定され、抵抗本体側部での導電性ペーストのニジミ5や、幅Aの部分での抵抗本体2の幅(即ちAの値)のばらつきが抵抗値に与える影響を小さくできる。また、従来は印刷が困難であった幅の狭いパターンでも、端部の幅が広いことによって抵抗ペーストが出やすくなり、幅Bの精度が上がる。さらに、導電性電極直下の抵抗本体の幅が広いので、表面の平坦性が向上しており、それによって導電性ペーストの印刷精度が上がる。なお、L≧Bであれば、電流集中領域30への集中度が高くなって好ましい。また、(A−B)≧(D−L)であれば回り込み5が電流集中領域30から遠くなるので影響が小さくなり、好ましい。
図1(b)は、本発明の抵抗素子の他の例を示す説明図で、上観図であり、参考図は、側断面図である。本発明の第2形態は、図1(b)のように、抵抗素子は、配線電極4を有する基板1上に形成された抵抗本体2と、抵抗本体及び配線電極上に形成された1対の電極3から成り、電極3の対向端部の幅Cが、抵抗本体の両端部の幅Aよりも狭いことを特徴とする形状の電極から形成され、該電極間の間隔がDの抵抗素子である。基板1としては、ガラスエポキシ、ビスマレイミドトリアジン等、任意の絶縁基板を使用可能である。配線電極4には通常、Cuが用いられる。抵抗本体2としては、例えば炭素粉と樹脂を混合したコンポジットを使用することができる。これは、炭素粉・樹脂・溶剤を混合したペーストを印刷、焼成することにより得られる(図3(b)参照)。電極3は、金属粒子(例えばAgやCuなど)・樹脂・溶剤を混合した導電性ペーストを、印刷・焼成することにより得られる(図3(c)参照)。
電極3を印刷する印刷用スクリーン版のマスクパターン形状は、対応する抵抗本体2の幅Aよりも狭い対向端部幅Cの開口を有する。例えば、図1(b)の抵抗電極を形成する場合には、幅Cの開口を有するスクリーン版を使用する。スクリーン版としては、シルク、ステンレス等が使用できる。
電極3の対向端部の幅Cが対向端部直下の抵抗本体2の幅Aよりも狭いことにより、電極3が抵抗本体の長さ方向にニジムことがなく、高精度に形成することができる。しかも電極間隔Dが電極幅Cより狭ければ、図6に示すように、電流は電流集中領域30の近傍に集中し、抵抗値は主にこの部分で規定され、抵抗本体側部での導電性ペーストのニジミ5や、抵抗本体2の幅Aのばらつきが抵抗値に与える影響を小さくできる。抵抗素子でのニジミの原因は、被印刷物とスクリーン版との間隔であり、それは抵抗本体2と基板1との段差によるものである。導電性ペーストパターンが抵抗本体2の側面にかからなければ、パターン部の被印刷物とスクリーン版との間隔は基本的に0であり、抵抗長さ方向のニジミはない。
なお、電極3の印刷ずれが大きいと、電極端部が抵抗本体2の側部に達し、抵抗長さ方向のニジミを生じてしまう恐れがある。それを避けるには、抵抗本体幅方向の最大印刷ずれをZとすると、電極3の対向端部の幅Cが、C<A−2Zの条件下であればよい。
本発明の第3の形態は、複種類の抵抗素子を混在させ、形成した配線基板において、抵抗素子に第1の形態、及び第2の形態を用いる素子内蔵配線基板である。これにより、同一の抵抗ペーストを用いて作製できる抵抗素子を実効アスペクト比0.1〜10程度に広げることができる。例えば、実効アスペクト比0.1〜1の低抵抗値を持つ抵抗素子部分から、実効アスペクト比1〜10の高抵抗値を持つ抵抗素子部分まで幅広い抵抗値の、基本形状が異なる抵抗素子を同一導体層内に形成した構造の配線基板である。また、精度を
要しない部分に従来の構造を併用してもよい。
要しない部分に従来の構造を併用してもよい。
さらに、絶縁層および配線層を積層することにより、抵抗素子を内蔵する配線基板とすることができる。例えば、プリプレグを挟んで別の配線電極付き基板を重ね、加圧焼成することで、抵抗素子を内蔵する配線基板になる。
なお、第1の形態の抵抗本体の幅B部分の端部を丸めてもよい(図7(a)参照)。同様に、第2の形態の電極の幅C部分の端部を丸めてもよい(図7(b)参照)。また、第1の形態の変形として、第2の形態を組み合わせた構造(図7(c)参照)もあり得る。この構造は、第1の形態同様に、高抵抗に適した構造である。
また、抵抗体をオーバーコート材で覆うことも可能である。オーバーコート材としては、エポキシ、フェノール等の樹脂や、SiO2等の無機絶縁膜を使用できる。
次いで、本発明の第3の形態の抵抗素子の形成において、印刷法以外の方法について説明する。本発明の抵抗素子は、その一部分の抵抗素子に同一材質からなる抵抗本体を用い、請求項1の構造の抵抗本体の中央部の幅が、抵抗本体の両端部の幅よりも狭い幅で形成した抵抗本体と、その一部分の抵抗素子に同一材質からなる電極を用い、請求項2の構造の電極の幅が、抵抗本体の幅よりも狭い幅で形成した電極とを混在させ用いた抵抗素子である。
同一の配線層には、同一材質からなる抵抗本体と、同一材質からなる電極とが形成された構造である。また、同一の配線層には、請求項1の構造の中央部の幅が抵抗本体の両端部の幅よりも狭い幅で形成した抵抗本体と、請求項2の構造の電極の抵抗本体の幅よりも狭い幅で形成した電極とを用いた構造である。その抵抗値は、抵抗本体の中央部の幅、電極の幅の寸法を広範囲で可変させ、制御するため、品質設計や、工程の簡素化になる。
本発明の抵抗素子の製造方法は、配線電極を有する基板上の所定の位置に、フォトプロセス法により、一部分の抵抗素子に中央部が狭い形状のパターンを有するマスクを用いて、レジスト塗布・露光・現像・エッチング等による、抵抗本体を形成する工程を行い、抵抗本体の中央部の幅が、抵抗本体の両端部の幅よりも狭い幅で抵抗体を形成する。当該工程で使用するマスクでは、抵抗本体のパターン形状が複数種の形状を備え、例えば、抵抗本体の両端部の幅よりも狭い幅、両端部の幅と同じ幅等の抵抗本体が形成され、その形状寸法も複数種の寸法で形成されている。なお、フォトプロセス法と印刷法は、パターン精度の要求レベルにより、最適な方法を選択することが重要となる。
次に、フォトプロセス法により、一部分の抵抗素子に抵抗本体の幅よりも狭い形状のパターンを有するマスクを用いて、レジスト塗布・露光・現像・エッチング、又は金属めっき等で電極を形成する工程を行い、抵抗本体の幅よりも狭い幅で電極を形成する。当該工程で使用するマスクでは、電極のパターン形状が複数種の形状を備え、例えば、抵抗本体の幅よりも狭い幅、抵抗本体の幅よりも広い幅等の電極が形成され、その形状寸法も複数種の寸法で形成されている。なお、フォトプロセス法と印刷法とめっき法は、パターン精度の要求レベルにより、最適な方法を選択することが重要となる。
以下に、本発明の実施例を記す。
中央部が狭い抵抗本体の本発明の実施例1について、図2を用いて説明する。配線電極4(Cu)付き基板1(ガラスエポキシ)を用意し(図2(a))、その上に、中央部が狭い抵抗ペーストをスクリーン印刷によって形成し、焼成によって抵抗本体2とした(図
2(b))。配線電極の厚さは12μm、抵抗本体の抵抗率は約15Ω・cm、厚さは15μm、幅Aは0.7mm、幅Bは0.2mm、幅B部の長さLは1.5mmである。
2(b))。配線電極の厚さは12μm、抵抗本体の抵抗率は約15Ω・cm、厚さは15μm、幅Aは0.7mm、幅Bは0.2mm、幅B部の長さLは1.5mmである。
次に、抵抗本体2と配線電極4を接続するように、導電性ペーストをスクリーン印刷し、焼成によって電極3とした(図2(c))。電極3の対向端部の間隔Dは2mmである。
実施例1の抵抗素子の平均の抵抗値は、100kΩであり、ばらつきは±10%以内であった。
対向端部幅が狭い導電性電極の本発明の実施例2について、図3を用いて説明する。配線電極4(Cu)付き基板1(ガラスエポキシ)を用意し(図3(a))、その上に、抵抗ペーストをスクリーン印刷によって形成し、焼成によって抵抗本体2とした(図3(b))。配線電極の厚さは12μm、抵抗本体の抵抗率は約15Ω・cm、厚さは15μm、幅Aは2.4mmである。
次に、抵抗本体2と配線電極4を接続するように、対向端部の幅Cが直下の抵抗本体2の幅Aよりも狭い版を用いて導電性ペーストをスクリーン印刷し、焼成によって電極3とした(図3(c))。電極3の対向端部の幅Cは2mm、間隔Dは0.2mmである。
実施例2の抵抗素子の平均の抵抗値は、1kΩであり、ばらつきは10%以内であった。
複数種の抵抗素子を併用の場合の本発明の実施例3について、図4を用いて説明する。実施例3は、同一工程で複数種の抵抗素子を設ける場合であり、その抵抗素子は、実施例1、実施例2のものである。図4に示すように、工程(b)では、抵抗本体2のパターン形状が2種類であり、工程(c)では、電極3のパターン形状が2種類形成されている(参考図の実施例1、2の工程(b)と工程(c)参照)。
まず、配線電極4(Cu)付き基板1(ガラスエポキシ)を用意し(図4(a))、その上に、抵抗ペーストをスクリーン印刷によって形成し、焼成によって抵抗本体2とした(図4(b))。その際、一部の抵抗本体に、実施例1に示す中央部が狭い形状とした(参考図の実施例1の工程(b)参照)。
次に、抵抗本体2と配線電極4を接続するように、導電性ペーストをスクリーン印刷し、焼成によって電極3とした(図4(c))。その際、一部の電極に、実施例2に示す抵抗本体よりも幅が狭い形状とした(参考図の実施例2の工程(c)参照)。
同一のスクリーン版、同一の抵抗ペーストによって、100kΩの抵抗値を持つ抵抗素子と、1kΩの抵抗素子を作製できた。
本発明の実施例4は、実施例3で作製した基板上に、プリプレグとCu板を重ね、加圧焼成した。さらに、スルーホールを形成して内部の配線電極と接続し、上部Cuをパターニングして外部の配線電極とし、最後に、めっき及び配線保護用ソルダーレジスト等を形成し、本発明の素子内蔵配線基板を作製できた。外部の配線電極から測定した抵抗値は、積層前とほぼ同様、100kΩと、1kΩであった。
以下、比較例として実施例5を説明する。
比較例として、従来の抵抗本体の実施例5を、図9を用いて説明する。基板1(ガラスエポキシ)を用意し、その上に、矩形の抵抗ペーストをスクリーン印刷によって形成し、焼成によって抵抗本体2とした(図9(b)参照)。抵抗本体の抵抗率は15Ω・cm、厚さは15μm、抵抗本体2の幅Aの設計値は0.2mm、2mmの二種類である。しかし、抵抗幅0.2mmの抵抗本体2はカスレ(印刷厚が0または非常に薄い状態)が多発した。
次に、抵抗本体2の全幅を覆うように、導電性ペーストをスクリーン印刷し、焼成によって電極3とした(図9(c)参照)。電極3の間隔Dの設計値は抵抗幅0.2mmの抵抗で2mm、抵抗幅2mm抵抗で0.2mmであったが、ニジミが観測された。抵抗幅2mmの抵抗では、ニジミによって導電性ペースト同士が短絡するものもあった。
カスレやニジミのため、抵抗値は大きくばらつき、とても使えるものではなかった。
1…絶縁基板
2…抵抗本体
3…導電性電極
4…配線電極
5…回り込み
A…導電性電極対向端部直下の抵抗本体の幅
B…抵抗本体の中央部の幅
C…導電性電極対向端部の幅
L…抵抗本体中央の狭幅部の長さ
D…導電性電極の間隔
30…電流集中領域
2…抵抗本体
3…導電性電極
4…配線電極
5…回り込み
A…導電性電極対向端部直下の抵抗本体の幅
B…抵抗本体の中央部の幅
C…導電性電極対向端部の幅
L…抵抗本体中央の狭幅部の長さ
D…導電性電極の間隔
30…電流集中領域
Claims (3)
- 絶縁基板上に形成された配線電極及び他の配線電極と、
前記各々の配線電極から離間して形成された抵抗本体と、
該抵抗本体の両端と各々配線電極とをつなぐように形成された一対の電極から成り、
前記抵抗本体の中央部の幅が、抵抗本体の両端部の幅よりも狭いことを特徴とする抵抗素子。 - 絶縁基板上に形成された配線電極及び他の配線電極と、
前記各々の配線電極から離間して形成された抵抗本体と、
該抵抗本体の両端と各々配線電極とをつなぐように形成された一対の電極から成り、
該電極の幅が、抵抗本体の幅よりも狭いことを特徴とする抵抗素子。 - 前記請求項1、又は2記載の抵抗素子を形成したことを特徴とする素子内蔵配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004281155A JP2006100328A (ja) | 2004-09-28 | 2004-09-28 | 抵抗素子及び素子内蔵配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004281155A JP2006100328A (ja) | 2004-09-28 | 2004-09-28 | 抵抗素子及び素子内蔵配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006100328A true JP2006100328A (ja) | 2006-04-13 |
Family
ID=36239888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004281155A Pending JP2006100328A (ja) | 2004-09-28 | 2004-09-28 | 抵抗素子及び素子内蔵配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006100328A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008306031A (ja) * | 2007-06-08 | 2008-12-18 | Smk Corp | 導電性塗料を用いた回路パターン設計方法及びプリント回路基板 |
-
2004
- 2004-09-28 JP JP2004281155A patent/JP2006100328A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008306031A (ja) * | 2007-06-08 | 2008-12-18 | Smk Corp | 導電性塗料を用いた回路パターン設計方法及びプリント回路基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5474975B2 (ja) | 金属ストリップ抵抗器とその製造方法 | |
JP2010165780A (ja) | 薄膜抵抗素子の製造方法 | |
JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
US20030016117A1 (en) | Resistors | |
JP2006100328A (ja) | 抵抗素子及び素子内蔵配線基板 | |
JP4230108B2 (ja) | 抵抗製造方法 | |
JP2007317904A (ja) | 抵抗素子及び抵抗素子内蔵配線回路板 | |
JP5262159B2 (ja) | 薄膜チップ抵抗器の製造方法 | |
JP2007165358A (ja) | チップ型コンデンサ | |
KR20140034041A (ko) | 전기적 필름 구조체의 제조방법 | |
JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
US20050062587A1 (en) | Method and structure of a substrate with built-in via hole resistors | |
JP3818492B2 (ja) | 多層印刷配線板 | |
JP5660775B2 (ja) | 可変抵抗器 | |
JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
JP2003059725A (ja) | Lr複合部品 | |
JP2003068501A (ja) | 抵抗器 | |
JP2003304060A (ja) | 両面回路基板の製造法 | |
JP2681205B2 (ja) | 膜素子付プリント配線板 | |
JP2007042716A (ja) | 抵抗素子内蔵配線回路板及びその製造方法 | |
JP2005116927A (ja) | 半導体装置用基板及びその製造方法 | |
JPH08255969A (ja) | プリント基板装置 | |
JP2004327759A (ja) | 抵抗体の形成方法 | |
JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 |