JP2004023094A - 内蔵レジスタを有するプリント回路基板、その製造方法及びその最適化方法 - Google Patents
内蔵レジスタを有するプリント回路基板、その製造方法及びその最適化方法 Download PDFInfo
- Publication number
- JP2004023094A JP2004023094A JP2003102411A JP2003102411A JP2004023094A JP 2004023094 A JP2004023094 A JP 2004023094A JP 2003102411 A JP2003102411 A JP 2003102411A JP 2003102411 A JP2003102411 A JP 2003102411A JP 2004023094 A JP2004023094 A JP 2004023094A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- built
- circuit board
- printed circuit
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Laser Beam Processing (AREA)
Abstract
【課題】新規設備の投資なく経済的で量産性に優れた工程によって所望の抵抗値を実現することが可能な、内蔵レジスタを有するプリント回路基板、その製造方法及びその最適化方法を提供すること。
【解決手段】樹脂系絶縁性基板上に一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属パッド１０２を形成させる段階と、該レジスタ金属パッドの間に厚膜レジスタ１０３を形成させて前記厚膜レジスタを前記それぞれのレジスタ金属パッド１０２に電気的に連結させる段階と、前記レジスタの抵抗値を測定し、測定された抵抗値に対する目標抵抗値の偏差からレーザ１０７の１回当りスポット加工量を決定する段階と、前記決定されたレーザのスポット加工量でレジスタを、目標抵抗値を有するように選択的にそれぞれ数回レーザスポット加工する段階と、前記スポット加工されたレジスタ及びレジスタパッドを覆うように、前記基板上にソルダーレジストまたはカバーコート層１０８を形成させる段階とを含む。
【選択図】 図２
【解決手段】樹脂系絶縁性基板上に一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属パッド１０２を形成させる段階と、該レジスタ金属パッドの間に厚膜レジスタ１０３を形成させて前記厚膜レジスタを前記それぞれのレジスタ金属パッド１０２に電気的に連結させる段階と、前記レジスタの抵抗値を測定し、測定された抵抗値に対する目標抵抗値の偏差からレーザ１０７の１回当りスポット加工量を決定する段階と、前記決定されたレーザのスポット加工量でレジスタを、目標抵抗値を有するように選択的にそれぞれ数回レーザスポット加工する段階と、前記スポット加工されたレジスタ及びレジスタパッドを覆うように、前記基板上にソルダーレジストまたはカバーコート層１０８を形成させる段階とを含む。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、内蔵レジスタ（ｂｕｒｉｅｄ ｒｅｓｉｓｔｏｒ）を有するプリント回路基板、その製造方法及びその最適化方法に関し、さらに詳しくは、所望の抵抗値を３〜１０％以内に合わせるために使用されるレーザトリミング加工法の代りに、マイクロバイア加工用レーザ装備を用いたレーザのスポット加工法によってプリント回路基板の内蔵レジスタの抵抗値を最適化することにより、所望の抵抗値を正確に実現することが可能な、内蔵レジスタを有するプリント回路基板、その製造方法及びその最適化方法に関する。
【０００２】
【従来の技術】
プリント回路基板は、電子回路の部品を取り付ける基板であり、板上において殆どの配線が印刷を利用した方法によって形成され、特定の回路設計によって部品が実装され結線される。一般に、電子回路において基板上では、多数の部品がチップの形で結合されており、それぞれの部品間の信号の伝達、例えばＩＣ間の信号伝達、外部信号の入出力及びＩＣのみで構成できない各種回路構成などのために数多くの別個の外付型チップレジスタが回路基板の表面上に直接実装されている。ところが、このような数多くのレジスタ素子をプリント回路基板に取り付けるためには、レジスタを実装するための回路パターンが形成されなければならない。即ち、一つのレジスタを実装するためには、レジスタの両側端を連結するための２つのコンタクト部と、その一側コンタクト部と他側コンタクト部間のレジスタの長さによる空間と、前記２つのコンタクト部と他の素子のコンタクト部とを導電パターンで連結させるための空間が要求され、レジスタ実装のための必要面積が相当要求される。従って、このような別個のチップレジスタの使用では電子信号処理の高速化の為の高密度実装を要求する技術的要望に応えるのに限界があるだけでなく、信頼性の向上にも問題点がある。
【０００３】
前述した問題点を解決するために、従来の別個のチップレジスタの代替として、新しい材料または物質及び工程を用いる方法が提示されてきた。これらの方法によれば、プリント回路基板自体の内部または外部に受動素子としてのレジスタが埋め込まれており、基板自体の大きさに関係なく、受動素子が基板の一部として統合されている形の内蔵レジスタを有するプリント回路基板が提供される。即ち、受動素子が基板の一部分として含まれているため、別個のチップレジスタを基板の表面に実装する又は連結する必要はない。従って、前記別個の受動素子が占めていた空間を他の部品用として用いて高集積の実装面積を確保することができ、プリント回路基板の大きさをさらに減少させて電子機器の小型化への流れに応えることができる。さらに、ソルダージョイント（ｓｏｌｄｅｒ ｊｏｉｎｔ）の除去、熱または機械的衝撃及び振動に影響を受けない点などを考慮すると、信頼性を要する機器に適した利点を有する。これらの利点により、このような内蔵レジスタを形成するための様々な工程が開発されてきた。
【０００４】
例えば、文献１では、セラミックレジスタペーストを塗布し焼成して実現するセラミック厚膜型のレジスタ（ｔｈｉｃｋ ｆｉｌｍ ｔｙｐｅｄ ｒｅｓｉｓｔｏｒ）を形成する技術を紹介している。前記技術は通常セラミックレジスタペーストを基板の表面に塗布し、約８５０℃〜９００℃の高温で焼成した後、スクリーン印刷によって前記レジスタを保護するためのガラス層を塗布し、その後再焼成する過程からなる。さらに詳しくは、前記特許ではサーメット（ｃｅｒｍｅｔ）のような抵抗物質で製造された厚膜レジスタを電極と電気的に連結されるように形成した後、レーザトリミング（ｌａｓｅｒ ｔｒｉｍｍｉｎｇ）によって所望の抵抗値を実現する方法を紹介している。ところが、前記特許による方法は、セラミック基板に適用するための方法であって、本発明の如くエポキシ−ガラス、ポリイミドなどの樹脂系基板に直接適用することは不可能である。
【０００５】
また、文献２では、プリント回路基板の内部に抵抗特性を有する別途の金属層または金属膜を形成してプリント回路基板の表面のレジスタを代替した薄膜型のレジスタ（ｔｈｉｎ ｆｉｌｍ ｔｙｐｅｄ ｒｅｓｉｓｔｏｒ）を実現する技術が開示されている。特に、これに関連してオメガプライ技術（Ｏｈｍｅｇａ−Ｐｌｙ；Ｏｈｍｅｇａ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ．の商品名）という薄膜の抵抗物質を用いて、内蔵レジスタを有するプリント回路基板を製造する方法が既に商用化されている。さらに詳しくは、文献２では、支持層、ニッケル−リン（ｐｈｏｓｐｈｏｒｏｕｓ）組成を有し前記支持層に結合された少なくとも一つの抵抗層、及び前記抵抗層に結合された伝導層とからなる抵抗物質を使用し、フォトリソグラフィ工程によって、内蔵レジスタを有するプリント回路基板を製造する方法が開示している。前記文献２による方法は、基板の内部に応用される技術であり、絶縁体によって抵抗体が保護されるので、外部環境による影響を防止するために別途の工法を必要としない利点があるが、所望の抵抗値を正確に実現するために高価の専用レーザトリミング装備を用いた工程がさらに要求されるため、経済的に不利であるという欠点がある。
【０００６】
一方、基板上に高分子系レジスタペーストを塗布し熱乾燥（硬化）させる高分子厚膜型のレジスタを実現する方法が報告された。前記方法は基板の内層に塗布する内蔵型と、最外層にペーストを塗布する外付型に分けられる。
【０００７】
このような内蔵型技術に関した先行技術は、例えば、文献３及び文献４に開示されている。これら文献によれば、レジスタは両側面上に導体線路が備えられたプリント回路基板の内層にプリンティングによって厚膜状に形成され、表面実装素子（ＳＭＤ）が外層上に実装され、前記プリント回路基板が誘電物質からなる中間層上で前記内層が対向しながらプレスされている。前記内蔵型技術は、基板内部にレジスタが形成され、外部環境による影響を抑制するための別途のレジスタ保護層を必要としないという利点があるが、レジスタの抵抗値の予測性及び許容限界の調節においては不利であるという欠点がある。
【０００８】
一方、外付型技術は、抵抗特性を有する高分子を用いてスクリーン印刷によって基板上に塗布した後、ソルダーマスク（ソルダーレジスト）を印刷して高分子レジスタを保護する方法である。
【０００９】
【特許文献１】
米国特許第５，５１０，５９４号明細書
【特許文献２】
米国特許第４，８７２，７７６号明細書
【特許文献３】
欧州特許第５６９８０１号明細書
【特許文献４】
特開平６−６１６５１号明細書
【００１０】
図１は従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を概略的に示す順序図、図３から図８は内蔵レジスタを有するプリント回路基板を製造する従来の技術の工程を順次示す図である。
まず、図３を参照すると、基板１に導電層（銅膜）を形成した後、前記導電層の形成された基板１の最外層上に、当該分野に公知になっている通りフォトレジストフィルムまたはドライフィルム層を形成し、露光、現像、銅エッチング、及びドライフィルム剥離過程によって、一定の間隔で離れた銅端子２、２’を形成する。
その後、図４を参照すると、カーボンブラックのような絶縁物質が熱硬化性の有機展色剤（ｖｉｈｉｃｌｅ）または高分子マトリックス成分からなるカーボン系レジスタペーストを前記銅端子２、２’の間にスクリーン印刷する。前記過程において、レジスタペーストを塗布した後は、約１５０〜２５０℃で加熱乾燥して熱硬化させ、これにより形成された厚膜レジスタ３は前記それぞれの銅端子２、２’と電気的に連結される。
【００１１】
さらに、図５〜図８を参照すると、従来の樹脂系プリント回路基板の場合、スクリーン印刷されたレジスタの抵抗値が均一でなくて実際の製品への適用時に不良率が高いという問題点をもっているので、所望の抵抗値を１０％以内に合わせるために高価な専用装備を用いて抵抗検査と同時にレーザトリミング工程を選択的に行うことにより、所望する均一の抵抗値を得ることができるようにする。この際、前記過程における有用なレーザ源としては、ＵＶレーザやＩＲレーザなどがあり、レーザスポットサイズ（ｌａｓｅｒ ｓｐｏｔ ｓｉｚｅ）は約３０〜５０μｍである。一方、一般的に使用されるレーザカッティング方式としてはＬ−カット、シングルカット及びダブルカット方式が知られている。一般に、レーザトリミング過程によって溝またはグルーブを形成する場合、レジスタの抵抗値が増加するので、レーザトリミング工程を行うためには前段階で目標抵抗値に達しないようにレジスタを形成する。ところが、カーボン系ペーストレジスタを使用する場合、図５の如くＬ−カット４方式でレーザトリミングを行うと、所望の目標抵抗値を超える可能性があり、図６の如くシングルカット５方式で加工すると、トリミング分解能が低下する可能性がある。即ち、通常セラミックレジスタの場合、殆どが結晶構造の無機材質で形成されているため、レーザトリミング過程で温度による影響が少ないが、カーボンペーストレジスタの場合、有機成分からなっているため、レーザトリミング過程で温度による影響が大きい。従って、図７の如きダブルカット６方式は、時間間隔をおいて一つのレジスタをトリミングするため、レーザ熱による抵抗値の変動を最小化することができるという利点を有する。
【００１２】
また、図８を参照すると、前記基板に形成された厚膜レジスタ３の上部にソルダーマスクインクを用いてソルダーマスク層８を形成させることにより、物理的及び化学的損傷、湿気または温度による抵抗特性変化などの外部環境による損傷を防止するようにする。
【００１３】
一方、基板の材質がセラミックから構成されているセラミックプリント回路基板の場合には、一般に、基板のサイズが１０×１０ｃｍ以上を超える例が殆ど無く、内蔵レジスタの所望の抵抗値をより正確に得るためのレジスタのレーザトリミング過程が比較的容易であり、所望の抵抗値を容易に求めることができる。これに対し、本発明で使用される通常５０×６０ｃｍ程度のパネルサイズを有するプラスチック材質のプリント回路基板の場合には、レジスタペーストを基板上に塗布すると、同一パネル内で位置別にレジスタペーストの厚さが不均一に印刷される傾向があり、このような厚さの不均一性は抵抗値の不均一現像を誘発して製品の信頼性を低下させる要因になっている。従って、かかる問題点を解決し、所望の抵抗値をより正確に得るための工程としてレーザトリミング工程を導入してるが、前記レーザトリミング工程においてレジスタ間の距離が狭い場合、レーザトリミング工程後、レジスタ間の距離が狭くなって短絡が発生する虞が高い。また、このようなレーザトリミング工程では、抵抗検査及びレーザトリミング加工が同時に行われるため、相当な工程時間がかかって生産性が低下する。さらに、このようなレーザトリミング工程を行うためには、高価の専用レーザトリミング装備を別途に備えなければならないため、経済的に不利であるという欠点がある。
【００１４】
従って、前述した従来の技術の問題点を考慮して経済的且つ量産的な工程によって所望の抵抗値を正確に実現することが可能な、内蔵レジスタを有するプリント回路基板の製造方法に対する開発が切望されているのが実状である。
【００１５】
【発明が解決しようとする課題】
本発明者は、前述した問題点を解決するために様々な研究を重ねた結果、プリント回路基板の内蔵レジスタ１０３の所望の抵抗値を３〜１０％以内に合わせるために従来の技術で使用された高価な専用レーザトリミング装備の代りに、一般プリント回路基板メーカー（ｍａｋｅｒ）でマイクロバイア加工用として保有しているレーザ装備を用いたレーザのスポット加工法によって内蔵レジスタの抵抗値を最適化させることにより、新規設備の投資なく経済的な工程によって所望の抵抗値を正確に実現することが可能な、内蔵レジスタを有するプリント回路基板の製造方法を見出し、本発明を完成した。
【００１６】
従って、本発明の第１の目的は、新規設備の投資なく経済的で量産性に優れた工程によって所望の抵抗値を実現することが可能な、内蔵レジスタ１０３を有するプリント回路基板の製造方法を提供することにある。
【００１７】
本発明の第２の目的は、前記方法によって所望の抵抗値が正確に実現された、内蔵レジスタを有するプリント回路基板を提供することにある。
【００１８】
本発明の第３の目的は、前記所望の抵抗値が正確に実現された、内蔵レジスタを有するプリント回路基板の最適化方法を提供することにある。
【００１９】
【課題を解決するための手段】
前記第１の目的を達成するための本発明に係る内蔵レジスタ１０３を有するプリント回路基板の製造方法は、樹脂系絶縁性基板上に一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属パッドを形成させる段階と、前記レジスタ金属パッド１０２の間に厚膜レジスタ１０３を形成させて前記レジスタを前記それぞれのレジスタパッドに電気的に連結させる段階と、前記レジスタの抵抗値を測定し、測定された抵抗値に対する目標抵抗値の偏差からレーザの１回当りスポット加工量を決定する段階と、前記決定されたレーザのスポット加工量でレジスタを、目標抵抗値を有するように選択的にそれぞれ数回レーザスポット加工１０７する段階と、前記スポット加工１０７されたレジスタ及びレジスタパッドを覆うように、前記基板上にソルダーレジストまたはカバーコート層を形成させる段階とを含む。
【００２０】
前記第２の目的を達成するための本発明に係る内蔵レジスタを有するプリント回路基板は、前記方法によって製造されてなる。
【００２１】
前記第３の目的を達成するための本発明に係る内蔵レジスタを有するプリント回路基板の最適化方法は、一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属端子の間にレジスタが電気的に連結されているプリント回路基板の内蔵レジスタの抵抗値を最適化させる方法において、内蔵レジスタの抵抗値を測定し、測定された抵抗値に対する目標抵抗値の偏差からレーザの１回当りスポット加工量を決定する段階と、前記決定されたレーザのスポット加工量でレジスタを、目標抵抗値を有するように選択的にそれぞれ数回レーザスポット加工する段階と、前記スポット加工されたレジスタ１０３及びレジスタパッド１０２を覆うように、前記基板上にソルダーレジスト１０３またはカバーコート層１０８を形成させる段階とを含む。
【００２２】
【発明の実施の形態】
以下、本発明を添付図に基づいてより具体的に説明する。
図２は本発明によって内蔵レジスタを有するプリント回路基板を製造する工程を概略的に示す順序図、図９から図１３は本発明の方法によって最適化された抵抗値を有する内蔵レジスタを備えたプリント回路基板を製造する一連の工程を概略的に示す図である。
【００２３】
図９を参照すると、樹脂系絶縁性基板１０１上に、一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属パッド１０２、１０２’を形成させる。前記段階は、前記基板１０１上に一定のパターンの金属層、例えば銅層（ｂａｒｅ ｃｏｐｐｅｒ）のような伝導性金属層を形成する段階であり、このようなパターン化された金属パッド１０２、１０２’は当業界で広く知られている一般的なプリント回路基板の製造工程によって形成することができ、特にフォトリソグラフィ工程（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ ｐｒｏｃｅｓｓ）が好ましい。前記方法の典型的な例は、基板上に金属層を無電解メッキさせた後電解メッキさせて金属層を形成させた後、ドライフィルムまたはフォトレジストを前記金属層上に適用し、露光及び現像を経て所望しない金属層部分をエッチングした後、エッチングレジストとして作用した残存ドライフィルムを剥離する。これにより、前記基板１０１の外層上に回路パターンとともに一定の間隔で離れている、特に少なくとも一対のパターン化されたレジスタ金属パッド１０２、１０２’、好ましくは銅パッドが１５〜５５μｍの厚さを有するように形成される。
【００２４】
一方、本発明で使用される基板１０１は、絶縁特性を有するもので、ガラス繊維上にエポキシ樹脂がコートされたエポキシ−ガラス、ポリイミド、シアネートエステル、ビスマレイミドトリアジン（ＢＴ）及びポリテトラフルオロエチレン系絶縁体などを使用することができ、当業界でプリント回路基板の基板層として使用可能な成分であれば、特別な制限なくいずれでも使用することができる。
【００２５】
さらに、図１０を参照すると、前記レジスタ金属パッド１０２、１０２’の間にレジスタペーストを塗布して厚膜レジスタ１０３を形成させることにより、前記レジスタ１０３が前記それぞれのレジスタ金属パッド１０２、１０２’に電気的に連結されるようにし、この際、前記レジスタ１０３は前記レジスタパッド１０２、１０２’を部分的に覆いながら形成されることが好ましい。前記レジスタ１０３の形成段階は、例えばレジスタペースト、好ましくはカーボン系レジスタペーストをスクリーン印刷した後熱硬化させることにより行われる。前記カーボン系レジスタはフィラー粒子が樹脂内に分散されており、所望のシート比抵抗（ｓｈｅｅｔ ｒｅｓｉｓｔｉｖｉｔｙ）を達成するようにフィラーの含量と樹脂の含量を適切に調節して使用することができる。本発明において、前述したレジスタペーストを基板上にスクリーン印刷する方法は、当業界で広く知られている。例えば、スクリーンマスクとして開口（ａｐｅｒｔｕｒｅ）を有する鋳型（ｔｅｍｐｌａｔｅ）をレジスタ端子の形成された基板の表面に近接して位置させた後、前記マスクをレジスタペーストで充填させる。その後、スクイーズブレードなどを使用して前記マスクの開口を介して前記基板の表面上に加圧する。このようにスクリーン印刷されたレジスタペーストは、使用可能なそれぞれのペーストの硬化に適した温度、好ましくは約１５０〜２５０℃の温度で熱硬化させることにより、好ましくは約１５〜４０μｍの厚さを有する厚膜レジスタを形成することができる。この際、後述するレーザ加工によってスポットを形成する場合、レジスタの抵抗値は増加するので、本段階では目標抵抗値に達しないようにレジスタを形成させることが好ましい。
【００２６】
一方、前述したように、従来の樹脂系プリント回路基板の場合、スクリーン印刷されたレジスタの抵抗値が不均一であって実際製品への適用時に不良率が高いという問題点を抱えている。このような問題点を解決し、レジスタの所望の抵抗値をより正確に得るために、従来の技術ではレーザトリミング工程を導入しているが、前記レーザトリミング工程では、正確な抵抗値を得るために抵抗検査及びレーザトリミング加工が同時に行われなければならないため、生産性が低下する。さらに、このようなレーザトリミング工程を行うには高価の専用レーザトリミング装備を別途に備えなければならないため、経済的に不利であるという欠点があった。
【００２７】
従って、本発明では、前述した従来の技術の問題点を考慮して、従来の技術で通常使用された高価の専用レーザトリミング装備の代りに、マイクロバイア加工用レーザ装備を用いたレーザのスポット加工法によってプリント回路基板の内蔵レジスタの抵抗値を最適化させることが可能な技術を導入した。本発明に使用可能なレーザスポット加工法としては、通常のマイクロバイア形成時に使用可能なレーザ装置を用いたレーザ加工法であれば、特別な制限なくいずれでも使用することができ、好ましくはエキシマー、Ｎｄ；ＹＡＧ及びＣＯ２タイプのレーザ加工法を使用することができる。
【００２８】
一方、レジスタの抵抗値は下記数式１によって計算されることができる。
【００２９】
【数１】
＠００１
前記数式１に示すように、レジスタの厚さが増加すると、抵抗値は減少するが、実際印刷工程においてパネル上に一定の厚さに印刷することは、印刷製版や印刷機のような設備自体のトレランス（ｔｏｌｅｒａｎｃｅ）によって均一の抵抗値を実現することが困難である。
【００３０】
従って、図１１を参照すると、本発明では、まず、前述したように前記レジスタ金属パッド１０２、１０２’の間に形成されたそれぞれの厚膜レジスタ１０３の抵抗値を測定し、測定された抵抗値に対する目標抵抗値の偏差からレーザの１回当りスポット加工量を決定した後、前記決定されたレーザのスポット加工量でそれぞれのレジスタを、目標抵抗値を有するように選択的にそれぞれ数回レーザスポット加工する。この際、前記レーザスポット１０７の大きさは２０〜１５０μｍであることが好ましいが、前記スポット１０７の大きさが２０μｍ未満であれば、抵抗値の変化が小さ過ぎて加工回数が増え、１５０μｍを超えれば、厚膜レジスタ部分を外れて加工される場合、スポット当り抵抗値の差が大きくなる。また、通常、前記レジスタ１０３の抵抗値がレーザスポット加工１回当り０．１〜１Ωのいずれか一つの値で一定にさらに増加するように、レーザの１回当りスポット加工量を調節することが好ましい。一方、前記レーザスポット加工されたそれぞれのスポット１０７はスポット当り一定の値を得るために一定の間隔で離れて配置されることが好ましい。
【００３１】
また、図１２を参照すると、本発明に係るレーザスポット加工法は、図４ｃに示すようなポイント加工の他にも前記レジスタ１０３を長さ方向に加工して、前記レジスタ１０３にスポット１０７’、１０７”を形成させることができる。この際、前記レジスタ１０３の抵抗値がレーザのスポット加工１回の単位長さ当り１〜２Ωのいずれか一つの値で一定にさらに増加するように、レーザの１回当りスポット加工量を調節することが好ましい。また、前記レーザスポットの単位長さは５０〜１００μｍであることが好ましい。
【００３２】
例えば、図１２に示すように、レーザのスポット加工１回の単位長さを約１００μｍに設定した場合、１回のレーザスポット加工によって前記レジスタ１０３を長さ方向に加工して約１００μｍのスポット１０７’を形成させることができるとともに、２回のレーザスポット加工によって前記レジスタ１０３を長さ方向に加工して約２００μｍのスポット１０７”を形成させることができる。
【００３３】
さらに、本発明の一実施例によれば、目標値が１０Ωであり、本発明に係る厚膜レジスタ形成過程で形成されたレジスタの測定値がそれぞれ９．７、６．９、８．０及び８．６Ωの場合、所望の抵抗値を１０％以内に合わせるために、本発明ではレーザの１回スポット加工量、即ち１ショット（ｓｈｏｔ）当り０．５Ωの抵抗値を上昇させ得るようにレーザの１回当りスポット加工量を決定することができる。即ち、前記測定値９．７、９．２、８．０及び８．６Ωに対してそれぞれ１、２、４及び３ショットのレーザスポット加工を行うことにより、レーザスポット加工後の抵抗値がそれぞれ１０．２、１０．２、１０．０及び１０．１になり、目標抵抗値１０Ωに対して比較的正確な抵抗値を均一に得ることができる。
【００３４】
また、図２に示すように、本発明では、従来の技術で抵抗検査及びレーザ工程を同時に行ったレーザトリミング工程とは異なり、抵抗検査及びレーザ工程を別々に実施することにより、レジスタの抵抗値最適化による工程時間を大幅減少させることができ、レーザ加工時間が非常に短くなるため、量産性においても既存のレーザトリミング工法に比べて数倍以上向上させることができるという利点がある。
【００３５】
一方、本発明に係るレーザスポット加工法は、一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属端子の間にレジスタが電気的に連結されている、内蔵レジスタを有するプリント回路基板の最適化方法においてレジスタの形態に特別に制限されず全て適用することができる。従って、本発明に係るレーザスポット加工法は、前述したような厚膜型のレジスタに適用することができるうえ、内部に抵抗特性を有する別途の金属層または金属膜を形成してプリント回路基板の表面のレジスタを代替する薄膜型のレジスタ、例えばオメガプライ（Ｏｈｍｅｇａ−Ｐｌｙ；Ｏｈｍｅｇａ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ．の商品名）のような薄膜の抵抗物質を内蔵レジスタとして使用したプリント回路基板においても、内蔵レジスタの抵抗値を最適化させるための方法として適用することができる。
【００３６】
次に、図１３を参照すると、上述したようにスポット加工されたレジスタ１０３及び露出されたレジスタパッド１０２、１０２’を外部環境から保護するために、前記基板上にソルダーレジストまたはカバーコート層１０８を形成させる。この際、前記ソルダーレジストまたはカバーコート層１０８は、前記スポット加工されたレジスタ１０３及び露出されたレジスタパッド１０２、１０２’を覆うように、好ましくは約１５〜２５μｍの厚さに形成されることができる。一方、当業界で使用される典型的なソルダーマスク層１０８は、エーテル系またはアセテート系の溶媒を使用し、酸無水物変性エポキシアクリレート（紫外線硬化型樹脂）及びクレゾールノボラック型エポキシ樹脂またはイソシアヌレートエポキシ樹脂（熱硬化型樹脂）からなるバインダーまたはマトリックス成分；硫酸バリウム、タルク、シリカなどを単独或いは混用した無機質フィラー；及び２官能性以上のアクリルモノマー及びジシアンジアミド（ｄｉｃｙａｎｄｉａｍｉｄｅ）またはメラミン系の硬化剤成分を含み、レベリング剤、消泡剤、分散剤などの添加剤、紫外線硬化触媒、顔料などをさらに含有し、当業界でプリント回路基板のソルダーレジストまたはカバーコート層として使用可能な成分であれば、特別な制限なくいずれでも使用することができる。
【００３７】
前述したように、本発明によれば、一般に所望の抵抗値を３〜１０％以内に合わせるために使用される高価の専用レーザトリミング装備の代りに、比較的低価のマイクロバイア加工用レーザ装備を用いたレーザのスポット加工法によってプリント回路基板の内蔵レジスタの抵抗値を最適化させることにより、所望の抵抗値が正確に実現された、内蔵レジスタを有するプリント回路基板を経済的に提供することができる。
【００３８】
【実施例】
以下、下記実施例によって本発明をより具体的に説明するが。これらの実施例は本発明の範疇を限定するものではない。
【００３９】
（実施例１）
５０×６０ｃｍのエポキシガラス基板上に銅層の回路を形成し、無電解メッキさせた後、電解メッキ液を含む浴（ｂａｔｈ）で２．０Ａ／ｄｍ２の電流密度の下で室温（２５℃）にてメッキを行って電解メッキさせて銅層を形成させた後、ドライフィルムを前記金属層上に適用し、露光及び現像を経て所望しない金属層部分をエッチングした後、エッチングレジストとして作用した残存ドライフィルムを剥離して、外層上に回路パターンとともに０．７ｍｍ間隔で離れており且つ４０μｍの厚さを有するパターン化されたレジスタ銅パッドを形成させた。
【００４０】
その後、スクリーンマスクとして開口を有する鋳型をレジスタパッドの形成された基板の表面に近接して位置させ、前記マスクをレジスタペーストで充填させた後、スクイーズブレードを用いて前記マスクの開口を介して前記基板の表面上に加圧した。このようにスクリーン印刷されたレジスタペーストは、２００℃の温度で熱硬化させて目標抵抗値を１０Ωに設定し、約３０μｍの厚さを有する厚膜レジスタを形成させた。前記スクリーン印刷されたレジスタの部位別抵抗値を測定してその結果を下記表１に示した。
【００４１】
次に、前記測定された抵抗値に対する目標抵抗値の偏差からレーザスポット加工の１回当り１Ωの抵抗値が増加できるようにＣＯ２レーザを用いてレーザ加工量を１００μｍに調節した。前記レーザスポット加工の加工量でそれぞれのレジスタを、目標抵抗値の１０Ωを有するように選択的に下記表１に示すようにそれぞれ数回レーザスポット加工した。その後、前述したようにスポット加工されたレジスタ及び露出されたレジストパッドを外部環境から保護するために、前記基板上にソルダーレジスト層を２０μｍの厚さで形成させた後、前記レジスタの抵抗値をそれぞれ測定してその結果を下記表１に示した。また、本発明に係るレーザスポット加工以前及び以後のレジスタの抵抗値の散布度を示すグラフをそれぞれ図５ａ及び図５ｂに示した。
【００４２】
【表１】
＠００２
表１、図１４及び図１５に示すように、本発明に係るレーザのスポット加工法を用いたレジスタの抵抗値最適化方法によって均一且つ正確な抵抗値を実現することができた。
（実施例２）
前記測定された抵抗値に対する目標抵抗値の偏差からレーザのスポット加工１回当り０．５Ωの抵抗値が増加できるようにレーザ加工量を７０μｍに調節した後、前記レーザスポット加工量でそれぞれのレジスタを、目標抵抗値を有するように選択的に下記表２に示すようにそれぞれ数回レーザスポット加工したことを除いては、前記実施例１と同一に実施した。これから得たソルダーレジスト層の塗布されたレジスタの抵抗値をそれぞれ測定し、その結果を下記表２に示した。また、本発明に係るレーザスポット加工以前及び以後のレジスタの抵抗値の散布度を示すグラフをそれぞれ図１６及び図１７に示した。
【００４３】
【表２】
＠００３
表２、図１６及び図１７に示すように、レーザのスポット加工１回当り０．５Ωの抵抗値が増加できるようにレーザ加工量を調節することにより、さらに均一で正確なレジスタの抵抗値を得ることができた。
【００４４】
【発明の効果】
前述したように、本発明によれば、一般的に所望する抵抗値を３〜１０％以内に合わせるために使用される高価の専用レーザトリミング装備の代りに、比較的低価のマイクロバイア加工用レーザ装備を用いたレーザのスポット加工法によってプリント回路基板の内蔵レジスタの抵抗値を最適化させることにより所望の抵抗値が正確に実現された、内蔵レジスタを有するプリント回路基板を経済的に提供することができる。
【００４５】
本発明の単純な変形乃至変更は全て本発明の領域に属するもので、本発明の具体的な保護範囲は特許請求の範囲によって明らかになる。
【図面の簡単な説明】
【図１】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を概略的に示す順序図である。
【図２】本発明によって内蔵レジスタを有するプリント回路基板を製造する工程を概略的に示す順序図である。
【図３】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図４】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図５】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図６】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図７】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図８】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図９】本発明によって樹脂系絶縁性基板上に一定の間隔で離れている一対のパターン化されたレジスタ金属パッドが形成された状態を示す図である。
【図１０】本発明によって前記一対のレジスタ金属パッドの間に厚膜レジスタが形成され、前記レジスタが前記それぞれのレジスタパッドに電気的に連結された状態を示す図である。
【図１１】本発明に係るレーザスポット加工法によって前記レジスタをポイント加工して前記レジスタにスポットが形成された状態を示す図である。
【図１２】本発明に係るレーザスポット加工法によって前記レジスタを長さ方向に加工して前記レジスタにスポットが形成された状態を示す図である。
【図１３】本発明によって前記スポット加工されたレジスタ及びレジスタパッドを覆うように前記基板上にソルダーレジストまたはカバーコート層が形成された状態を示す図である。
【図１４】本発明の実施例１に係るプリント回路基板の内蔵レジスタのレーザスポット加工以前の抵抗値の散布度を示すグラフである。
【図１５】本発明の実施例１に係るプリント回路基板の内蔵レジスタのレーザスポット加工以後の抵抗値の散布度を示すグラフである。
【図１６】本発明の実施例２に係るプリント回路基板の内蔵レジスタのレーザスポット加工以前の抵抗値の散布度を示すグラフである。
【図１７】本発明の実施例２に係るプリント回路基板の内蔵レジスタのレーザスポット加工以後の抵抗値の散布度を示すグラフである。
【符号の説明】
１、１０１ 基板
２、１０２ 銅端子または金属パッド
３、１０３ 厚膜レジスタ
４ Ｌ−カット溝
５ シングルカット溝
６ タブルカット溝
１０７、１０７’、１０７” スポット
８、１０８ ソルダーレジストまたはカバーコート層
【発明の属する技術分野】
本発明は、内蔵レジスタ（ｂｕｒｉｅｄ ｒｅｓｉｓｔｏｒ）を有するプリント回路基板、その製造方法及びその最適化方法に関し、さらに詳しくは、所望の抵抗値を３〜１０％以内に合わせるために使用されるレーザトリミング加工法の代りに、マイクロバイア加工用レーザ装備を用いたレーザのスポット加工法によってプリント回路基板の内蔵レジスタの抵抗値を最適化することにより、所望の抵抗値を正確に実現することが可能な、内蔵レジスタを有するプリント回路基板、その製造方法及びその最適化方法に関する。
【０００２】
【従来の技術】
プリント回路基板は、電子回路の部品を取り付ける基板であり、板上において殆どの配線が印刷を利用した方法によって形成され、特定の回路設計によって部品が実装され結線される。一般に、電子回路において基板上では、多数の部品がチップの形で結合されており、それぞれの部品間の信号の伝達、例えばＩＣ間の信号伝達、外部信号の入出力及びＩＣのみで構成できない各種回路構成などのために数多くの別個の外付型チップレジスタが回路基板の表面上に直接実装されている。ところが、このような数多くのレジスタ素子をプリント回路基板に取り付けるためには、レジスタを実装するための回路パターンが形成されなければならない。即ち、一つのレジスタを実装するためには、レジスタの両側端を連結するための２つのコンタクト部と、その一側コンタクト部と他側コンタクト部間のレジスタの長さによる空間と、前記２つのコンタクト部と他の素子のコンタクト部とを導電パターンで連結させるための空間が要求され、レジスタ実装のための必要面積が相当要求される。従って、このような別個のチップレジスタの使用では電子信号処理の高速化の為の高密度実装を要求する技術的要望に応えるのに限界があるだけでなく、信頼性の向上にも問題点がある。
【０００３】
前述した問題点を解決するために、従来の別個のチップレジスタの代替として、新しい材料または物質及び工程を用いる方法が提示されてきた。これらの方法によれば、プリント回路基板自体の内部または外部に受動素子としてのレジスタが埋め込まれており、基板自体の大きさに関係なく、受動素子が基板の一部として統合されている形の内蔵レジスタを有するプリント回路基板が提供される。即ち、受動素子が基板の一部分として含まれているため、別個のチップレジスタを基板の表面に実装する又は連結する必要はない。従って、前記別個の受動素子が占めていた空間を他の部品用として用いて高集積の実装面積を確保することができ、プリント回路基板の大きさをさらに減少させて電子機器の小型化への流れに応えることができる。さらに、ソルダージョイント（ｓｏｌｄｅｒ ｊｏｉｎｔ）の除去、熱または機械的衝撃及び振動に影響を受けない点などを考慮すると、信頼性を要する機器に適した利点を有する。これらの利点により、このような内蔵レジスタを形成するための様々な工程が開発されてきた。
【０００４】
例えば、文献１では、セラミックレジスタペーストを塗布し焼成して実現するセラミック厚膜型のレジスタ（ｔｈｉｃｋ ｆｉｌｍ ｔｙｐｅｄ ｒｅｓｉｓｔｏｒ）を形成する技術を紹介している。前記技術は通常セラミックレジスタペーストを基板の表面に塗布し、約８５０℃〜９００℃の高温で焼成した後、スクリーン印刷によって前記レジスタを保護するためのガラス層を塗布し、その後再焼成する過程からなる。さらに詳しくは、前記特許ではサーメット（ｃｅｒｍｅｔ）のような抵抗物質で製造された厚膜レジスタを電極と電気的に連結されるように形成した後、レーザトリミング（ｌａｓｅｒ ｔｒｉｍｍｉｎｇ）によって所望の抵抗値を実現する方法を紹介している。ところが、前記特許による方法は、セラミック基板に適用するための方法であって、本発明の如くエポキシ−ガラス、ポリイミドなどの樹脂系基板に直接適用することは不可能である。
【０００５】
また、文献２では、プリント回路基板の内部に抵抗特性を有する別途の金属層または金属膜を形成してプリント回路基板の表面のレジスタを代替した薄膜型のレジスタ（ｔｈｉｎ ｆｉｌｍ ｔｙｐｅｄ ｒｅｓｉｓｔｏｒ）を実現する技術が開示されている。特に、これに関連してオメガプライ技術（Ｏｈｍｅｇａ−Ｐｌｙ；Ｏｈｍｅｇａ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ．の商品名）という薄膜の抵抗物質を用いて、内蔵レジスタを有するプリント回路基板を製造する方法が既に商用化されている。さらに詳しくは、文献２では、支持層、ニッケル−リン（ｐｈｏｓｐｈｏｒｏｕｓ）組成を有し前記支持層に結合された少なくとも一つの抵抗層、及び前記抵抗層に結合された伝導層とからなる抵抗物質を使用し、フォトリソグラフィ工程によって、内蔵レジスタを有するプリント回路基板を製造する方法が開示している。前記文献２による方法は、基板の内部に応用される技術であり、絶縁体によって抵抗体が保護されるので、外部環境による影響を防止するために別途の工法を必要としない利点があるが、所望の抵抗値を正確に実現するために高価の専用レーザトリミング装備を用いた工程がさらに要求されるため、経済的に不利であるという欠点がある。
【０００６】
一方、基板上に高分子系レジスタペーストを塗布し熱乾燥（硬化）させる高分子厚膜型のレジスタを実現する方法が報告された。前記方法は基板の内層に塗布する内蔵型と、最外層にペーストを塗布する外付型に分けられる。
【０００７】
このような内蔵型技術に関した先行技術は、例えば、文献３及び文献４に開示されている。これら文献によれば、レジスタは両側面上に導体線路が備えられたプリント回路基板の内層にプリンティングによって厚膜状に形成され、表面実装素子（ＳＭＤ）が外層上に実装され、前記プリント回路基板が誘電物質からなる中間層上で前記内層が対向しながらプレスされている。前記内蔵型技術は、基板内部にレジスタが形成され、外部環境による影響を抑制するための別途のレジスタ保護層を必要としないという利点があるが、レジスタの抵抗値の予測性及び許容限界の調節においては不利であるという欠点がある。
【０００８】
一方、外付型技術は、抵抗特性を有する高分子を用いてスクリーン印刷によって基板上に塗布した後、ソルダーマスク（ソルダーレジスト）を印刷して高分子レジスタを保護する方法である。
【０００９】
【特許文献１】
米国特許第５，５１０，５９４号明細書
【特許文献２】
米国特許第４，８７２，７７６号明細書
【特許文献３】
欧州特許第５６９８０１号明細書
【特許文献４】
特開平６−６１６５１号明細書
【００１０】
図１は従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を概略的に示す順序図、図３から図８は内蔵レジスタを有するプリント回路基板を製造する従来の技術の工程を順次示す図である。
まず、図３を参照すると、基板１に導電層（銅膜）を形成した後、前記導電層の形成された基板１の最外層上に、当該分野に公知になっている通りフォトレジストフィルムまたはドライフィルム層を形成し、露光、現像、銅エッチング、及びドライフィルム剥離過程によって、一定の間隔で離れた銅端子２、２’を形成する。
その後、図４を参照すると、カーボンブラックのような絶縁物質が熱硬化性の有機展色剤（ｖｉｈｉｃｌｅ）または高分子マトリックス成分からなるカーボン系レジスタペーストを前記銅端子２、２’の間にスクリーン印刷する。前記過程において、レジスタペーストを塗布した後は、約１５０〜２５０℃で加熱乾燥して熱硬化させ、これにより形成された厚膜レジスタ３は前記それぞれの銅端子２、２’と電気的に連結される。
【００１１】
さらに、図５〜図８を参照すると、従来の樹脂系プリント回路基板の場合、スクリーン印刷されたレジスタの抵抗値が均一でなくて実際の製品への適用時に不良率が高いという問題点をもっているので、所望の抵抗値を１０％以内に合わせるために高価な専用装備を用いて抵抗検査と同時にレーザトリミング工程を選択的に行うことにより、所望する均一の抵抗値を得ることができるようにする。この際、前記過程における有用なレーザ源としては、ＵＶレーザやＩＲレーザなどがあり、レーザスポットサイズ（ｌａｓｅｒ ｓｐｏｔ ｓｉｚｅ）は約３０〜５０μｍである。一方、一般的に使用されるレーザカッティング方式としてはＬ−カット、シングルカット及びダブルカット方式が知られている。一般に、レーザトリミング過程によって溝またはグルーブを形成する場合、レジスタの抵抗値が増加するので、レーザトリミング工程を行うためには前段階で目標抵抗値に達しないようにレジスタを形成する。ところが、カーボン系ペーストレジスタを使用する場合、図５の如くＬ−カット４方式でレーザトリミングを行うと、所望の目標抵抗値を超える可能性があり、図６の如くシングルカット５方式で加工すると、トリミング分解能が低下する可能性がある。即ち、通常セラミックレジスタの場合、殆どが結晶構造の無機材質で形成されているため、レーザトリミング過程で温度による影響が少ないが、カーボンペーストレジスタの場合、有機成分からなっているため、レーザトリミング過程で温度による影響が大きい。従って、図７の如きダブルカット６方式は、時間間隔をおいて一つのレジスタをトリミングするため、レーザ熱による抵抗値の変動を最小化することができるという利点を有する。
【００１２】
また、図８を参照すると、前記基板に形成された厚膜レジスタ３の上部にソルダーマスクインクを用いてソルダーマスク層８を形成させることにより、物理的及び化学的損傷、湿気または温度による抵抗特性変化などの外部環境による損傷を防止するようにする。
【００１３】
一方、基板の材質がセラミックから構成されているセラミックプリント回路基板の場合には、一般に、基板のサイズが１０×１０ｃｍ以上を超える例が殆ど無く、内蔵レジスタの所望の抵抗値をより正確に得るためのレジスタのレーザトリミング過程が比較的容易であり、所望の抵抗値を容易に求めることができる。これに対し、本発明で使用される通常５０×６０ｃｍ程度のパネルサイズを有するプラスチック材質のプリント回路基板の場合には、レジスタペーストを基板上に塗布すると、同一パネル内で位置別にレジスタペーストの厚さが不均一に印刷される傾向があり、このような厚さの不均一性は抵抗値の不均一現像を誘発して製品の信頼性を低下させる要因になっている。従って、かかる問題点を解決し、所望の抵抗値をより正確に得るための工程としてレーザトリミング工程を導入してるが、前記レーザトリミング工程においてレジスタ間の距離が狭い場合、レーザトリミング工程後、レジスタ間の距離が狭くなって短絡が発生する虞が高い。また、このようなレーザトリミング工程では、抵抗検査及びレーザトリミング加工が同時に行われるため、相当な工程時間がかかって生産性が低下する。さらに、このようなレーザトリミング工程を行うためには、高価の専用レーザトリミング装備を別途に備えなければならないため、経済的に不利であるという欠点がある。
【００１４】
従って、前述した従来の技術の問題点を考慮して経済的且つ量産的な工程によって所望の抵抗値を正確に実現することが可能な、内蔵レジスタを有するプリント回路基板の製造方法に対する開発が切望されているのが実状である。
【００１５】
【発明が解決しようとする課題】
本発明者は、前述した問題点を解決するために様々な研究を重ねた結果、プリント回路基板の内蔵レジスタ１０３の所望の抵抗値を３〜１０％以内に合わせるために従来の技術で使用された高価な専用レーザトリミング装備の代りに、一般プリント回路基板メーカー（ｍａｋｅｒ）でマイクロバイア加工用として保有しているレーザ装備を用いたレーザのスポット加工法によって内蔵レジスタの抵抗値を最適化させることにより、新規設備の投資なく経済的な工程によって所望の抵抗値を正確に実現することが可能な、内蔵レジスタを有するプリント回路基板の製造方法を見出し、本発明を完成した。
【００１６】
従って、本発明の第１の目的は、新規設備の投資なく経済的で量産性に優れた工程によって所望の抵抗値を実現することが可能な、内蔵レジスタ１０３を有するプリント回路基板の製造方法を提供することにある。
【００１７】
本発明の第２の目的は、前記方法によって所望の抵抗値が正確に実現された、内蔵レジスタを有するプリント回路基板を提供することにある。
【００１８】
本発明の第３の目的は、前記所望の抵抗値が正確に実現された、内蔵レジスタを有するプリント回路基板の最適化方法を提供することにある。
【００１９】
【課題を解決するための手段】
前記第１の目的を達成するための本発明に係る内蔵レジスタ１０３を有するプリント回路基板の製造方法は、樹脂系絶縁性基板上に一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属パッドを形成させる段階と、前記レジスタ金属パッド１０２の間に厚膜レジスタ１０３を形成させて前記レジスタを前記それぞれのレジスタパッドに電気的に連結させる段階と、前記レジスタの抵抗値を測定し、測定された抵抗値に対する目標抵抗値の偏差からレーザの１回当りスポット加工量を決定する段階と、前記決定されたレーザのスポット加工量でレジスタを、目標抵抗値を有するように選択的にそれぞれ数回レーザスポット加工１０７する段階と、前記スポット加工１０７されたレジスタ及びレジスタパッドを覆うように、前記基板上にソルダーレジストまたはカバーコート層を形成させる段階とを含む。
【００２０】
前記第２の目的を達成するための本発明に係る内蔵レジスタを有するプリント回路基板は、前記方法によって製造されてなる。
【００２１】
前記第３の目的を達成するための本発明に係る内蔵レジスタを有するプリント回路基板の最適化方法は、一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属端子の間にレジスタが電気的に連結されているプリント回路基板の内蔵レジスタの抵抗値を最適化させる方法において、内蔵レジスタの抵抗値を測定し、測定された抵抗値に対する目標抵抗値の偏差からレーザの１回当りスポット加工量を決定する段階と、前記決定されたレーザのスポット加工量でレジスタを、目標抵抗値を有するように選択的にそれぞれ数回レーザスポット加工する段階と、前記スポット加工されたレジスタ１０３及びレジスタパッド１０２を覆うように、前記基板上にソルダーレジスト１０３またはカバーコート層１０８を形成させる段階とを含む。
【００２２】
【発明の実施の形態】
以下、本発明を添付図に基づいてより具体的に説明する。
図２は本発明によって内蔵レジスタを有するプリント回路基板を製造する工程を概略的に示す順序図、図９から図１３は本発明の方法によって最適化された抵抗値を有する内蔵レジスタを備えたプリント回路基板を製造する一連の工程を概略的に示す図である。
【００２３】
図９を参照すると、樹脂系絶縁性基板１０１上に、一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属パッド１０２、１０２’を形成させる。前記段階は、前記基板１０１上に一定のパターンの金属層、例えば銅層（ｂａｒｅ ｃｏｐｐｅｒ）のような伝導性金属層を形成する段階であり、このようなパターン化された金属パッド１０２、１０２’は当業界で広く知られている一般的なプリント回路基板の製造工程によって形成することができ、特にフォトリソグラフィ工程（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ ｐｒｏｃｅｓｓ）が好ましい。前記方法の典型的な例は、基板上に金属層を無電解メッキさせた後電解メッキさせて金属層を形成させた後、ドライフィルムまたはフォトレジストを前記金属層上に適用し、露光及び現像を経て所望しない金属層部分をエッチングした後、エッチングレジストとして作用した残存ドライフィルムを剥離する。これにより、前記基板１０１の外層上に回路パターンとともに一定の間隔で離れている、特に少なくとも一対のパターン化されたレジスタ金属パッド１０２、１０２’、好ましくは銅パッドが１５〜５５μｍの厚さを有するように形成される。
【００２４】
一方、本発明で使用される基板１０１は、絶縁特性を有するもので、ガラス繊維上にエポキシ樹脂がコートされたエポキシ−ガラス、ポリイミド、シアネートエステル、ビスマレイミドトリアジン（ＢＴ）及びポリテトラフルオロエチレン系絶縁体などを使用することができ、当業界でプリント回路基板の基板層として使用可能な成分であれば、特別な制限なくいずれでも使用することができる。
【００２５】
さらに、図１０を参照すると、前記レジスタ金属パッド１０２、１０２’の間にレジスタペーストを塗布して厚膜レジスタ１０３を形成させることにより、前記レジスタ１０３が前記それぞれのレジスタ金属パッド１０２、１０２’に電気的に連結されるようにし、この際、前記レジスタ１０３は前記レジスタパッド１０２、１０２’を部分的に覆いながら形成されることが好ましい。前記レジスタ１０３の形成段階は、例えばレジスタペースト、好ましくはカーボン系レジスタペーストをスクリーン印刷した後熱硬化させることにより行われる。前記カーボン系レジスタはフィラー粒子が樹脂内に分散されており、所望のシート比抵抗（ｓｈｅｅｔ ｒｅｓｉｓｔｉｖｉｔｙ）を達成するようにフィラーの含量と樹脂の含量を適切に調節して使用することができる。本発明において、前述したレジスタペーストを基板上にスクリーン印刷する方法は、当業界で広く知られている。例えば、スクリーンマスクとして開口（ａｐｅｒｔｕｒｅ）を有する鋳型（ｔｅｍｐｌａｔｅ）をレジスタ端子の形成された基板の表面に近接して位置させた後、前記マスクをレジスタペーストで充填させる。その後、スクイーズブレードなどを使用して前記マスクの開口を介して前記基板の表面上に加圧する。このようにスクリーン印刷されたレジスタペーストは、使用可能なそれぞれのペーストの硬化に適した温度、好ましくは約１５０〜２５０℃の温度で熱硬化させることにより、好ましくは約１５〜４０μｍの厚さを有する厚膜レジスタを形成することができる。この際、後述するレーザ加工によってスポットを形成する場合、レジスタの抵抗値は増加するので、本段階では目標抵抗値に達しないようにレジスタを形成させることが好ましい。
【００２６】
一方、前述したように、従来の樹脂系プリント回路基板の場合、スクリーン印刷されたレジスタの抵抗値が不均一であって実際製品への適用時に不良率が高いという問題点を抱えている。このような問題点を解決し、レジスタの所望の抵抗値をより正確に得るために、従来の技術ではレーザトリミング工程を導入しているが、前記レーザトリミング工程では、正確な抵抗値を得るために抵抗検査及びレーザトリミング加工が同時に行われなければならないため、生産性が低下する。さらに、このようなレーザトリミング工程を行うには高価の専用レーザトリミング装備を別途に備えなければならないため、経済的に不利であるという欠点があった。
【００２７】
従って、本発明では、前述した従来の技術の問題点を考慮して、従来の技術で通常使用された高価の専用レーザトリミング装備の代りに、マイクロバイア加工用レーザ装備を用いたレーザのスポット加工法によってプリント回路基板の内蔵レジスタの抵抗値を最適化させることが可能な技術を導入した。本発明に使用可能なレーザスポット加工法としては、通常のマイクロバイア形成時に使用可能なレーザ装置を用いたレーザ加工法であれば、特別な制限なくいずれでも使用することができ、好ましくはエキシマー、Ｎｄ；ＹＡＧ及びＣＯ２タイプのレーザ加工法を使用することができる。
【００２８】
一方、レジスタの抵抗値は下記数式１によって計算されることができる。
【００２９】
【数１】
前記数式１に示すように、レジスタの厚さが増加すると、抵抗値は減少するが、実際印刷工程においてパネル上に一定の厚さに印刷することは、印刷製版や印刷機のような設備自体のトレランス（ｔｏｌｅｒａｎｃｅ）によって均一の抵抗値を実現することが困難である。
【００３０】
従って、図１１を参照すると、本発明では、まず、前述したように前記レジスタ金属パッド１０２、１０２’の間に形成されたそれぞれの厚膜レジスタ１０３の抵抗値を測定し、測定された抵抗値に対する目標抵抗値の偏差からレーザの１回当りスポット加工量を決定した後、前記決定されたレーザのスポット加工量でそれぞれのレジスタを、目標抵抗値を有するように選択的にそれぞれ数回レーザスポット加工する。この際、前記レーザスポット１０７の大きさは２０〜１５０μｍであることが好ましいが、前記スポット１０７の大きさが２０μｍ未満であれば、抵抗値の変化が小さ過ぎて加工回数が増え、１５０μｍを超えれば、厚膜レジスタ部分を外れて加工される場合、スポット当り抵抗値の差が大きくなる。また、通常、前記レジスタ１０３の抵抗値がレーザスポット加工１回当り０．１〜１Ωのいずれか一つの値で一定にさらに増加するように、レーザの１回当りスポット加工量を調節することが好ましい。一方、前記レーザスポット加工されたそれぞれのスポット１０７はスポット当り一定の値を得るために一定の間隔で離れて配置されることが好ましい。
【００３１】
また、図１２を参照すると、本発明に係るレーザスポット加工法は、図４ｃに示すようなポイント加工の他にも前記レジスタ１０３を長さ方向に加工して、前記レジスタ１０３にスポット１０７’、１０７”を形成させることができる。この際、前記レジスタ１０３の抵抗値がレーザのスポット加工１回の単位長さ当り１〜２Ωのいずれか一つの値で一定にさらに増加するように、レーザの１回当りスポット加工量を調節することが好ましい。また、前記レーザスポットの単位長さは５０〜１００μｍであることが好ましい。
【００３２】
例えば、図１２に示すように、レーザのスポット加工１回の単位長さを約１００μｍに設定した場合、１回のレーザスポット加工によって前記レジスタ１０３を長さ方向に加工して約１００μｍのスポット１０７’を形成させることができるとともに、２回のレーザスポット加工によって前記レジスタ１０３を長さ方向に加工して約２００μｍのスポット１０７”を形成させることができる。
【００３３】
さらに、本発明の一実施例によれば、目標値が１０Ωであり、本発明に係る厚膜レジスタ形成過程で形成されたレジスタの測定値がそれぞれ９．７、６．９、８．０及び８．６Ωの場合、所望の抵抗値を１０％以内に合わせるために、本発明ではレーザの１回スポット加工量、即ち１ショット（ｓｈｏｔ）当り０．５Ωの抵抗値を上昇させ得るようにレーザの１回当りスポット加工量を決定することができる。即ち、前記測定値９．７、９．２、８．０及び８．６Ωに対してそれぞれ１、２、４及び３ショットのレーザスポット加工を行うことにより、レーザスポット加工後の抵抗値がそれぞれ１０．２、１０．２、１０．０及び１０．１になり、目標抵抗値１０Ωに対して比較的正確な抵抗値を均一に得ることができる。
【００３４】
また、図２に示すように、本発明では、従来の技術で抵抗検査及びレーザ工程を同時に行ったレーザトリミング工程とは異なり、抵抗検査及びレーザ工程を別々に実施することにより、レジスタの抵抗値最適化による工程時間を大幅減少させることができ、レーザ加工時間が非常に短くなるため、量産性においても既存のレーザトリミング工法に比べて数倍以上向上させることができるという利点がある。
【００３５】
一方、本発明に係るレーザスポット加工法は、一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属端子の間にレジスタが電気的に連結されている、内蔵レジスタを有するプリント回路基板の最適化方法においてレジスタの形態に特別に制限されず全て適用することができる。従って、本発明に係るレーザスポット加工法は、前述したような厚膜型のレジスタに適用することができるうえ、内部に抵抗特性を有する別途の金属層または金属膜を形成してプリント回路基板の表面のレジスタを代替する薄膜型のレジスタ、例えばオメガプライ（Ｏｈｍｅｇａ−Ｐｌｙ；Ｏｈｍｅｇａ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ．の商品名）のような薄膜の抵抗物質を内蔵レジスタとして使用したプリント回路基板においても、内蔵レジスタの抵抗値を最適化させるための方法として適用することができる。
【００３６】
次に、図１３を参照すると、上述したようにスポット加工されたレジスタ１０３及び露出されたレジスタパッド１０２、１０２’を外部環境から保護するために、前記基板上にソルダーレジストまたはカバーコート層１０８を形成させる。この際、前記ソルダーレジストまたはカバーコート層１０８は、前記スポット加工されたレジスタ１０３及び露出されたレジスタパッド１０２、１０２’を覆うように、好ましくは約１５〜２５μｍの厚さに形成されることができる。一方、当業界で使用される典型的なソルダーマスク層１０８は、エーテル系またはアセテート系の溶媒を使用し、酸無水物変性エポキシアクリレート（紫外線硬化型樹脂）及びクレゾールノボラック型エポキシ樹脂またはイソシアヌレートエポキシ樹脂（熱硬化型樹脂）からなるバインダーまたはマトリックス成分；硫酸バリウム、タルク、シリカなどを単独或いは混用した無機質フィラー；及び２官能性以上のアクリルモノマー及びジシアンジアミド（ｄｉｃｙａｎｄｉａｍｉｄｅ）またはメラミン系の硬化剤成分を含み、レベリング剤、消泡剤、分散剤などの添加剤、紫外線硬化触媒、顔料などをさらに含有し、当業界でプリント回路基板のソルダーレジストまたはカバーコート層として使用可能な成分であれば、特別な制限なくいずれでも使用することができる。
【００３７】
前述したように、本発明によれば、一般に所望の抵抗値を３〜１０％以内に合わせるために使用される高価の専用レーザトリミング装備の代りに、比較的低価のマイクロバイア加工用レーザ装備を用いたレーザのスポット加工法によってプリント回路基板の内蔵レジスタの抵抗値を最適化させることにより、所望の抵抗値が正確に実現された、内蔵レジスタを有するプリント回路基板を経済的に提供することができる。
【００３８】
【実施例】
以下、下記実施例によって本発明をより具体的に説明するが。これらの実施例は本発明の範疇を限定するものではない。
【００３９】
（実施例１）
５０×６０ｃｍのエポキシガラス基板上に銅層の回路を形成し、無電解メッキさせた後、電解メッキ液を含む浴（ｂａｔｈ）で２．０Ａ／ｄｍ２の電流密度の下で室温（２５℃）にてメッキを行って電解メッキさせて銅層を形成させた後、ドライフィルムを前記金属層上に適用し、露光及び現像を経て所望しない金属層部分をエッチングした後、エッチングレジストとして作用した残存ドライフィルムを剥離して、外層上に回路パターンとともに０．７ｍｍ間隔で離れており且つ４０μｍの厚さを有するパターン化されたレジスタ銅パッドを形成させた。
【００４０】
その後、スクリーンマスクとして開口を有する鋳型をレジスタパッドの形成された基板の表面に近接して位置させ、前記マスクをレジスタペーストで充填させた後、スクイーズブレードを用いて前記マスクの開口を介して前記基板の表面上に加圧した。このようにスクリーン印刷されたレジスタペーストは、２００℃の温度で熱硬化させて目標抵抗値を１０Ωに設定し、約３０μｍの厚さを有する厚膜レジスタを形成させた。前記スクリーン印刷されたレジスタの部位別抵抗値を測定してその結果を下記表１に示した。
【００４１】
次に、前記測定された抵抗値に対する目標抵抗値の偏差からレーザスポット加工の１回当り１Ωの抵抗値が増加できるようにＣＯ２レーザを用いてレーザ加工量を１００μｍに調節した。前記レーザスポット加工の加工量でそれぞれのレジスタを、目標抵抗値の１０Ωを有するように選択的に下記表１に示すようにそれぞれ数回レーザスポット加工した。その後、前述したようにスポット加工されたレジスタ及び露出されたレジストパッドを外部環境から保護するために、前記基板上にソルダーレジスト層を２０μｍの厚さで形成させた後、前記レジスタの抵抗値をそれぞれ測定してその結果を下記表１に示した。また、本発明に係るレーザスポット加工以前及び以後のレジスタの抵抗値の散布度を示すグラフをそれぞれ図５ａ及び図５ｂに示した。
【００４２】
【表１】
表１、図１４及び図１５に示すように、本発明に係るレーザのスポット加工法を用いたレジスタの抵抗値最適化方法によって均一且つ正確な抵抗値を実現することができた。
（実施例２）
前記測定された抵抗値に対する目標抵抗値の偏差からレーザのスポット加工１回当り０．５Ωの抵抗値が増加できるようにレーザ加工量を７０μｍに調節した後、前記レーザスポット加工量でそれぞれのレジスタを、目標抵抗値を有するように選択的に下記表２に示すようにそれぞれ数回レーザスポット加工したことを除いては、前記実施例１と同一に実施した。これから得たソルダーレジスト層の塗布されたレジスタの抵抗値をそれぞれ測定し、その結果を下記表２に示した。また、本発明に係るレーザスポット加工以前及び以後のレジスタの抵抗値の散布度を示すグラフをそれぞれ図１６及び図１７に示した。
【００４３】
【表２】
表２、図１６及び図１７に示すように、レーザのスポット加工１回当り０．５Ωの抵抗値が増加できるようにレーザ加工量を調節することにより、さらに均一で正確なレジスタの抵抗値を得ることができた。
【００４４】
【発明の効果】
前述したように、本発明によれば、一般的に所望する抵抗値を３〜１０％以内に合わせるために使用される高価の専用レーザトリミング装備の代りに、比較的低価のマイクロバイア加工用レーザ装備を用いたレーザのスポット加工法によってプリント回路基板の内蔵レジスタの抵抗値を最適化させることにより所望の抵抗値が正確に実現された、内蔵レジスタを有するプリント回路基板を経済的に提供することができる。
【００４５】
本発明の単純な変形乃至変更は全て本発明の領域に属するもので、本発明の具体的な保護範囲は特許請求の範囲によって明らかになる。
【図面の簡単な説明】
【図１】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を概略的に示す順序図である。
【図２】本発明によって内蔵レジスタを有するプリント回路基板を製造する工程を概略的に示す順序図である。
【図３】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図４】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図５】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図６】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図７】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図８】従来の技術によって内蔵レジスタを有するプリント回路基板を製造する工程を順次示す図である。
【図９】本発明によって樹脂系絶縁性基板上に一定の間隔で離れている一対のパターン化されたレジスタ金属パッドが形成された状態を示す図である。
【図１０】本発明によって前記一対のレジスタ金属パッドの間に厚膜レジスタが形成され、前記レジスタが前記それぞれのレジスタパッドに電気的に連結された状態を示す図である。
【図１１】本発明に係るレーザスポット加工法によって前記レジスタをポイント加工して前記レジスタにスポットが形成された状態を示す図である。
【図１２】本発明に係るレーザスポット加工法によって前記レジスタを長さ方向に加工して前記レジスタにスポットが形成された状態を示す図である。
【図１３】本発明によって前記スポット加工されたレジスタ及びレジスタパッドを覆うように前記基板上にソルダーレジストまたはカバーコート層が形成された状態を示す図である。
【図１４】本発明の実施例１に係るプリント回路基板の内蔵レジスタのレーザスポット加工以前の抵抗値の散布度を示すグラフである。
【図１５】本発明の実施例１に係るプリント回路基板の内蔵レジスタのレーザスポット加工以後の抵抗値の散布度を示すグラフである。
【図１６】本発明の実施例２に係るプリント回路基板の内蔵レジスタのレーザスポット加工以前の抵抗値の散布度を示すグラフである。
【図１７】本発明の実施例２に係るプリント回路基板の内蔵レジスタのレーザスポット加工以後の抵抗値の散布度を示すグラフである。
【符号の説明】
１、１０１ 基板
２、１０２ 銅端子または金属パッド
３、１０３ 厚膜レジスタ
４ Ｌ−カット溝
５ シングルカット溝
６ タブルカット溝
１０７、１０７’、１０７” スポット
８、１０８ ソルダーレジストまたはカバーコート層
Claims (24)
- 樹脂系絶縁性基板上に一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属パッド（１０２）を形成させる段階と、
該レジスタ金属パッドの間に厚膜レジスタを形成させて前記厚膜レジスタを前記それぞれのレジスタ金属パッド（１０２）に電気的に連結させる段階と、
前記厚膜レジスタの抵抗値を測定し、測定された抵抗値に対する目標抵抗値の偏差からレーザの１回当りスポット加工量を決定する段階と、
前記決定されたレーザのスポット加工量で厚膜レジスタを、目標抵抗値を有するように選択的にそれぞれ数回レーザスポット加工（１０７）する段階と、
前記スポット加工された厚膜レジスタ及びレジスタ金属パッドを覆うように、前記基板上にソルダーレジストまたはカバーコート層を形成させる段階とを含むことを特徴とする内蔵レジスタを有するプリント回路基板の製造方法。 - 前記金属パッドは銅パッドであることを特徴とする請求項１記載の内蔵レジスタを有するプリント回路基板の製造方法。
- 前記金属パッドの厚さは１５〜５５μｍであることを特徴とする請求項１記載の内蔵レジスタ（１０３）を有するプリント回路基板の製造方法。
- 前記厚膜レジスタは、フィラーが樹脂内に分散されているカーボン系レジスタペーストをスクリーン印刷して形成されることを特徴とする請求項１記載の内蔵レジスタ（１０３）を有するプリント回路基板の製造方法。
- 前記厚膜レジスタの厚さは１５〜４０μｍであることを特徴とする請求項１記載の内蔵レジスタを有するプリント回路基板の製造方法。
- 前記レーザスポット加工はエキシマー、Ｎｄ；ＹＡＧまたはＣＯ２タイプのレーザドリル加工法によって行われることを特徴とする請求項１記載の内蔵レジスタ（１０３）を有するプリント回路基板の製造方法。
- 前記レーザスポットの大きさは２０〜１５０μｍであることを特徴とする請求項１記載の内蔵レジスタ（１０３）を有するプリント回路基板の製造方法。
- 前記レジスタの抵抗値がレーザのスポット加工１回当り０．１〜１Ωのいずれか一つの値で一定にさらに増加するように、レーザの１回当りスポット加工量が調節されることを特徴とする請求項１記載の内蔵レジスタを有するプリント回路基板の製造方法。
- 前記レーザスポットの単位長さは５０〜１００μｍであることを特徴とする請求項１記載の内蔵レジスタを有するプリント回路基板の製造方法。
- 前記レジスタの抵抗値がレーザのスポット加工１回の単位長さ当り１〜２Ωのいずれか一つの値で一定にさらに増加するように、レーザの１回当りスポット加工量が調節されることを特徴とする請求項１記載の内蔵レジスタを有するプリント回路基板の製造方法。
- 前記レーザスポット加工されたそれぞれのスポットは一定の間隔で離れていることを特徴とする請求項１記載の内蔵レジスタを有するプリント回路基板の製造方法。
- 前記ソルダーレジストまたはカバーコート層の厚さは１５〜２５μｍであることを特徴とする請求項１記載の内蔵レジスタを有するプリント回路基板の製造方法。
- 請求項１〜１２のいずれか１項の方法によって製造されたことを特徴とする内蔵レジスタを有するプリント回路基板。
- 一定の間隔で離れている少なくとも一対のパターン化されたレジスタ金属端子の間にレジスタが電気的に連結されているプリント回路基板の内蔵レジスタの抵抗値を最適化させる方法において、
内蔵レジスタの抵抗値を測定し、測定された抵抗値に対する目標抵抗値の偏差からレーザの１回当りスポット加工量を決定する段階と、
前記決定されたレーザのスポット加工量でレジスタを、目標抵抗値を有するように選択的にそれぞれ数回レーザスポット加工する段階と、
前記スポット加工されたレジスタ及びレジスタパッドを覆うように、前記基板上にソルダーレジストまたはカバーコート層を形成させる段階とを含むことを特徴とする請求項１３の内蔵レジスタを有するプリント回路基板の最適化方法。 - 前記レジスタは薄膜型のレジスタであることを特徴とする請求項１４記載の内蔵レジスタを有するプリント回路基板の最適化方法。
- 前記レジスタは厚膜型のレジスタであることを特徴とする請求項１４記載の内蔵レジスタ（１０３）を有するプリント回路基板の最適化方法。
- 前記厚膜型のレジスタはフィラーが樹脂内に分散されているカーボン系レジスタペーストをスクリーン印刷して形成されることを特徴とする請求項１６記載の内蔵レジスタ（１０３）を有するプリント回路基板の最適化方法。
- 前記レーザスポット加工は、エキシマー、Ｎｄ；ＹＡＧまたはＣＯ２タイプのレーザ加工法によって行われることを特徴とする請求項１４記載の内蔵レジスタを有するプリント回路基板の最適化方法。
- 前記レーザスポットの大きさは２０〜１５０μｍであることを特徴とする請求項１４記載の内蔵レジスタを有するプリント回路基板の最適化方法。
- 前記レジスタの抵抗値がレーザのスポット加工１回当り０．１〜１Ωのいずれか一つの値で一定にさらに増加するように、レーザの１回当りスポット加工量が調節されることを特徴とする請求項１４または１９記載の内蔵レジスタを有するプリント回路基板の最適化方法。
- 前記レーザスポットの単位長さは５０〜１００μｍであることを特徴とする請求項１４記載の内蔵レジスタ（１０３）を有するプリント回路基板の最適化方法。
- 前記レジスタの抵抗値がレーザのスポット加工１回の単位長さ当り１〜２Ωのいずれか一つの値で一定にさらに増加するように、レーザの１回当りスポット加工量が調節されることを特徴とする請求項１４または２１記載の内蔵レジスタを有するプリント回路基板の最適化方法。
- 前記レーザスポット加工されたそれぞれのスポット（１０７）は一定の間隔で離れていることを特徴とする請求項１４記載の内蔵レジスタを有するプリント回路基板の最適化方法。
- 前記厚膜レジスタの厚さは１５〜４０μｍであることを特徴とする請求項１６または１７記載の内蔵レジスタ（１０３）を有するプリント回路基板の最適化方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0032977A KR100483623B1 (ko) | 2002-06-12 | 2002-06-12 | 매립된 레지스터를 갖는 인쇄회로기판, 이의 제조방법, 및이의 최적화방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004023094A true JP2004023094A (ja) | 2004-01-22 |
Family
ID=31185725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003102411A Pending JP2004023094A (ja) | 2002-06-12 | 2003-04-07 | 内蔵レジスタを有するプリント回路基板、その製造方法及びその最適化方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2004023094A (ja) |
| KR (1) | KR100483623B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011243940A (ja) * | 2010-05-17 | 2011-12-01 | Samsung Electro-Mechanics Co Ltd | 抵抗器及び抵抗器の形成方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100858674B1 (ko) * | 2007-06-08 | 2008-09-16 | 주식회사 이오테크닉스 | 레이저를 이용한 저항체의 트리밍방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2526622B2 (ja) * | 1988-02-16 | 1996-08-21 | 三菱電機株式会社 | 化合物系抵抗体の低抗値制御方法 |
| JPH0265194A (ja) * | 1988-08-30 | 1990-03-05 | Ibiden Co Ltd | 厚膜素子を有するプリント配線板の製造方法 |
| JPH02137289A (ja) * | 1988-11-17 | 1990-05-25 | Matsushita Electric Ind Co Ltd | 厚膜混成集積回路形成方法 |
| JPH05109513A (ja) * | 1991-10-21 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 厚膜抵抗体形成方法 |
| JP2515202B2 (ja) * | 1992-03-24 | 1996-07-10 | 日本碍子株式会社 | セラミックス配線基板及びその製造方法 |
-
2002
- 2002-06-12 KR KR10-2002-0032977A patent/KR100483623B1/ko not_active IP Right Cessation
-
2003
- 2003-04-07 JP JP2003102411A patent/JP2004023094A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011243940A (ja) * | 2010-05-17 | 2011-12-01 | Samsung Electro-Mechanics Co Ltd | 抵抗器及び抵抗器の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100483623B1 (ko) | 2005-04-18 |
| KR20030096466A (ko) | 2003-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100463434B1 (ko) | 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법 | |
| US7284317B2 (en) | Method of producing printed circuit board with embedded resistor | |
| US6171921B1 (en) | Method for forming a thick-film resistor and thick-film resistor formed thereby | |
| US8240027B2 (en) | Method of making circuitized substrates having film resistors as part thereof | |
| JPH0568874B2 (ja) | ||
| US20040108937A1 (en) | Ball grid array resistor network | |
| JP4818888B2 (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
| JP2006526897A (ja) | ポリマー厚膜抵抗体、設計セル、及びその製造方法 | |
| CN101321436A (zh) | 内置电阻元件的印刷布线板的制造方法 | |
| JP2004023094A (ja) | 内蔵レジスタを有するプリント回路基板、その製造方法及びその最適化方法 | |
| EP1082882B1 (en) | Method of manufacturing resistors | |
| US20090071599A1 (en) | Method for manufacturing a printed-wiring board having a resistive element | |
| US20040245210A1 (en) | Method for the manufacture of printed circuit boards with embedded resistors | |
| US7423513B2 (en) | Circuit board having resistor and method for manufacturing the circuit board | |
| JPH05283866A (ja) | ポリマ−印刷抵抗内蔵多層配線板 | |
| JP4640576B2 (ja) | 抵抗素子搭載シート及びその製造法並びに抵抗素子搭載シートを用いた抵抗内蔵多層配線板の製造法 | |
| KR100909684B1 (ko) | 저항 탑재형 연성인쇄회로기판의 제조방법 | |
| KR20070078148A (ko) | 저항체 내장형 인쇄회로기판 및 그 제조방법 | |
| Naumov et al. | Implementation of embedded resistor trimming for PCB manufacturing | |
| JP2007042716A (ja) | 抵抗素子内蔵配線回路板及びその製造方法 | |
| KR20140132531A (ko) | 가변저항 카본 인쇄회로기판 제조방법 | |
| JPH0529316B2 (ja) | ||
| KR100932535B1 (ko) | 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법 | |
| JPH07321435A (ja) | プリント配線板製造用基板 | |
| JPH0682902B2 (ja) | 回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060223 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060320 |