JPS62150847A - 配線接続方法 - Google Patents

配線接続方法

Info

Publication number
JPS62150847A
JPS62150847A JP29053785A JP29053785A JPS62150847A JP S62150847 A JPS62150847 A JP S62150847A JP 29053785 A JP29053785 A JP 29053785A JP 29053785 A JP29053785 A JP 29053785A JP S62150847 A JPS62150847 A JP S62150847A
Authority
JP
Japan
Prior art keywords
wiring
hole
wirings
film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29053785A
Other languages
English (en)
Inventor
Hideo Sakai
秀男 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP29053785A priority Critical patent/JPS62150847A/ja
Publication of JPS62150847A publication Critical patent/JPS62150847A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置における配線を接続する方法に関し
、詩に光CVD技術を用いて配線相互間の接続を局部的
に行う配線接続方法に関するものである。
〔背景技術〕
半導体装置に設ける配線は通常フォトリソグラフィ技術
により形成しているが、このフォトリソグラフィ技術の
工程における種々の影響や半導体基板の下地の平坦形状
等の影響によって配線の一部に断線が発生することがあ
る。このような場合には断線状態の配線を後工程におい
て相互に接続することが必要となる。また、半導体装置
の種類によっては回路素子の不良を見越して予め冗長回
路を形成しておき、配線の一部を切断することによって
冗長回路に切り替えることも行われているが、切り替え
た回路を再び復旧させる必要が生じる場合もあり、この
ときには、一旦切断した回路を再接続する必要がある。
更に、マスクROM等における回路の変更時にはその都
度配線形成用のマスクを変更しているが、この場合一部
の回路の接続を変更することによってマスクの変更を省
略することもでき、この場合にも前述したような配線の
接続が必要とされる。
このため、フォトリソグラフィ技術を用いて部分的に導
電性材料を形成して配線の接続を行う試みがなされてい
る。しかしながら、近年におけるこの種の配線は、配線
幅が1μmないしサブミクロンの寸法とされているため
、これら配線間での接続を行うには極めて高いマスク精
度が要求されることになり、実質的には不可能であり、
前記したような各種の要求を満たすことは難しい。
〔発明の目的〕
本発明の目的は微細な配線間の接続を可能とし、配線不
良の修正、回路の再接続及び部分的な変更を実現して半
導体装置の製造効率の向上を図ることのできる配線接続
方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、配線を被覆する絶縁膜の接続箇所を開口して
接続させようとする相互の配線を露呈する工程と、この
開口上に光CVD法によって導電性材料からなる導電膜
を局部的に成長させる工程とを含むことにより、微細配
線相互間での接続を可能とし、配線の修正や回路の変更
等を容易に実現することができる。
〔実施例〕
第1図(a)、  (b)は本発明方法を適用する半導
体装置の一部の平面図及び断面図であり、半導体基板1
表面の絶縁膜2上に、例えばアルミニウム等の配線3を
所要パターンに形成している。
そして、これら配線3はPSG等の絶縁膜4によって被
覆している。金配線3の中、配線3aと3bとを相互に
接続するものとする。
先ず、第2図(a)のように接続箇所の絶縁膜4上にフ
ォトレジスト膜5を形成し、接続箇所を含む領域に窓5
aを開口する。そして、このフォトレジスト膜5をマス
クにして絶縁膜4を異方性エツチングし、絶縁膜4に開
口4aを形成する。
この間口4aにより、前記配線3a、3bの各一部は開
口4a内に露呈される。
次いで、同図(b)のように前記フォトレジスト膜5を
除去した後、半導体装置をCVD装置の所要ガス(ここ
ではモノシラン及びドーピングガス)の雰囲気内にセッ
トした上で、前記開口4aにのみレーザ光LRを照射さ
せ、この開口4aにおいて所謂光CVDを行なわせる。
これにより、同図(C)のように開口4a内にのみ不純
物のドーピングによって低抵抗化された多結晶シリコン
膜6が成長され、この多結晶シリコン膜6によって配線
3a、3bが相互に接続されることになる。以後、この
間口4aを含む領域にPSG等の絶縁膜7を被覆形成し
て配線の接続を完了する。
したがって、この配線接続においては、所要箇所の配線
3a、3bのみを露呈させた状態で光CVD反応を利用
して部分的に多結晶シリコン膜6を形成しているので、
配線が微細な場合或いは隣接する配線が近接している場
合等でも高い精度を必要とすることなく所望の配線のみ
を選択して接続することができる。また、マスクを必要
としないので、少数製品への適用にも適している。この
ため、配線の修正はもとより、一旦切断した配線の再接
続や回路の変更等を自由に行うことができ、半導体装置
の製造工程の簡易化や製造歩留の向上を図ることができ
る。
〔効果〕
(1)配線の所要箇所の絶縁膜に開口を形成して配線を
露呈させ、この開口内に光CVD法によって導電膜を形
成しているので、配線の所要箇所のみをしかも隣接配線
との短絡を生ずることなく微細な寸法で接続することが
できる。
(2)接続する箇所に光を照射してCVD成長を行うこ
とにより配線を接続できるので、これまでのフォトリソ
グラフィ技術のようなマスクは不要であり、少数製品に
対する価格の増加を防止してその適用を可能とする。
(3)回路の部分的な変更を容易に行うことができるの
で、回路設計の自由度を向上することもできる。
(4)これまで、配線の切断で行ってきた冗長回路の切
り替えを配線の接続で行うこともでき、回路の設計の容
易化を図ることもできる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、光CVDで
形成する導電膜としては多結晶シリコン以外にアルミニ
ウムや高融点金属を用いてもよく、更には金属シリサイ
ドを用いてもよい。。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の配線に
適用した場合について説明したが、それに限定されるも
のではなく、微細な配線構造を有する電子装置であれば
同様に適用できる。
【図面の簡単な説明】
第1図(a)、  (b)は本発明を適用する半導体装
置の一部の平面図とそのBB線に沿う断面図、第2図(
a)〜(c)は本発明方法を工程順に示す断面図である
。 ■・・・半導体基板、2・・・絶縁膜、3 (3a、3
b)・・・配線、4・・・絶縁膜、4a・・・開口、5
・・・フォトレジスト膜、6・・・導電膜、7・・・絶
縁膜。 代理人 弁理士  小 川 勝 男   ・第  1 
 図 ((L) 第  2  図 慴

Claims (1)

  1. 【特許請求の範囲】 1、基板上に配設した配線を被覆している絶縁膜を所要
    箇所において開口し、接続させようとする相互の配線を
    この開口内に露呈させる工程と、この開口内に選択的に
    光を照射し、光CVD法によって導電性材料からなる導
    電膜を開口内に成長させる工程とを含むことを特徴とす
    る配線接続方法。 2、所要のガス雰囲気中において前記開口にレーザ光を
    照射してなる特許請求の範囲第1項記載の配線接続方法
    。 3、導電膜として低抵抗化した多結晶シリコン膜を光C
    VD法により成長させてなる特許請求の範囲第2項記載
    の配線接続方法。
JP29053785A 1985-12-25 1985-12-25 配線接続方法 Pending JPS62150847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29053785A JPS62150847A (ja) 1985-12-25 1985-12-25 配線接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29053785A JPS62150847A (ja) 1985-12-25 1985-12-25 配線接続方法

Publications (1)

Publication Number Publication Date
JPS62150847A true JPS62150847A (ja) 1987-07-04

Family

ID=17757306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29053785A Pending JPS62150847A (ja) 1985-12-25 1985-12-25 配線接続方法

Country Status (1)

Country Link
JP (1) JPS62150847A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391516A (en) * 1991-10-10 1995-02-21 Martin Marietta Corp. Method for enhancement of semiconductor device contact pads
US5648296A (en) * 1994-07-27 1997-07-15 General Electric Company Post-fabrication repair method for thin film imager devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391516A (en) * 1991-10-10 1995-02-21 Martin Marietta Corp. Method for enhancement of semiconductor device contact pads
US5648296A (en) * 1994-07-27 1997-07-15 General Electric Company Post-fabrication repair method for thin film imager devices
US5736758A (en) * 1994-07-27 1998-04-07 General Electric Company Post-fabrication repair thin film imager structure

Similar Documents

Publication Publication Date Title
KR920004654B1 (ko) 주문된 집적회로의 제조방법
JPS6285442A (ja) 回路用ヒューズを備えた半導体装置
JPH03198327A (ja) 半導体装置の製造方法
US4486946A (en) Method for using titanium-tungsten alloy as a barrier metal in silicon semiconductor processing
JPS62150847A (ja) 配線接続方法
JPS62118543A (ja) 半導体集積回路装置
JP2808674B2 (ja) 半導体装置の製造方法
JPS61172336A (ja) 半導体装置電極開口部の形成方法
JPH11186253A (ja) 半導体装置の製造方法
JPH0430471A (ja) 半導体装置及びその製造方法
JP3053103B2 (ja) 不純物導電体回路を有する半導体装置並びに該装置の製造方法
JPH0629399A (ja) 半導体装置の製造方法
JPH0193133A (ja) 半導体装置の製造方法
JPH0194625A (ja) 半導体集積回路の製造方法
JPH0227732A (ja) 低抵抗配線接続加工方法
JPH0289319A (ja) 半導体装置の製造方法
JPS6235537A (ja) 半導体装置及びその製造方法
JPH0245930A (ja) 半導体装置の製造方法
JPS6155944A (ja) 半導体装置の製造方法
JPH03254141A (ja) 半導体装置の製造方法
JPH04130726A (ja) 集積回路装置の製造方法
JPH01129427A (ja) 半導体装置
JPH10261638A (ja) 半導体装置の製造方法
JPH01251642A (ja) 半導体装置の製造方法
JPS59224160A (ja) 絶縁物分離形半導体集積回路