JPH03270079A - バラクタダイオード - Google Patents
バラクタダイオードInfo
- Publication number
- JPH03270079A JPH03270079A JP7011890A JP7011890A JPH03270079A JP H03270079 A JPH03270079 A JP H03270079A JP 7011890 A JP7011890 A JP 7011890A JP 7011890 A JP7011890 A JP 7011890A JP H03270079 A JPH03270079 A JP H03270079A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- capacitance
- junction
- varactor diode
- junction regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 11
- 238000009826 distribution Methods 0.000 abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 210000004457 myocytus nodalis Anatomy 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はバラクタダイオードに関し、特に高精度の電圧
対容量特性を実現し得るバラクタダイオードのチップ構
造に関する。
対容量特性を実現し得るバラクタダイオードのチップ構
造に関する。
〔従来の技術］
第４図は従来のバラクタダイオードのチップ平面図であ
って、電圧対容量の特性値は、チップ基板とチップ内に
形成される単一のＰＮ接合領域の濃度分布を調整するこ
とによって決定される。ここで、２，５および６はそれ
ぞれＮ型エピタキシャル層（チップ基板）、高濃度Ｎ型
層およびＰ型層を示している。
って、電圧対容量の特性値は、チップ基板とチップ内に
形成される単一のＰＮ接合領域の濃度分布を調整するこ
とによって決定される。ここで、２，５および６はそれ
ぞれＮ型エピタキシャル層（チップ基板）、高濃度Ｎ型
層およびＰ型層を示している。
〔発明が解決しようとする課題］
このように上述した従来のバラクタダイオドは、静電容
量を得る接合領域は唯一つだけで、接合領域面積を決定
した後は、不純物分布の調整を行うことによって、所望
の電圧対容量特性を得ているものである。従って、不純
物分布の調整工程でバラツキが生ずると、ウェハ段階で
すでに電圧対容量特性不良となって廃棄せざるを得ない
こととなる。特に高電圧領域における容量値は、チップ
基板中に最初から含有されている不純物量に大きく依存
するが、この初期の不純物量を精度よくコントロールす
ることは困難なため、経済的には１．０％以上の濃度分
布のバラツキをもって製造される場合がほとんどである
。このため高電圧領域の静電容量不良がしばしば発生す
るので、電圧対容量特性の精度に問題が生じている。
量を得る接合領域は唯一つだけで、接合領域面積を決定
した後は、不純物分布の調整を行うことによって、所望
の電圧対容量特性を得ているものである。従って、不純
物分布の調整工程でバラツキが生ずると、ウェハ段階で
すでに電圧対容量特性不良となって廃棄せざるを得ない
こととなる。特に高電圧領域における容量値は、チップ
基板中に最初から含有されている不純物量に大きく依存
するが、この初期の不純物量を精度よくコントロールす
ることは困難なため、経済的には１．０％以上の濃度分
布のバラツキをもって製造される場合がほとんどである
。このため高電圧領域の静電容量不良がしばしば発生す
るので、電圧対容量特性の精度に問題が生じている。
本発明の目的は、上記不純物濃度分布の不均一によって
生じる電圧対容量特性の精度低下の問題点を解決したバ
ラクタダイオードを提供することである。
生じる電圧対容量特性の精度低下の問題点を解決したバ
ラクタダイオードを提供することである。
［課題を解決するための手段］
本発明によれば、バラクタダイオードは、導電型の半導
体基板と、前記半導体基板上に堆積される逆導電型のエ
ピタキシャル層と、前記エピタキシャル層上に形成され
る複数個の接合領域と、前記複数個の接合領域を選択的
に並列接続するオーミック電極とを備えて構成される。
体基板と、前記半導体基板上に堆積される逆導電型のエ
ピタキシャル層と、前記エピタキシャル層上に形成され
る複数個の接合領域と、前記複数個の接合領域を選択的
に並列接続するオーミック電極とを備えて構成される。
【 作 用 Ｊ
本発明によれば、チップ基板上に複数個の接合領域が形
成され、その内の任意の個数が所定の容量値を得るよう
選択的に並列接続されるので、チップ基板内の不純物濃
度分布の不均一による容量バラツキへの影響は著しく緩
和される。
成され、その内の任意の個数が所定の容量値を得るよう
選択的に並列接続されるので、チップ基板内の不純物濃
度分布の不均一による容量バラツキへの影響は著しく緩
和される。
［実施例１
以下図面を参照して本発明の詳細な説明する。
第１図は１本発明の一実施例を示すバラクタダイオード
のチップ平面図である。本実施例によれば、Ｎ型エピタ
キシャル層２（チップ基板）上には、それぞれが同じ接
合面積を有する４列ｆｌＯａ＝ １０ｄｌ １６個のＰ
ＮＮ接合部域形成され、そのうちの３列ｆｌＯａ−１０
ｃｌ ！ ２個までがアルミ電極７を介して選択的に並
列接続された場合が示される。このようにすると、接合
１個当たりの１２倍の容量が得られるのみならず、Ｎ型
エピタキシャル層２の不純物濃度分布による容量バラツ
キは平準化されるので、従来特に問題とされた高電圧領
域における電圧対容量特性の精度が著しく改善される。
のチップ平面図である。本実施例によれば、Ｎ型エピタ
キシャル層２（チップ基板）上には、それぞれが同じ接
合面積を有する４列ｆｌＯａ＝ １０ｄｌ １６個のＰ
ＮＮ接合部域形成され、そのうちの３列ｆｌＯａ−１０
ｃｌ ！ ２個までがアルミ電極７を介して選択的に並
列接続された場合が示される。このようにすると、接合
１個当たりの１２倍の容量が得られるのみならず、Ｎ型
エピタキシャル層２の不純物濃度分布による容量バラツ
キは平準化されるので、従来特に問題とされた高電圧領
域における電圧対容量特性の精度が著しく改善される。
第２図（ａ）〜（ｃ）は１本発明の上記実施例を製造す
る場合の一つの工程順序図である。
る場合の一つの工程順序図である。
まず、Ｎ型エピタキシャル層２をもつＰ型シリコン基板
１を温度１０００℃で熱酸化し、厚さ５０００Å程度の
シリコン酸化膜３を形成し、ついでこれをパターニング
して２ｕｍφ程度の接合部形成用の円形開口部４を格子
状に１６個形成する〔第２図（ａ）−を照１°つぎに、
イオン注入法を用いて、リンｆＰｌをウェハ全面に打込
み、高濃度Ｎ型層５をそれぞれ形成し、つづいて温度１
１００℃、時間１００分程程度熱処理を行って、リンｆ
Ｐｌを再分布させる［第２図（ｂ）参照１°ついで、ボ
ロン（Ｂｌをイオン注入法を用いてウェハ全面に再び打
込み、高濃度Ｎ型層５上にＰ型層６をそれぞれ形成して
、４列（１０ａ〜１０ｄ） １６個のＰＮＮ接合部域形
成し、さらに温度９００℃程度の熱処理を加えて、Ｐ型
不純物およびＮ型不純物をそれぞれ再分布させ、所望の
単位面積当りの電圧対容量特性を得るようにする〔第２
図（ｃ）参照１°この段階で、接合部１個当りの電圧対
容量特性を測定した後、規格の容量値を得るためには何
個の接合領域を接続すべきかを計算して、必要とする１
２個数をアルミ電極７で選択接続することによって、第
１図の如き所望の特性をもつバラクタダイオード・チッ
プを得ることができる。
１を温度１０００℃で熱酸化し、厚さ５０００Å程度の
シリコン酸化膜３を形成し、ついでこれをパターニング
して２ｕｍφ程度の接合部形成用の円形開口部４を格子
状に１６個形成する〔第２図（ａ）−を照１°つぎに、
イオン注入法を用いて、リンｆＰｌをウェハ全面に打込
み、高濃度Ｎ型層５をそれぞれ形成し、つづいて温度１
１００℃、時間１００分程程度熱処理を行って、リンｆ
Ｐｌを再分布させる［第２図（ｂ）参照１°ついで、ボ
ロン（Ｂｌをイオン注入法を用いてウェハ全面に再び打
込み、高濃度Ｎ型層５上にＰ型層６をそれぞれ形成して
、４列（１０ａ〜１０ｄ） １６個のＰＮＮ接合部域形
成し、さらに温度９００℃程度の熱処理を加えて、Ｐ型
不純物およびＮ型不純物をそれぞれ再分布させ、所望の
単位面積当りの電圧対容量特性を得るようにする〔第２
図（ｃ）参照１°この段階で、接合部１個当りの電圧対
容量特性を測定した後、規格の容量値を得るためには何
個の接合領域を接続すべきかを計算して、必要とする１
２個数をアルミ電極７で選択接続することによって、第
１図の如き所望の特性をもつバラクタダイオード・チッ
プを得ることができる。
第３図は本発明の他の実施例を示すバラクタダイオード
のチップ平面図である。本実施例によれば、容量規格値
をおおよその範囲で満たす一つの大きなＰＮ接合領＠ｌ
ｌａの周辺に、各９大きさの異なる４個のＰＮ接合領＠
ｌｌｂ〜ｌｉｅが配置形成され、そのうちの一つの領域
１１ｂが接合部＠ｌｌａの容量不足を補正するように並
列接続された場合が示される。すなわち、接合領域１１
ａの電圧対容量特性を測定後、必要な補正値に相当する
接合領域１１ｂをアルミ電極７で選択接続したものであ
る。本実施例の場合、実現できる容量の種類は少なくな
るが、チップ面積を小さくすることが可能となる。
のチップ平面図である。本実施例によれば、容量規格値
をおおよその範囲で満たす一つの大きなＰＮ接合領＠ｌ
ｌａの周辺に、各９大きさの異なる４個のＰＮ接合領＠
ｌｌｂ〜ｌｉｅが配置形成され、そのうちの一つの領域
１１ｂが接合部＠ｌｌａの容量不足を補正するように並
列接続された場合が示される。すなわち、接合領域１１
ａの電圧対容量特性を測定後、必要な補正値に相当する
接合領域１１ｂをアルミ電極７で選択接続したものであ
る。本実施例の場合、実現できる容量の種類は少なくな
るが、チップ面積を小さくすることが可能となる。
［発明の効果１
以上詳細に説明したように、本発明によれば複数のＰＮ
Ｎ接合部域電極で並列接続する容量構成手段をとるので
、不純物分布の調整を終えた後、さらに静電容量の調整
が可能となる。従って、高精度の電圧対容量特性をもつ
バラクタダイオードを容易に実現することが可能である
。
Ｎ接合部域電極で並列接続する容量構成手段をとるので
、不純物分布の調整を終えた後、さらに静電容量の調整
が可能となる。従って、高精度の電圧対容量特性をもつ
バラクタダイオードを容易に実現することが可能である
。
第１図は本発明の一実施例を示すバラクタダイオードの
チップ平面図、第２図（ａ）〜（ｃ）は本発明の上記実
施例を製造する場合のつの工程順序図、第３図は本発明
の他の実施例を示すバラクタダイオードのチップ平面図
、第４図は従来のバラクタダイオードのチップ平面図で
ある。 １・・・Ｐ型シリコン基板。 ２・・・Ｎ型エピタキシャル層、 ３・・・シリコン酸化膜、 ４−・・開口部、 ５・・・高濃度Ｎ型層、６・
・・Ｐ型層、 ７・・・アルミ電極、１０ａ−１
０ｄ 、 １１ａ−１１ｅ−Ｐ Ｎ接合領域。
チップ平面図、第２図（ａ）〜（ｃ）は本発明の上記実
施例を製造する場合のつの工程順序図、第３図は本発明
の他の実施例を示すバラクタダイオードのチップ平面図
、第４図は従来のバラクタダイオードのチップ平面図で
ある。 １・・・Ｐ型シリコン基板。 ２・・・Ｎ型エピタキシャル層、 ３・・・シリコン酸化膜、 ４−・・開口部、 ５・・・高濃度Ｎ型層、６・
・・Ｐ型層、 ７・・・アルミ電極、１０ａ−１
０ｄ 、 １１ａ−１１ｅ−Ｐ Ｎ接合領域。
Claims (1)
- 一導電型の半導体基板と、前記半導体基板上に堆積さ
れる逆導電型のエピタキシャル層と、前記エピタキシャ
ル層上に形成される複数個の接合領域と、前記複数個の
接合領域を選択的に並列接続するオーミック電極とを備
えることを特徴とするバラクタダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7011890A JPH03270079A (ja) | 1990-03-19 | 1990-03-19 | バラクタダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7011890A JPH03270079A (ja) | 1990-03-19 | 1990-03-19 | バラクタダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03270079A true JPH03270079A (ja) | 1991-12-02 |
Family
ID=13422317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7011890A Pending JPH03270079A (ja) | 1990-03-19 | 1990-03-19 | バラクタダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03270079A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172206A (ja) * | 1994-07-26 | 1996-07-02 | Korea Advanced Inst Of Sci & Technol | 可変容量ダイオードおよびダイオードアレー |
-
1990
- 1990-03-19 JP JP7011890A patent/JPH03270079A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172206A (ja) * | 1994-07-26 | 1996-07-02 | Korea Advanced Inst Of Sci & Technol | 可変容量ダイオードおよびダイオードアレー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2906260B2 (ja) | Ｐｎ接合素子の製造方法 | |
| EP0299887B1 (fr) | Structure et procédé de test pour circuit intégré permettant la détermination des effets de surface de couches | |
| US4075649A (en) | Single chip temperature compensated reference diode and method for making same | |
| US5248623A (en) | Method for making a polycrystalline diode having high breakdown | |
| JP2956833B2 (ja) | 多結晶シリコン膜の評価方法 | |
| JPH03270079A (ja) | バラクタダイオード | |
| US4881115A (en) | Bipolar semiconductor device having a conductive recombination layer | |
| US3988759A (en) | Thermally balanced PN junction | |
| KR101832243B1 (ko) | 광 트랜지스터 및 그 제조 방법 | |
| JPS59104180A (ja) | 可変容量ダイオ−ド | |
| US4886762A (en) | Monolithic temperature compensated voltage-reference diode and method for its manufacture | |
| JPH02186675A (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JPH03256367A (ja) | 半導体装置 | |
| RU2376668C1 (ru) | Способ изготовления высокоомного поликремниевого резистора | |
| US20150372216A1 (en) | Thermodiode Element for a Photosensor for Infrared Radiation Measurement, Photosensor and Method for producing a Thermodiode Element | |
| US4892839A (en) | Method of manufacturing a semiconductor device with polysilicon resistors and field plate | |
| KR0152356B1 (ko) | 반도체 소자 제조방법 | |
| JPS63310160A (ja) | レ−ザ−トリミング方法 | |
| CN113223979A (zh) | 栅氧化层工艺中的厚度补偿方法 | |
| JPS62199069A (ja) | ｐｎ接合近傍の不純物濃度制御方法 | |
| JPS61187374A (ja) | サ−ジ吸収素子 | |
| JP2559841B2 (ja) | 半導体光位置検出装置 | |
| JPS6316654A (ja) | 半導体装置 | |
| JPH01125872A (ja) | 圧力感知素子を有する半導体装置の製造法 | |
| JPH02202032A (ja) | 半導体装置及びその製造方法 |