JPH01268169A - バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置内に組み込むに適するバイ
ポーラトランジスタに関する。

〔従来の技術〕

バイポーラトランジスタには一般に電流増幅率の高いこ
とが要求されるほか、それをバイポーラ形やＢｉＭＯ３
形の集積回路装置に組み込むに際してはそのチップ上に
占める面積が極力小さいことが要求される。よく知られ
ているように、バイポーラトランジスタには縦形と横形
とがあり、−般には前者の方が電流増幅率等の特性面で
優れている。最も原理的な縦形のバイポーラトランジス
タとしては、ふつうはエピタキシャル層である例えばｎ
形のコレクタ領域内にｐ形のベース層を拡散し、さらに
その中にｎ形のエミツタ層を拡散することによって代表
的なｎｐｎ形のものが得られ、これだけでも多くの用途
で有用であるが、第２図は集積回路用の従来例として、
これを改良したグラフトベースないしは二重ベース構造
のバイポーラトランジスタを例示するものである。

図示のように、例えばｐ形の半導体基板１の表面にｎ形
の埋込層２とｐ形の埋込分離層３をあらかじめ拡散して
おいた上にエピタキシャル層５をｎ形で成長させ、さら
にその表面からｐ形の分離層６を埋込分離層３に達する
ように深く拡散することにより、基板１から接合分離し
たエピタキシャル層５をｎ形のコレクタ領域としてこの
二重ベース構造のトランジスタが作り込まれる。そのべ
−ス層はいずれもｎ形の環状の外側ベース層１１とそれ
より拡散深さの浅い内側ベース層１２とからなり、内側
ベース層１２の上にｎ形のエミツタ層１３が拡散される
。さらにこの例では埋込層２に達するコレクタ接続層１
４がｎ形で深く拡散されている。

表面の酸化膜２０に明けた窓を介してコレクタ端子Ｃ，
エミッタ端子Ｅおよびベース端子Ｂ用の電極膜４０が図
示のように設けられる。

容易に理解されるように、この縦形のバイポーラトラン
ジスタの電流増幅率はエミツタ層１３の下のベース層１
２の厚みであるベース幅で決まり、外側ベース層１１の
深い拡散はその耐電圧値を高めるために役立てられてい
る。また、埋込層２とコレクタ接続層１４とはそのコレ
クタ抵抗を減少させる役目を果たしている。

〔発明が解決しようとする課題］ 上述の従来例からもわかるように、一般に縦形バイポー
ラトランジスタではそのベース幅がエミツタ層の下のベ
ース層の厚みで決まるために、その電流増幅率を上げる
にはこのベース層の厚みを薄く制御してやる要があるが
、電流増幅率を上げるとベース抵抗が増加してトランジ
スタの動作速度を上げるのがむつかしくなる問題がある
。これは第５図かられかるように、エミツタ層１３の下
の内側ベース層１２の厚みを薄くすると、それとベース
端子Ｂとの間の抵抗が増すためである。

この解決のために、外側ベース層１１の不純物濃度を高
めてやることは可能であるが、この外側ベース層１１お
よびエミツタ層１３の拡散時のマスク合わせ上の精度の
影響で内側ベース層１２の有効面積が変動しやすく、こ
のためにトランジスタの電流増幅率が却って低下したり
、その値にばらつきが出やすくなったりする別の問題が
発生して、あまり有利な解決策となり得ない。フォトエ
ツチングの精度を非常に高くしないと特性にばらつきが
出やすいようなことでは、バイポーラトランジスタを小
形化してとくに集積回路内に高集積度で組み込む際に実
用性に乏しい。

本件出願人は、このフォトエツチング工程にあまり精度
を要しないで集積回路装置に組み込むに有利なバイポー
ラトランジスタとして、ベース幅がベース層の横方向の
厚みで決まる構造のものを前に提案した　（特開昭６１
−１０７７０号公報参照）。

この構造のトランジスタを小形化する上でも有利である
。しかｂ、電流増幅率を上げるとベース抵抗が増加して
動作の高速化の点で問題が出て（るごとは前述と同様で
ある。

本発明はかかる従来からの問題点を解決して、電流増幅
率を上げてもベース抵抗が増加することがないバイポー
ラ１〜ランジスタを得ることを主たる目的とする。本発
明の従たるただし重要な目的は、その製作に当たってフ
ォトエツチングにあまり高い精度を要しないバイポーラ
トランジスタを得ることにある。

〔課題を解決するための手段〕

本発明は、一方の導電形の埋込ベース領域と、この埋込
ベース領域の上に成長された他方の導電形のコレクタ領
域と、このコレクタ領域の表面から埋込ベース領域に達
するように拡散された一方の導′屯形のベース領域と、
このベース領域内にコレクタ領域との間に所定のベース
幅が形成されるように他方の導電形で拡散されたエミッ
タ領域とを備えるバイポーラトランジスタによって、上
記の主たる目的の達成に成功したものである。本発明の
従たる目的は、エミッタ領域をベース領域と同心かつ相
似形で拡散し、従ってエミッタ領域をベース領域用のマ
スクを用いて自己整合的に拡散できるようにすることに
よって達成される。

なお、ベース端子は原理上はベース領域の表面から導出
することができるが、上記のようにエミッタ領域をベー
ス領域と同心かつ相似形に形成する場合は、コレクタ領
域の表面から埋込ベース領域に達するようにベース接続
層を一方の導電形で拡散して、このベース接続層の表面
から導出するようにするのが合理的である。また、コレ
クタ端子についても、原理上はコレクタ領域の表面から
導出することでよいが、コレクタ抵抗をできるだけ低く
保つ上では、埋込ベース領域の下側に他方の導電形で従
来の接合分離用と同じ埋込層をあらかじめ作り込んでお
き、コレクタ領域の表面からこの埋込層にほぼ達するよ
うにコレクタ接続層を拡散して、このコレクタ接続層の
表面からコレクタ端子を導出するようにするのが望まし
い。さらにこの場合において、エミッタ領域をベース領
域と同心かつ相似形に形成しておいた上で、上記のコレ
クタ接続層をベース領域を取り囲むように設けると、本
発明によるバイポーラトランジスタの電流容量を増大さ
せる上で非常に有効である。

（作用〕 本発明は上記の構成かられかるように、エミッタ領域を
ベース領域内にコレクタ領域との間に所定のベース幅が
形成されるように拡散して、ベース幅を従来と異なり横
方向につまり基板の表面とほぼ平行な方向に形成すると
ともに、ベース領域をその下の埋込ベース領域に達する
ように拡散しておくことにより、エミッタ領域からベー
ス領域に注入されたエミッタ電流がベース領域を縦方向
に通った後はすぐ埋込ベース領域に流入できるようにし
、従って電流増幅率が上がるようにベース幅を充分に狭
くしても、ベース抵抗がほとんど増加しないようにし、
これによって所期の課題の解決に成功したものである。

〔実施例〕

以下、図を参照しながら本発明の実施例を具体的に説明
する。第１図は本発明によるバイポーラトランジスタの
一実施例を示し、第２図はこの実施例のバイポーラトラ
ンジスタの製作方法をその主な工程ごとの状態で示すも
のである。以下、第２図に示された工程を追いながら第
１図のバイポーラトランジスタの構成を説明する。

第２図（ａ）の最初の工程では、例えばｐ形の半導体シ
リコン基板１に酸化膜２０を被着し、それに明けた窓を
通してｎ形の埋込領域２を１０〜２０Ω／口の面抵抗が
得られる不純物濃度で拡散する。この埋込領域２は通例
の接合分離用であるが、第１図かられかるようにトラン
ジスタのコレクタ抵抗を下げる役目を果たし得るもので
ある。同図ら）の工程では、同様に酸化膜２０に明けた
窓を介して埋込分離層３をｐ形で５０〜３００Ω／口の
面抵抗で２〜５／／ｌの深さに拡散するとともに、同じ
ｐ形で本発明における埋込ベース領域４を埋込領域２内
に同時拡散する。この埋込ベース領域４はそれと逆導電
形の埋込領域２に拡散されるので、埋込分離領域３の深
さが例えば５ｎのとき、それよりかなり浅い２−程度の
深さに拡散される。

次に同図（Ｃ）に示すように、これら埋込領域が拡散さ
れた基板１の上にｎ形のエピタキシャル領域５を１〜５
ΩＣの比抵抗で２〜５ｐの厚みに成長させた上で、その
表面から強いｐ形の分離領域６を環状ないしは枠状に埋
込分離領域３にまで達するように深く拡散して、エピタ
キシャル領域５を基板１から接合分離する。第１図に示
すように、この分離領域６により囲まれたエピタキシャ
ル領域をコレクタ領域５として、その中に本発明による
バイポーラトランジスタが作り込まれる。このコレクタ
領域５が接合分離された段階では、埋込領域２および埋
込ベース領域４は図示のようにコレクタ領域５内に例え
ば１〜２ｎ程度いわゆる上がり込み拡散される。

第２図（ｄ）以陣がバイポーラトランジスタを作り込む
工程であって、本発明では酸化膜２０に最初から図示の
ように３個の窓を明けてしまって、最後までこれらの窓
を拡散等に利用する。しかし、同図（ｄ）の段階では図
の一番左側の窓だけは図示のようにフォトレジスト膜３
０で塞いだ状態で、ｐ形不純物としてボロン等をイオン
注入法によって、コレクタ領域５の表面に１〜５Ｘ１０
”原子／ｄのドーズ量で図では７ａおよび８ａで示され
たように打ち込む。続く同図（ｅ）の工程では、まずフ
ォトレジスト膜３０を取り除いた上で、この打ち込まれ
た不純物を９００°Ｃ程度の比較的低温下の数十分程度
の熱処理によって０．５〜ＩＩｒｍ程度と比較的浅く拡
散させて、ベース領域７およびベース接続領域８用の予
備拡散領域とする。

第２図（ｆ）の工程では、図示のように酸化膜２０の右
側の窓だけをフォトレジスト膜３０で塞いだ状態で、今
度はｎ形の不純物として燐等を、イオン注入法によって
１〜５Ｘ１０Ｉ５原子／　ｃｓｆｌのドーズ量で左側の
２個の窓から図で９８および１０ａで示されたように打
ち込む。これらの中の不純物９ａの方はｎ形のエミッタ
領域用の不純物で、図示のように中央の窓からｐ形のベ
ース領域７用の予備拡散領域内に重ねて打ち込まれる。

次の同図（樽はこの熱拡散工程であって、まずフォトレ
ジスト膜３０を取り除いた上で、例えば９００〜１１０
０°Ｃ９３０〜６０分間の熱処理によって前の同図げ）
の工程でイオン注入されたｎ形不純物ともう一つ前の工
程で形成された領域７および８内のｐ形不純物とを同時
に深く拡散させる。これにより、図示のようにｐ形のベ
ース領域７およびベース接続領域８が埋込ベース領域４
に接触ないしは接続するまで拡散されるとともに、ｎ形
のエミッタ領域９がベース領域７内にこの実施例では図
示のようにそれと同心かつ相似形で拡散される。また、
同じｎ形のコレクタ接続領域１０も、埋込領域２に接触
ないしはそのごく近くに接近するまで上と同時に拡散さ
れる。

最後の第２図（１″］）の工程では、まず窓内の薄い酸
化膜を例えばぶつ酸系のエツチング液で除いた上で、ア
ルミ等の金属をスパッタ法等で被着してそのフォトエツ
チングにより各窓部に電極膜４０を形成し、これらを第
１図に示すようにそれぞれコレクタ端子Ｃ，エミッタ端
子Ｅおよびベース端子Ｂとする。

以上のように構成された第１図に示すこの実施例による
バイポーラトランジスタでは、エミッタ領域９がベース
領域７と同心かつ相似形に形成され、ベース領域７が持
つベース幅は図かられかるようにほぼ図の左右方向すな
わち横方向になる。

このベース領域７内の不純物濃度は例えば１０”〜１０
１９原子／ｄ程度に制御され、エミッタ領域内の不純物
濃度は表面で１０２０原子／　ｃｉ程度とされる。

前述の説明かられかるように、これらベース領域７およ
びエミッタ領域９は酸化膜２０の同じ窓からイオン注入
した不純物を拡散させたものであるから、両者の相対位
置はフォトエツチングの精度によって影響されることが
なく、従ってベース幅を高い精度で制御ないしは管理す
ることができる。

従って、高い電流増幅率が欲しい場合、このベース幅は
例えば０．０１〜０．２１の低い値に容易に管理するこ
とができ、これによって最低でも１００以上の電流増幅
率が得られ、かつこの高い電流増幅率を従来よりも少な
いばらつきで安定して得ることができる。

また、ベース端子用７は図示のようにその下部が前述の
ように高い不純物濃度をもつ埋込ベース領域４と直接繋
がっており、かつエミッタ領域９の周りの全部をその有
効面積として使えるので、本発明によりバイポーラトラ
ンジスタのベース抵抗を従来より１桁程度小さくするこ
とができる。容易にわかるように本発明の場合、埋込ベ
ース領域の不純物濃度を必要に応じて高くとって、ベー
ス抵抗を所望の値まで低下させることができる。

このほか、本発明によるバイポーラトランジスタはその
寸法を第５図に示したような従来のものよりかなり小さ
くできる利点を有する。本発明による高電流増幅率トラ
ンジスタの集積回路装置への組み込みに要するチップ面
積は、フォトエツチング時のパターンが３μルールのと
き１５ｘ２０ないし２０　ｘ　３０平方ρ程度で済む。

第３図は集積回路装置に組み込むに要する面積を縮小で
きる実施例を示す。図示のようにこの実施例では、前例
におけるベース接続領域８が省かれ、そのかわりにベー
ス領域７が拡大されて、その表面上にベース端子用の電
極膜４０が設けられている。これによって、前の実施例
におけるベース領域７とベース接続領域８との間のスペ
ースが省かれて、その分だけチップ面積を節約できる。

しかし、この実施例ではベース幅として働き得る有効面
積が、ベース領域７の図の左側の部分だけになるので、
トランジスタの電流容量は前の実施例よりも減少する。

第４図はこれとは逆に電流容量を増す上で有利な実施例
を示す。図示のようにこの実施例では、コレクタ接続領
域１０がベース領域７の周りを完全に取り囲むように設
けられており、前の第１図の実施例におけるベース領域
７の周りの構造上の非対称性が解消され、エミッタ領域
９の周りのベース領域７がベース幅形成上はぼ完全に均
等に役立てられる。もちろん、この実施例ではチップ面
積が若干増加するが、その増加率は電流容量の増加率よ
りも小なくて済む。

これらの実施例からもわかるように、本発明はこれらの
例に限らずバイポーラトランジスタに要求される内容に
合わせて種々の態様で実施をすることができる。また、
以上の実施例において述べた各半導体領域の導電形、不
純物拡散濃度、拡散深さ等はあくまで例示であり、要求
に合わせてそのつど適宜選択すべきものであることはも
ちろんである。

〔発明の効果〕

以上のとおり本発明においては、一方の導電形の埋込ベ
ース領域と、この埋込ベース領域の上に成長された他方
の導電形のコレクタ領域と、このコレクタ領域の表面か
ら埋込ベース領域に達するように拡散された一方の導電
形のベース領域と、このベース領域内にコレクタ領域と
の間に所定のベース幅が形成されるように他方の導電形
で拡散されたエミッタ領域とによってバイポーラトラン
ジスタを構成したので、ベース領域内でベース幅が従来
と異なり基板面とほぼ平行な横方向に形成され、かつこ
のベース領域がすぐその下の低い抵抗値をもつ埋込ベー
ス領域と直結される。これによって、本発明によるバイ
ポーラトランジスタでは、その電流増幅率を向上させる
ためにベース幅を充分狭く構成しても、ベース抵抗がほ
とんど増加することがな（なり、高い電流増幅率と低い
ベース抵抗値による高い動作速度とを両立させることが
できる。

また、本発明によるバイポーラトランジスタでは、ベー
ス領域の機能上の有効面積が従来のようにその底面では
なく側面長、つまり半導体の表面から埋込ベース領域の
上面までの深さで決まるので、その特性のばらつきが従
来より少なくできる利点がある。このように、本発明に
よるトランジスタのベース領域の有効面積がその側面で
あるため、その値を従来よりも大きくとってトランジス
タの電流容量を増すことができ、上記のベース抵抗値の
減少させる効果のばかに、同じ電流容量のトランジスタ
を従来よりも狭いチップ面積内に作り込める効果を得る
ことができる。

さらに本発明の有利な実施態様として、エミッタ領域を
ベース領域と同心かつ相似形に形成すれば、両頭域を同
じ拡散用マスクを用いて自己整合的に作り込めるので、
狭いベース幅を再現性良く形成して、高電流増幅率のト
ランジスタを従来よりずっと少ない特性のばらつきで製
作することができる。

かかる特長をもつ本発明によるバイポーラトランジスタ
は、とくに集積回路装置内に組み込むに適し、本発明の
実施により高電流増幅率と高動作速度を兼備したトラン
ジスタを高い集積度で再現性良く作り込んで、集積回路
装置の性能向上と製作の合理化に貢献することができる
。

【図面の簡単な説明】

第１図から第４図までが本発明に関し、第１図は本発明
によるバイポーラトランジスタの実施例を示すその断面
斜視図、第２図はこの実施例に対応する製作方法を主な
工程ごとの状態で示す断面図、第３図は本発明の異なる
実施例を示す断面斜視図、第４図は本発明のさらに異な
る実施例を示す断面図である。第５図は従来技術による
バイポーラトランジスタの断面図である。これらの図に
おいて、 に半導体基板、２：接合分離用ないしはコレクタ用埋込
領域、３：埋込分離領域、４：埋込ベース領域、５：コ
レクタ領域ないしはエピタキシャル領域、６：接合分離
頭載、７：ベース領域、８：ベース接続領域、９：エミ
ッタ領域、１０：コレクタ接続領域、１１：外側ベース
層、１２：内側ベース層、１３；エミツタ層、２０−酸
化膜、３０：フォトレジスト膜、４０：端子導出用電極
膜、Ｂ：ベース端子、Ｃ：コレクタ端子、Ｅ：エミッタ
端子、である。 代理入弄理士　山　口　　巌 ＼

Claims (1)

【特許請求の範囲】
1. 　一方の導電形の埋込ベース領域と、この埋込ベース領
   域の上に成長された他方の導電形のコレクタ領域と、こ
   のコレクタ領域の表面から埋込ベース領域に達するよう
   に拡散された一方の導電形のベース領域と、このベース
   領域内にコレクタ領域との間に所定のベース幅が形成さ
   れるように他方の導電形で拡散されたエミッタ領域とを
   備えてなるバイポーラトランジスタ。