JP2559841B2 - 半導体光位置検出装置 - Google Patents
半導体光位置検出装置Info
- Publication number
- JP2559841B2 JP2559841B2 JP6358489A JP6358489A JP2559841B2 JP 2559841 B2 JP2559841 B2 JP 2559841B2 JP 6358489 A JP6358489 A JP 6358489A JP 6358489 A JP6358489 A JP 6358489A JP 2559841 B2 JP2559841 B2 JP 2559841B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance region
- region
- electrode
- thin film
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 この発明は、半導体光位置検出装置に関し、特に、そ
の出力特性を任意に設定する技術に関する。
の出力特性を任意に設定する技術に関する。
従来の半導体光位置検出装置としては、例えば特開昭
61−200201号に記載されているものがある。
61−200201号に記載されているものがある。
第４図は上記のごとき従来の半導体光位置検出装置の
一例図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−
Ａ′断面図である。
一例図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−
Ａ′断面図である。
この装置は、ICに集積されるような一次元の光位置検
出装置（Position Sensitive Detector:以下PSDと略記
する）である。
出装置（Position Sensitive Detector:以下PSDと略記
する）である。
第４図において、１はｐ形シリコン基板、２はn+埋込
層、３はn-エピタキシャル層、４はp+素子分離拡散領
域、５はｐ形拡散領域、６はボロンのイオン注入によっ
て形成されたｐ形高抵抗領域、７はn+埋込層２に達する
深いn+拡散領域、８はSiO2膜、9aと9bはアノード電極、
9cはカソード電極である。また、受光部は長さｌ、幅Ｗ
のｐ形高抵抗領域６である。
層、３はn-エピタキシャル層、４はp+素子分離拡散領
域、５はｐ形拡散領域、６はボロンのイオン注入によっ
て形成されたｐ形高抵抗領域、７はn+埋込層２に達する
深いn+拡散領域、８はSiO2膜、9aと9bはアノード電極、
9cはカソード電極である。また、受光部は長さｌ、幅Ｗ
のｐ形高抵抗領域６である。
次に作用を説明する。カソード電極9cを正の電源に接
続し、アノード電極9a、9bをそれぞれ同電位の負の電源
に接続してｐ形高抵抗領域６とn-エピタキシャル層３と
の間のpn接合を十分に逆バイアスする。
続し、アノード電極9a、9bをそれぞれ同電位の負の電源
に接続してｐ形高抵抗領域６とn-エピタキシャル層３と
の間のpn接合を十分に逆バイアスする。
上記の状態で、ｘ＝xpの点に光が照射されると、その
光はシリコン中で吸収されて電子・正孔対を発生し、光
電流が流れる。この際、２つのアノード電極9a、9bから
流れ出る電流Ia、Ibは、点ｘ＝xpの両側のｐ形高抵抗層
での電圧降下が等しくなるように分配されるので、全体
の光電流をI0とすれば、下記（１）、（２）式に示すよ
うになる。
光はシリコン中で吸収されて電子・正孔対を発生し、光
電流が流れる。この際、２つのアノード電極9a、9bから
流れ出る電流Ia、Ibは、点ｘ＝xpの両側のｐ形高抵抗層
での電圧降下が等しくなるように分配されるので、全体
の光電流をI0とすれば、下記（１）、（２）式に示すよ
うになる。
したがって、点xpは、 となる。
上記の（３）式により、２つのアノード電流比から光
の照射位置xpを求めることが出来る。
の照射位置xpを求めることが出来る。
このような構造のPSDはバイポーラICのプロセスをも
とに製造することが出来るので、周辺回路の一チップ化
が可能であるという利点がある。
とに製造することが出来るので、周辺回路の一チップ化
が可能であるという利点がある。
上記のような従来の半導体光位置検出装置において
は、出力電流比が光照射位置に比例する特性となってお
り、任意の特性を持たせることが出来ない。しかし、実
際の使用条件においては、全体が一様の特性ではなく、
一部が高精度で、他の部分が低精度にした特性が望まし
い場合がある。例えば、実際のリニアアクチュエータ
（例えば車両の後輪ステア用油圧アクチュエータ等）に
おいては、センタ付近では高精度に、周辺では低精度で
よいという場合も多く、この場合には、センタ付近でゲ
インを上げる、すなわち出力を圧縮する必要がある。
は、出力電流比が光照射位置に比例する特性となってお
り、任意の特性を持たせることが出来ない。しかし、実
際の使用条件においては、全体が一様の特性ではなく、
一部が高精度で、他の部分が低精度にした特性が望まし
い場合がある。例えば、実際のリニアアクチュエータ
（例えば車両の後輪ステア用油圧アクチュエータ等）に
おいては、センタ付近では高精度に、周辺では低精度で
よいという場合も多く、この場合には、センタ付近でゲ
インを上げる、すなわち出力を圧縮する必要がある。
上記のような場合に、従来の半導体光位置検出装置に
おいては、出力を圧縮するために対数変換器を設ける必
要があり、そのため装置が大型化、高価格化するという
問題があった。
おいては、出力を圧縮するために対数変換器を設ける必
要があり、そのため装置が大型化、高価格化するという
問題があった。
本発明は、上記のごとき従来技術の問題を解決するた
めになされたものであり、任意の非線形特性を有し、所
望の圧縮特性を得ることの出来る半導体光位置検出装置
を提供することを目的とする。
めになされたものであり、任意の非線形特性を有し、所
望の圧縮特性を得ることの出来る半導体光位置検出装置
を提供することを目的とする。
上記の目的を達成するため、本発明においては、半導
体基板上に絶縁膜を介して形成された多結晶半導体薄膜
と、上記多結晶半導体薄膜中に形成され、その不純物ド
ープ量または断面積が所定の圧縮特性を得られるように
設定された所定導電形の抵抗領域と、上記抵抗領域の長
さ方向の一端に接続された所定極性の第１の電極と、他
端に接続された上記と同一極性の第２の電極と、上記多
結晶半導体薄膜中に、平面形状で上記抵抗領域を囲繞す
る形状に形成され、上記抵抗領域とpn接合を形成する反
対導電形領域と、上記反対導電型領域に接続された上記
と反対極性の第３の電極と、を備えたことにより、上記
抵抗領域に照射した光の位置移動による上記第１のアノ
ード電極と第２のアノード電極とにおける出力の変化を
所定の非線形特性にするように構成している。
体基板上に絶縁膜を介して形成された多結晶半導体薄膜
と、上記多結晶半導体薄膜中に形成され、その不純物ド
ープ量または断面積が所定の圧縮特性を得られるように
設定された所定導電形の抵抗領域と、上記抵抗領域の長
さ方向の一端に接続された所定極性の第１の電極と、他
端に接続された上記と同一極性の第２の電極と、上記多
結晶半導体薄膜中に、平面形状で上記抵抗領域を囲繞す
る形状に形成され、上記抵抗領域とpn接合を形成する反
対導電形領域と、上記反対導電型領域に接続された上記
と反対極性の第３の電極と、を備えたことにより、上記
抵抗領域に照射した光の位置移動による上記第１のアノ
ード電極と第２のアノード電極とにおける出力の変化を
所定の非線形特性にするように構成している。
上記のごとき本発明の構成においては、上記抵抗領域
の断面積あるいはドープ量を調節することにより、所望
の圧縮特性が得られるように抵抗の非線形性を制御する
ことが出来る。
の断面積あるいはドープ量を調節することにより、所望
の圧縮特性が得られるように抵抗の非線形性を制御する
ことが出来る。
第１図は、本発明の一実施例図であり、（ａ）は平面
図、（ｂ）は（ａ）のＢ−Ｂ′断面図である。
図、（ｂ）は（ａ）のＢ−Ｂ′断面図である。
第１図において、10はシリコン基板、11はシリコン基
板10上に形成されたフィールド酸化膜、12はフィールド
酸化膜11上に堆積されたポリSi薄膜である。また、13は
n-領域、14はn+領域、15はp+領域、16はｐ形抵抗領域で
あり、これら13〜16の各領域は、ポリSi薄膜12中に形成
されている。また、17はSiO2膜、18aは共通カソード電
極、18bは左側アノード電極、18cは右側アノード電極で
ある。
板10上に形成されたフィールド酸化膜、12はフィールド
酸化膜11上に堆積されたポリSi薄膜である。また、13は
n-領域、14はn+領域、15はp+領域、16はｐ形抵抗領域で
あり、これら13〜16の各領域は、ポリSi薄膜12中に形成
されている。また、17はSiO2膜、18aは共通カソード電
極、18bは左側アノード電極、18cは右側アノード電極で
ある。
次に、製造プロセスについて簡単に説明する。
まず、シリコン基板10を酸化してフィールド酸化膜11
を形成する。
を形成する。
次にLPCVD法によってポリSi薄膜12を堆積し、リンの
イオン注入によって全面をn-形とする。n-領域13はこの
ドーピングに対応したn-領域である。
イオン注入によって全面をn-形とする。n-領域13はこの
ドーピングに対応したn-領域である。
次にフォトレジストをマスクにして、リン及びボロン
のイオン注入を行なってn+領域14、p+領域15及びｐ形抵
抗領域16を順次形成する。
のイオン注入を行なってn+領域14、p+領域15及びｐ形抵
抗領域16を順次形成する。
次にポリSi薄膜12をパターニングした後、層間絶縁用
としてSiO2膜17を形成する。このSiO2膜17としては、例
えばポリSi薄膜12を薄く酸化した後PSGをデポジットし
て形成する。
としてSiO2膜17を形成する。このSiO2膜17としては、例
えばポリSi薄膜12を薄く酸化した後PSGをデポジットし
て形成する。
次に900℃〜1100℃でアニールした後、コンタクトホ
ールのエッチングをし、その後にAl膜を堆積する。そし
てAl膜のパターニングを行なって各配線電極18a、18b、
18cを形成する。
ールのエッチングをし、その後にAl膜を堆積する。そし
てAl膜のパターニングを行なって各配線電極18a、18b、
18cを形成する。
なお、本実施例においては、ポリSi薄膜における少数
キャリアの拡散長が短いことを配慮して、n+/n-/p構成
のフォトダイオードのn-部の幅を狭くするため、n-領域
の中に細長いｐ形抵抗領域16を平行に２本配置し、両端
の出力をそれぞれ並列に接続した場合を例示している
が、基本的には、１本の抵抗領域の両端に電極を接続し
た構成でよい。
キャリアの拡散長が短いことを配慮して、n+/n-/p構成
のフォトダイオードのn-部の幅を狭くするため、n-領域
の中に細長いｐ形抵抗領域16を平行に２本配置し、両端
の出力をそれぞれ並列に接続した場合を例示している
が、基本的には、１本の抵抗領域の両端に電極を接続し
た構成でよい。
次に作用を説明する。
第１図（ｂ）に示すように、ｐ形抵抗領域16のｘ＝xp
の点に光が照射された場合について考える。この場合に
おいて、２つのアノード電極18b、18cから検出される電
流をIa、Ibとする。そしてポリSiの抵抗領域における電
圧降下をグレイン（grain）境界での空乏層だけに限定
すると、Ia、Ibは下記（４）、（５）式に示すようにな
る。
の点に光が照射された場合について考える。この場合に
おいて、２つのアノード電極18b、18cから検出される電
流をIa、Ibとする。そしてポリSiの抵抗領域における電
圧降下をグレイン（grain）境界での空乏層だけに限定
すると、Ia、Ibは下記（４）、（５）式に示すようにな
る。
Ia＝2Is sinh｛qVp/l−xp）kT｝ ……（４） Ib＝2Is sinh｛qVp/xpkT｝ ……（５） Ia＋Ib＝I0 ……（６） 上式において、特性電流Isは であり、また、ｑは電気素量、は正孔の実効濃度、Ｗ
はｐ形抵抗領域16の幅、ｄはポリSi薄膜の厚さ（したが
ってWdは抵抗領域の断面積を表す）、ｋはボルツマン常
数、Ｔは絶対温度、mhは正孔の有効質量、Vpはｘ＝xpに
おける電圧、VBはグレイン境界での障壁電位、I0は全光
電流である。
はｐ形抵抗領域16の幅、ｄはポリSi薄膜の厚さ（したが
ってWdは抵抗領域の断面積を表す）、ｋはボルツマン常
数、Ｔは絶対温度、mhは正孔の有効質量、Vpはｘ＝xpに
おける電圧、VBはグレイン境界での障壁電位、I0は全光
電流である。
上記の装置において、或る一定の光量を照射し、全光
電流I0が一定の場合を考えると、ｐ形抵抗領域16のドー
プ量を変化させると実効キャリア濃度及び障壁電位VB
が変化し、特性電流Isの値が変化する。したがって、上
記（４）、（５）式から判るように、ドープ量を変える
ことによって、Ia、Ibの出力特性を変化させることが出
来る。
電流I0が一定の場合を考えると、ｐ形抵抗領域16のドー
プ量を変化させると実効キャリア濃度及び障壁電位VB
が変化し、特性電流Isの値が変化する。したがって、上
記（４）、（５）式から判るように、ドープ量を変える
ことによって、Ia、Ibの出力特性を変化させることが出
来る。
第２図は、上記の特性電流Isの値に応じて、ｋ＝（Ia
−Ib）／（Ia＋Ib）と光照射位置ｘとの関係が何のよう
に変化するかを示した特性図である。なお、パラメータ
は全光電流I0と2Isの比である。
−Ib）／（Ia＋Ib）と光照射位置ｘとの関係が何のよう
に変化するかを示した特性図である。なお、パラメータ
は全光電流I0と2Isの比である。
第２図から判るように、特性電極Isが大きい場合（I0
/2Isが小）はｘはｋにほぼ比例し、Is〜I0/2程度から比
例関係がくずれ始める。
/2Isが小）はｘはｋにほぼ比例し、Is〜I0/2程度から比
例関係がくずれ始める。
そしてIsがI0よりも小さく（I0/2Isが大）なるとセン
タ（x/l＝0.5の位置、すなわちｘがｌの中心位置にある
とき）で特性曲線の傾き（ゲイン）が最も大きな特性と
なる。したがって、センタ位置付近では、ｘの小さな変
化に対してｋの変化が大きくなり、位置信号は圧縮され
る。
タ（x/l＝0.5の位置、すなわちｘがｌの中心位置にある
とき）で特性曲線の傾き（ゲイン）が最も大きな特性と
なる。したがって、センタ位置付近では、ｘの小さな変
化に対してｋの変化が大きくなり、位置信号は圧縮され
る。
なお、上記の特性は、ｐ形抵抗領域16のドープ量を変
化させて特性を変えた場合を示すが、ｐ形抵抗領域16の
断面積Wdを変化させても同様に特性を変えることが出来
る。
化させて特性を変えた場合を示すが、ｐ形抵抗領域16の
断面積Wdを変化させても同様に特性を変えることが出来
る。
上記のように、ｐ形抵抗領域16のドープ量または断面
積Wdを変化させることにより、所定の光量に対する特性
電流Isの値を調整し、所望の圧縮特性を得ることが出来
る。そのため、対数変換器等が不要になるので、部品数
及びコストを大幅に低減することが可能となり、かつ小
型化が可能となる。
積Wdを変化させることにより、所定の光量に対する特性
電流Isの値を調整し、所望の圧縮特性を得ることが出来
る。そのため、対数変換器等が不要になるので、部品数
及びコストを大幅に低減することが可能となり、かつ小
型化が可能となる。
なお、実際の設計においては、ｐ形抵抗領域16の幅に
制約があると、それによって断面積Wdが決定されるの
で、それに応じて所望の特性になるようにドープ量を設
定すればよい。
制約があると、それによって断面積Wdが決定されるの
で、それに応じて所望の特性になるようにドープ量を設
定すればよい。
また、第２図の特性については、実験によって確認す
ることが出来た。
ることが出来た。
次に、第３図は、本発明の他の実施例の平面図であ
る。
る。
この実施例は、PSDのpn接合の配置をくし歯状にした
ものである。このような構造により、前記第１図のよう
な多数の平行線状よりも有効受光面積を大きくすること
が出来る場合がある。その他の動作、構造については、
前記第１図の実施例と同様である。
ものである。このような構造により、前記第１図のよう
な多数の平行線状よりも有効受光面積を大きくすること
が出来る場合がある。その他の動作、構造については、
前記第１図の実施例と同様である。
以上説明してきたように、この発明においては、光電
流を分流する抵抗領域と、それとpn接合を形成する反対
導電形領域とを多結晶半導体薄膜内に平面状に形成した
ことにより、上記抵抗領域の断面積あるいはドープ量を
調節して所望の圧縮特性が得られるように抵抗の非線形
性を制御することが出来るので、圧縮特性を得るために
対数変換器等を用いる必要がなくなり、一チップ化が可
能となるので、素子数（部品数）の大幅な低減、コスト
ダウンおよび小型化が可能になる、という優れた効果が
得られる。
流を分流する抵抗領域と、それとpn接合を形成する反対
導電形領域とを多結晶半導体薄膜内に平面状に形成した
ことにより、上記抵抗領域の断面積あるいはドープ量を
調節して所望の圧縮特性が得られるように抵抗の非線形
性を制御することが出来るので、圧縮特性を得るために
対数変換器等を用いる必要がなくなり、一チップ化が可
能となるので、素子数（部品数）の大幅な低減、コスト
ダウンおよび小型化が可能になる、という優れた効果が
得られる。
また、本発明の装置においては、通常のIC用プロセス
のみで製造できるので、周辺回路を一体とするIC化が容
易に出来る、という利点がある。
のみで製造できるので、周辺回路を一体とするIC化が容
易に出来る、という利点がある。
第１図は本発明の一実施例の平面図及び断面図、第２図
は第１図の実施例の特性図、第３図は本発明の他の実施
例の平面図、第４図は従来装置の平面図及び断面図であ
る。 〈符号の説明〉 １……ｐ形シリコン基板 ２……n+埋込層 ３……n-エピタキシャル層 ４……p+素子分離拡散領域 ５……ｐ形拡散領域 ６……ｐ形抵抗領域 ７……n+拡散領域 ８……SiO2膜 9a、9b……アノード電極 9c……カソード電極 10……シリコン基板 11……フィールド酸化膜 12……多結晶シリコン薄膜 13……n-領域 14……n+領域 15……p+領域 16……ｐ形抵抗領域 17……SiO2膜 18a……カソード電極 18b、18c……アノード電極
は第１図の実施例の特性図、第３図は本発明の他の実施
例の平面図、第４図は従来装置の平面図及び断面図であ
る。 〈符号の説明〉 １……ｐ形シリコン基板 ２……n+埋込層 ３……n-エピタキシャル層 ４……p+素子分離拡散領域 ５……ｐ形拡散領域 ６……ｐ形抵抗領域 ７……n+拡散領域 ８……SiO2膜 9a、9b……アノード電極 9c……カソード電極 10……シリコン基板 11……フィールド酸化膜 12……多結晶シリコン薄膜 13……n-領域 14……n+領域 15……p+領域 16……ｐ形抵抗領域 17……SiO2膜 18a……カソード電極 18b、18c……アノード電極
Claims (1)
- 【請求項１】半導体基板上に絶縁膜を介して形成された
多結晶半導体薄膜と、 上記多結晶半導体薄膜中に形成され、その不純物ドープ
量または断面積が所定の圧縮特性を得られるように設定
された所定導電形の抵抗領域と、 上記抵抗領域の長さ方向の一端に接続された所定極性の
第１の電極と、他端に接続された上記と同一極性の第２
の電極と、 上記多結晶半導体薄膜中に、平面形状で上記抵抗領域を
囲繞する形状に形成され、上記抵抗領域とpn接合を形成
する反対導電形領域と、 上記反対導電型領域に接続された上記と反対極性の第３
の電極と、 を備え、上記抵抗領域に照射した光の位置移動による上
記第１の電極と第２の電極とにおける出力の変化を所定
の非線形特性にしたことを特徴とする半導体光位置検出
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6358489A JP2559841B2 (ja) | 1989-03-17 | 1989-03-17 | 半導体光位置検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6358489A JP2559841B2 (ja) | 1989-03-17 | 1989-03-17 | 半導体光位置検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02244774A JPH02244774A (ja) | 1990-09-28 |
| JP2559841B2 true JP2559841B2 (ja) | 1996-12-04 |
Family
ID=13233465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6358489A Expired - Fee Related JP2559841B2 (ja) | 1989-03-17 | 1989-03-17 | 半導体光位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2559841B2 (ja) |
-
1989
- 1989-03-17 JP JP6358489A patent/JP2559841B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02244774A (ja) | 1990-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| US4263518A (en) | Arrangement for correcting the voltage coefficient of resistance of resistors integral with a semiconductor body | |
| US4375717A (en) | Process for producing a field-effect transistor | |
| US4053915A (en) | Temperature compensated constant current source device | |
| JPS6042626B2 (ja) | 半導体装置の製造方法 | |
| JP3644697B2 (ja) | 電力ｍｏｓ装置用集積構造電流感知抵抗 | |
| JPH0556665B2 (ja) | ||
| US9960299B2 (en) | Avalanche photodiode using silicon nanowire and silicon nanowire photomultiplier using the same | |
| JPH0332234B2 (ja) | ||
| US3372316A (en) | Integral grid and multichannel field effect devices | |
| EP0317915B1 (en) | Method of manufacturing semiconductor device with overvoltage self-protection | |
| JPS61285758A (ja) | 光電変換装置 | |
| US3381189A (en) | Mesa multi-channel field-effect triode | |
| US4949137A (en) | Semiconductor device | |
| JP2559841B2 (ja) | 半導体光位置検出装置 | |
| US5304838A (en) | Vertical resistive element for integrated circuit miniaturization | |
| EP0101739B1 (en) | Heterojunction transistor and method of fabricating the same | |
| JPH058597B2 (ja) | ||
| US3349300A (en) | Integrated field-effect differential amplifier | |
| US5168337A (en) | Polycrystalline diode and a method for making the same | |
| JP2841419B2 (ja) | 多結晶ダイオードおよびその製造方法 | |
| JPH02186675A (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| US3582830A (en) | Semiconductor device intended especially for microwave photodetectors | |
| JP2603346B2 (ja) | 半導体装置および光電変換装置 | |
| JP3088329B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |