JP2603346B2

JP2603346B2 - 半導体装置および光電変換装置

Info

Publication number: JP2603346B2
Application number: JP1324990A
Authority: JP
Inventors: 正和森下
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-12-15
Filing date: 1989-12-15
Publication date: 1997-04-23
Anticipated expiration: 2012-04-23
Also published as: JPH03237726A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置および光電変換装置に関するも
のである。

［従来の技術］従来の半導体装置について、バイポーラトランジスタ
（以下、BPT）を例にとって説明する。

第６図は、従来のBPTの一例を示す概略断面図であ
る。以下、このBPTについて説明する。

１は半導体基板であり、リン（Ｐ）、アンチモン（S
b）、砒素（As）等の不純物をドープしてｎ型とされる
か、あるいは、ボロン（Ｂ）、アルミニウム（Al）、ガ
リウム（Ga）等の不純物をドープしてｐ型とされてい
る。

２はn⁺埋め込み領域であるが、必ずしもある必要はな
い。

３は不純物濃度の低いn^-領域であり、エピタキシャル
技術等により形成されている。

４はベース領域としてのｐ領域であり、ボロン
（Ｂ）、ガリウム（Ga）、アルミニウム（Al）等とゲル
マニウム（Ge）とがドープされている。

５はエミッタ領域としてのn⁺領域であり、多結晶によ
り形成されている。

６はチャネルストップとしてのｎ領域である。

７はコレクタ抵抗を下げるためのn⁺領域である。

101,102,103,104は、素子、電極および配線をそれぞ
れ分離するための絶縁膜である。

200は、金属、シリサイド、ポリサイド等によって形
成された電極である。

このようなBPTにおいては、従来より、半導体装置の
高集積化、小型化等を図るために、微細化の検討が行な
われていた。

［発明が解決しようとしている課題］しかし、上述のような従来のBPTを微細化すると、エ
ミッタ・ベース間の耐圧が低下するという課題が生じて
いた。

pn接合の耐圧を決める要素としては、アバランシュ増
幅とトンネル効果が主である。pn接合を階段接合とした
場合には、ｐ型半導体領域の不純物密度とｎ型半導体領
域の不純物密度のうち、低い方の不純物密度が10¹⁸cm^-3
近傍以上であればトンネル電流がpn接合の耐圧を支配
し、10¹⁸cm^-3近傍以下であればアバランシュ増幅がpn接
合の耐圧を支配する。以下、低い方の不純物密度が10¹⁸
cm^-3近傍以下の場合、すなわち、アバランシュ増幅に支
配される場合について説明する。

第７図（ａ）および第７図（ｂ）は、pn接合の一例で
あり、第７図（ａ）はｐ領域が半円筒状である場合を示
し（以下、円筒状接合と称す）、第７図（ｂ）はｐ領域
が半球状である場合（以下、球状接合と称す）を示して
いる。また、ｐ領域の大きさは、半径γ_ｊで近似的に表
されている。ここで、ｐ領域の不純物濃度はｎ領域の不
純物濃度に対して高いものとし、接合は階段接合である
ものとする。

第８図は、第７図（ａ）および第７図（ｂ）に示した
接合において、γ_ｊが0.1μm,1μm,10μｍの場合および
γ_ｊ→∞の場合における、不純物密度と耐圧との関係を
示すグラフである。例えば、平面接合でγ_ｊ→∞の場
合、ｎ領域の不純物密度が10¹⁶cm^-3であれば耐圧は60V
であるが、γ_ｊ＝0.1μｍの場合には、耐圧は、円筒状
接合で15V、球状接合で7Vにすぎない。なお、実際の半
導体装置における接合は、平面接合、円筒接合、球状接
合が合成されている。

このように、ｐ領域のγ_ｊが小さい程耐圧は低くな
る。従って、従来の半導体装置において微細化を行な
い、接合の浅化を行なうと、耐圧が低くなるのである。

微細化を行なうと耐圧が低くなるのは、pn接合におけ
る縦方向の電流に対する横方向の電流の比率が大きくな
るためである。例えば、第６図に示したような領域５と
領域４のエミッタ・ベース間接合のn⁺p接合であれば、n
⁺領域の横方向の角に電界が集中するようになるので、
この部分の電流が増大し、耐圧を低下させるのである。

また、従来の半導体装置においては、ベース領域の不
純物濃度とエミッタ領域の不純物濃度とが共に高濃度で
あるため、エミッタ領域とベース領域との接合面におい
て、リーク電流等が発生してしまうという課題も生じて
いた。

さらに、従来の半導体装置においては、動作時におい
て、エミッタ・ベース間に逆バイアスが印加された時
に、この逆バイアスによりエミッタ・ベースの周辺に生
じる高電界により、アバランシェ的にホットキャリアが
生成されるため、電流増幅率h_FEの劣化がおこるという
課題も生じていた。例えば、エミッタがn⁺型でベースが
ｐ型の自己整合型BPTの場合、ホットエレクトロンが表
面近傍の酸化膜に入り込んで固定電荷が生じるため酸化
膜の表面がｐ型化し、エミッタとベースの接合面が実質
的に増加する。あるいは、絶縁物と半導体領域との界面
に準位を生成して、生成電流を増加させる場合もある。
このような現象に起因して、低電流領域でのベース電流
が増加し、h_FEが劣化するのである。

本発明は、以上説明したような従来技術の課題に鑑み
て試されたものであり、微細化しても、エミッタ・ベー
ス間の耐圧が低下したり、リーク電流が発生したり、電
流増幅率h_FEの劣化がおこったりすることのない、信頼
性の高い半導体装置およびこれを用いた光電変換装置を
提供することを目的とする。

［課題を解決するための手段］本発明の半導体装置は、半導体基板内に、第１導電型
のコレクタ領域、第２導電型のベース領域、第１導電型
のエミッタ領域を有し、該エミッタ領域は該半導体基板
上に形成された絶縁膜を用いて形成された一つの開口内
に高不純物濃度領域と該高不純物濃度領域の周りに低不
純物濃度領域とを有し、該開口の側面側に該側面を覆っ
て前記低不純物濃度領域に対応して低不純物濃度の層
を、該高不純物濃度領域に対応して高不純物濃度の層を
有することを特徴とする。

上記特徴においては、前記低不純物濃度領域は、前記
低不純物濃度の層からの不純物の拡散によって形成され
ていることが好ましい。

また、上記特徴においては、前記高不純物濃度の層
は、前記半導体基板よりも広い禁止帯幅を有する材料で
形成されていることが望ましい。

さらに、上記特徴においては、前記低不純物濃度領域
の不純物濃度は、前記ベース領域の不純物濃度より高い
ことがより好ましい。

本発明の光電変換装置は、上記本発明の半導体装置
を、少なくとも光電変換素子として用いたことを特徴と
する。

［作用］本発明によれば、エミッタ領域の周囲に低濃度の半導
体領域を設けることにより、エミッタ高濃度領域と絶縁
膜とが直接接しないようにしたので、ホットエレクトロ
ンが表面近傍の酸化膜に入り込んで固定電荷が生じた
り、絶縁膜と半導体領域との界面に準位を生成して生成
電流を増加させたりすることがなく、従って、半導体装
置を微細化した際のエミッタ・ベース間の耐圧の低下を
防止することができる。

また、本発明によれば、上記低濃度の半導体領域を設
けたことにより、リーク電流等の発生を減少させること
もできる。

さらに、本発明によれば、上記低濃度の半導体領域
で、エミッタ領域の周囲に低濃度の半導体領域を設るこ
とにより、エミッタ領域の側面とベース領域とが直接接
しないようにしたので、エミッタ領域の横方向に対して
生じる電界の影響を除去することができ、従って、半導
体装置を微細化した際のエミッタ・ベース間の耐圧の低
下を防止することができる。

［実施例］以下、本発明の実施例について、図を用いて説明す
る。

（実施例１）実施例１として、本発明に係る半導体装置について、
ヘテロBPTを例に採って説明する。

第１図は、本実施例のBPTを示す概略断面図である。
図において、第６図と同じ符号を付したものは、それぞ
れ第６図の場合と同じものを示す。また、８はエミッタ
領域５より不純物濃度の低いｎ領域、９はエミッタ領域
５からの不純物拡散により自己整合的に作成されたn⁺領
域、10はｎ領域８からの不純物拡散により自己整合的に
作成されたｎ領域である。

次に、第１図に示したBPTの製造方法について、第２
図（ａ）〜第２図（ｃ）を用いて説明する。

従来知られた方法により、半導体基板上に、n⁺埋め込
み層、コレクタ領域３、ベース領域４および絶縁膜102
を形成する。

絶縁膜102にエミッタコンタクトをあけた後、第２図
（ａ）に示したように、全面に、ｎ領域８としてのSiを
堆積する。Siは、単結晶であっても多結晶であってもよ
く、さらにはアモルファスであってもよい。

ｎ領域８に不純物をドープする。

なお、上記工程において、不純物をドープしながら
堆積を行なってもよい。

方向性を有したドライエッチングにより、ｎ領域８の
全面をエッチングすると、第２図（ｂ）に示したよう
に、サイド・ウォールのみにｎ領域８が残る。

全面にSiを堆積することにより、エミッタ領域５とな
るべきSi層を作成し、これをパターニングして、第２図
（ｃ）に示したようなエミッタ領域５を作成する。

なお、Siは、単結晶であっても多結晶であってもよ
く、さらにはアモルファスであってもよい。

その後熱処理を行ない、n⁺領域９およびｎ領域10を形
成する。

なお、ｎ領域10は、上記工程後に熱処理を行なうこ
とにより作成してもよい。この場合には、接合深さを容
易に調整することが可能である。

なお、領域５と10あるいは少なくとも領域５はSiでな
く、SiCの多結晶あるいは他の広禁止帯幅材料であって
もよい。その場合は、９のエミッタ深さはベースから注
入される少数キャリアの拡散L_Pより浅くすると、ヘテロ
BPTの役割をはたす。

このようにして本実施例に係るBPTを作成したとこ
ろ、電流増幅率に優れ、且つ、信頼性の高いBPTを得る
ことができた。

（実施例２）実施例２として、本発明の半導体装置に係る他の実施
例について説明する。

第３図は、本実施例に係る半導体装置を示す概略的断
面図である。

本実施例では、ベース抵抗を下げるために、ベース周
辺に、高不純物濃度P⁺領域20を設けた点で、上記実施例
１に係る半導体装置と異なる。

従来のBPTにおいては、ベース周辺に高不純物濃度P⁺
領域を設けた場合、n⁺領域９とP⁺領域20との間の相互作
用により、BPTの耐圧が低くなり、さらには、ベース電
流の装置毎のバラツキが大きくなるという課題があっ
た。これに対して、本実施例に係るBPTにおいては、濃
度の低いｎ領域10とP⁺領域20により、安定したエミッタ
・ベース接合を形成することが可能となった。領域５と
８は実施例１と同様、広禁止帯幅材料であっても同様の
効果を有する。

（実施例３）実施例３として、本発明に係る光電変換装置の１実施
例について説明する。

本実施例では、上記実施例１に示した半導体装置を用
いて、センサＳ（S₁,S₂…）がライン状に配列されたラ
インセンサを作成した場合について説明する。

第４図は、、本実施例に係わる光電変換装置を示す概
略的回路図である。

各センサS_nは、上記実施例１に示したBPTと、そのベ
ースに接続されたリセットトランジスタQ_resとから構成
される。BPTのベースに入射光により励起されたキャリ
アが蓄積され、このキャリアがエミッタへ読み出され、
そしてQ_resをONすることで一定電位にリセットされる。

各センサＳのQ_resのゲート電極には、ON/OFF制御する
ためのパルスφ_resが入力し、Q_resの他方の主電極に
は、一定電圧V_bgが印加されている。

各センサＳのコレクタ電極には一定の正電圧が印加さ
れており、エミッタ電極は垂直ラインＬ（L₁,L₂…）に
各々接続されている。

各垂直ラインＬには、トランジスタQ_vrsを介して、一
定電圧V_egが印加され、Q_vrsのゲート電極にはON/OFF制
御のためのパルスQ_vrsが入力する。

また、各垂直ラインＬは、蓄積用キャパシタC_tに各々
接続され、更にトランジスタQ_tを介して、BPT₂から信号
を出力する。

このように、本発明の半導体装置を光電変換素子とし
て用いることにより、光電変換素子の特性を向上させる
ことができた。

また、光電変換素子においては、素子毎の特性バラツ
キの影響が非常に大きいが、本発明の半導体装置を光電
変換素子として使用した場合には、素子毎の特性バラツ
キを格段に減少させることができた。

（実施例４）実施例４として、本発明に係る光電変換装置の他の実
施例について説明する。

本実施例では、上記実施例１に示した半導体装置を用
いて、固体撮像装置（エリアセンサ）を作成した場合に
ついて説明する。

第５図は、本実施例に係わる光電変換装置を示す概略
的回路図である。

第５図においては、図中Trで示した部分に、上記実施
例１で示したBPTを使用した。すなわち、本実施例で
は、BPTを光電変換素子として用いた。

このように、本発明の半導体装置を光電変換素子とし
て用いることにより、光電変換素子の、素子毎の特性バ
ラツキを格段に減少させることができた。特に、本発明
の半導体装置を光電変換素子として使用した場合には、
電流増幅率h_FEのコレクタ電流依存性の素子毎のバラツ
キを改善することができ、その効果は大きい。

もちろん、BPTの特性バラツキの影響が出る線形集積
回路への使用も、同様に可能である。

［発明の効果］以上説明したように、本発明に係る半導体装置によれ
ば、微細化しても電流増幅率が劣化することがなく、且
つ、信頼性が低下することのない半導体装置を提供する
ことができる。

また、本発明の光電変換装置によれば、光電変換素子
毎の特性バラツキが少なく、且、当該素子の信頼性の高
い光電変換装置を提供することができる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例に係る半導体装置を示
す概略的断面図、第２図（ａ）〜（ｃ）は、本発明の第１の実施例に係る
半導体装置の製造工程をを示す概略的断面図、第３図は、本発明の第２の実施例に係る半導体装置を示
す概略的断面図、第４図は、本発明の第３の実施例に係る光電変換装置を
示す概略的回路図、第５図は、本発明の第４の実施例に係る光電変換装置を
示す概略的回路図、第６図は、従来の半導体装置を示す概略的断面図、第７図（ａ）および（ｂ）は、従来の半導体装置におけ
るpn接合の一例を示す概略的断面図、第８図は、従来の半導体装置における不純物密度と耐圧
との関係を示すグラフである。（符号の説明）１……半導体基板、２……n⁺埋め込み領域、３……不純
物濃度の低いn^-領域、４……ベース領域としてのｐ領
域、５……エミッタ領域としてのn⁺領域、６……チャネ
ルストップとしてのｎ領域、７……コレクタ抵抗を下げ
るためのn⁺領域、８……ｎ型半導体領域、９……エミッ
タ領域５からの不純物拡散により作成されたn⁺領域、10
……ｎ領域８からの不純物拡散により作成されたｎ領
域、20……高不純物濃度p⁺領域、101,102,103,104……
素子、電極および配線をそれぞれ分離するための絶縁
膜、200……金属、シリサイド、ポリサイド等によって
形成された電極。

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板内に、第１導電型のコレクタ領
域、第２導電型のベース領域、第１導電型のエミッタ領
域を有し、該エミッタ領域は該半導体基板上に形成された絶縁膜を
用いて形成された一つの開口内に高不純物濃度領域と該
高不純物濃度領域の周りに低不純物濃度領域とを有し、該開口の側面側に該側面を覆って前記低不純物濃度領域
に対応して低不純物濃度の層を、該高不純物濃度領域に
対応して高不純物濃度の層を有することを特徴とする半
導体装置。
【請求項２】前記低不純物濃度領域は、前記低不純物濃
度の層からの不純物の拡散によって形成されていること
を特徴とする請求項１記載の半導体装置。
【請求項３】前記高不純物濃度の層は、前記半導体基板
よりも広い禁止帯幅を有する材料で形成されていること
を特徴とする請求項１または２記載の半導体装置。
【請求項４】前記低不純物濃度領域の不純物濃度は、前
記ベース領域の不純物濃度より高いことを特徴とする請
求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】請求項１乃至４のいずれか１項に記載の半
導体装置を光電変換素子として有することを特徴とする
光電変換装置。