JP3037710B2

JP3037710B2 - 半導体装置およびその半導体装置を使用する電子装置

Info

Publication number: JP3037710B2
Application number: JP2048321A
Authority: JP
Inventors: 正和森下
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-02-28
Filing date: 1990-02-28
Publication date: 2000-05-08
Anticipated expiration: 2015-05-08
Also published as: JPH03250737A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置、特にバイポーラトランジスタ
の構造、およびその応用例としての電子装置に関するも
のである。

［従来の技術］従来より、トンネル電流が流れる薄膜をエミッタに有
するもの、例えばトンネル電流を流し得る薄膜としての
絶縁膜が形成されたMIS（メタル／絶縁膜／半導体）構
造のバイポーラトランジスタ（BPT）や、マイクロ・ク
リスタル（μｃ）をエミッタに用いたヘテロバイポーラ
トランジスタ（HBT）等が知られている。

この場合、前記BPTでは、トンネル電流が流れる薄膜
での電子と正孔のトンネル確率の差を利用して、ベース
からの正孔を前記薄膜で阻止することによりベース電流
の低減を図るようにしている。

［発明が解決しようとする課題］しかしながら、上記従来構造のMIS構造のBPTは、特に
微少電流領域において酸化膜中における再結合電流が支
配的でベース電流が増大するので、低電流側での電流増
幅率h_FE（≒I_C/I_B）が低下し、極端な場合、１以下の大
きさとなる。また、かかる構造の場合、メタルと絶縁膜
とが反応し易く信頼性に欠ける。さらには、絶縁膜が相
当の厚みを有しているので、直列抵抗が大きいものとな
っている。また、酸化膜の厚みにより、正孔と電子のト
ンネル確率を決めているため、厚みが敏感に前記h_FEに
反映されてしまい、個々のBPTの特性バラツキを生じ
る。なお、直列抵抗も同様に変化する。すなわち、すべ
ての酸化膜を安定にÅオーダーで作成することは困難を
伴う。

他方、従来のμｃを用いたHBTでは、エミッタ・ベー
ス接合、すなわちμｃ−Siを用いたエミッタとベースと
の界面が熱処理に対し不安定で変動し易く、安定した製
造を行い難い。これは、μｃ自体の不安定性や単結晶シ
リコンとの界面における不安定性に基づくこと、さらに
は、通常のμｃでは多量の水素を含んでいるので、結晶
の不安定性を助長していること等に起因する。加えて、
μｃを用いたものは、製造工程のみならず動作中に特性
劣化が生じ易い。

本発明は、上記事情に鑑み、コレクタ電流の広い範囲
に渡って高い電流増幅率を確保することができ、特性の
バラツキが少く、熱処理に耐え、npnおよびpnpのいずれ
のタイプの接合トランジスタにも適用できる等とした半
導体装置、および、その応用例としての電子装置を提供
することを目的としている。

［課題を解決するための手段］上記目的を達成すべく、請求項１に記載した本発明の
半導体装置は、第１伝導形のコレクタ領域と、該コレク
タ領域に接して設けられた第２伝導形のベース領域と、
該ベース領域に接して設けられた第１伝導形のエミッタ
領域と、該エミッタ領域上に設けられた電子及び正孔の
いずれのキャリアに対してもトンネル電流を流し得る厚
さとされた薄膜と、該薄膜上に設けられた第１伝導形の
多結晶層とを有し、該エミッタ領域と該多結晶層との間
に電位障壁が形成されるように、該エミッタ領域の不純
物濃度N_E1と該多結晶層の不純物濃度N_E2との関係を、N
_E2＞eN_E1、但しｅは自然対数の底、とするとともに、前
記エミッタ領域は、前記ベース領域から注入される少数
キャリアの拡散長よりも薄い厚みに設定されていること
を特徴とする。

請求項２に記載した本発明の電子装置は、請求項１の
半導体装置を光電変換素子として用いていることを特徴
とする。

［作用］超薄膜がエミッタ領域上に形成されることにより正孔
および電子の両方のトンネル確率が同程度になり、電流
増幅率の増大化を実現できる。

また、エミッタ領域上の薄膜上に高濃度の多結晶層を
形成しているので、ベース領域から注入された少数キャ
リアの障壁が形成され、これがベース電流の低減に寄与
し、電流増幅率の増大化を実現する。

さらに、多結晶は薄膜を介して単結晶上に形成される
ので、単結晶上に直接形成する場合に比べて熱に強く、
粒径が一定化し界面も安定したものとなる。

また、薄膜にしたため、正孔、電子は充分トンネル
し、酸化膜によりBPTの電流、電圧特性に影響しない。

すなわち、コレクタ電流は、ベースのみにより決ま
り、ベース電流の値はトンネル膜下のエミッタ濃度、深
さによって決めることができるので、トンネル膜の厚み
により、BPTのh_FEの変化は生じない。

換言すれば、バラツキの小さい安定なh_FEを有したBPT
となる。

また、エミッタ・ベース接合が、単結晶中に作成され
ると、微少電流領域におけるベース電流の増加を抑える
ことができる。

［実施例］第１図は本発明の半導体装置の第１実施例を示すもの
である。

同図において、１はシリコン基板であり、該基板１
は、リン（Ｐ）、ヒ素（As）、アンチモン（Sb）等の不
純物をドープしてｎ形としたもの、あるいはボロン
（Ｂ）、アルミニウム（Al）、ガリウム（Ga）等の不純
物をドープしてｐ形としたものから成る。

２はn⁺埋め込み領域であり、該n⁺埋め込み領域２は、
例えば不純物濃度10¹⁶〜10²⁰［cm^-3］から成るものであ
る。

３はコレクタ領域の一部としてのｎ形領域であり、該
ｎ形領域３は、エピタキシャル技術等で形成された、不
純物濃度の低いもの（例えば10¹³〜５×10¹⁷［cm^-3］程
度のもの）から成る。

４はベース領域としてのｐ形領域であり、該ｐ形領域
４は、例えば不純物濃度10¹⁵〜10²⁰［cm^-3］のものから
成る。

５はP⁺領域であり、該P⁺領域５はベース抵抗を下げる
ために、例えば不純物濃度10¹⁷〜10²⁰［cm^-3］のものか
ら成る。

６はn⁺エミッタ領域である。

７はn⁺領域であり、該n⁺領域は、コレクタ抵抗を下げ
るべく、後記コレクタ電極202と前記埋め込み領域２と
を接続するものである。

８は半導体材料層である高濃度の不純物を添加した多
結晶層であり、該多結晶層８は、ベース領域から注入さ
れたキャリアを阻止する。

30は薄膜であり、該薄膜30はトンネル電流を流すため
の薄い絶縁材料から成る。

101,102,103は、電極、素子間、配線間を分離するた
めの絶縁膜である。

200、201、および202は夫々エミッタ電極、ベース電
極、およびコレクタ電極であり、各電極200、201、202
は、金属、シリサイド等により形成される。

なお、前記薄膜30は極めて薄く（従来のMIS構造BPTよ
りも薄く）形成し、正孔及び電子のキャリアの両トンネ
ル確率の差がほとんどないようにする。少くとも正孔も
電流のキャリアとして十分に寄与する。そして、該薄膜
30を通過した正孔は多結晶層８で阻止される。

次に、前記多結晶層８について述べる。

多結晶は、ある大きさの分布をもった単結晶が集合し
たもので、それらの結晶粒が一定の結晶方位を有しない
ものである。そして、結晶粒界を持ち、著しい格子の乱
れをその部分において有している。従って、結晶粒界の
存在が、単結晶と異なる電気特性を有する原因である。

前記電気特性は、結晶粒径および結晶粒界の格子欠陥
密度によって大きく影響される。また、該結晶粒界に存
在する格子欠陥は、深いアクセプタまたはドナー準位と
して、自由キャリアの捕獲中心となり、禁制帯中に電荷
を捕獲する。それにより結晶粒界の周囲に空乏層領域を
生じポテンシャルが変化し、該ポテンシャルの変化はキ
ャリアに対して障壁のように作用する。

多結晶は、その粒径Ｌ［cm］，不純物濃度Ni［c
m^-3］，結晶粒界におけるトラップ準位密度Q_t［cm^-2］
により、その特性が変化するが、多結晶シリコンを例と
して該特性変化につき以下に説明する。

第２図は、Q_t＞Ｌ・Niの場合のエネルギーバンド図
（第２図（ａ））と、薄膜Ｎ形多結晶シリコン中の結晶
粒界B_C、空乏層E_Pの広がり（第２図（ｂ））を示すもの
である。

第３図は、Q_t＜Ｌ・Niの場合のエネルギーバンド図
（第３図（ａ））と、薄膜Ｎ形多結晶シリコン中の結晶
粒界B_C、空乏層E_Pの広がり（第３図（ｂ））を示すもの
である。

すなわち、Q_t＞Ｌ・Niでは多結晶シリコン中が全て空
乏化する一方、Q_t＜Ｌ・Niでは、結晶粒界の近傍のみに
空乏層領域が広がり、多結晶シリコン中に中性領域を残
している．換言すれば、様子をあらわしている。Q_t＞Ｌ
・Niになると抵抗が極めて高くなる。

第４図には、トラップ準位密度Q_tを一定として、粒径
Ｌを200,420,1220［Å］と変えた場合における不純物濃
度Niに対する比抵抗ρの一例が示されている。

ここで、領域はQ_t＞Ｌ・Niの場合、領域はQ_t＜Ｌ
・Niの場合を表わしている。

また、領域は、不純物濃度が高く、第３図に示す障
壁φ_Ｂが極めて薄くなる場合であり、キャリアが障壁を
トンネル現象により通過するために、実質的に障壁がな
くなり、単結晶に近い比抵抗を有するようになる。

本発明の多結晶シリコンは領域の不純物濃度領域を
用いており、粒界における空乏層幅Ｗは近似的に次式で
示される。

通常、電子、正孔のトンネル現象は薄膜の膜厚が50
［Å］以下で生じ易くなるので、例えばトラップ準位密
度Q_tを５×10¹²［cm^-2］とすると、不純物濃度Niは４×
10¹⁹［cm^-3］以上である必要がある。トンネル薄膜の膜
厚を50［Å］以下とすると不純物濃度NiはQtに依存する
が、下記のように、が成立するときは、領域に対応する。

第５図は第１図のＡ−Ａ′線に沿う断面における電位
図を示すものであり、ベース幅はW_B、単結晶エミッタ深
さはW_EO、超薄膜の膜厚はδで示されている。本発明で
最も重要であるのは、単結晶エミッタと多結晶エミッタ
との間の障壁の高さ△φ_Ｂである。

この障壁の高さ△φ_Ｂは、ベース領域から注入された
正孔の障壁として、ベース電流を低減させる。ベース領
域から注入された正孔は、トンネル薄膜を通過した後、
さらに、exp（−△φ_B/kT）に減少するが、前記障壁の
高さ△φ_ＢがkTであるとe^-1の値になる。従って該障壁
の高さ△φ_Ｂが当該温度Ｔの熱エネルギーであるkT以上
あればベース電流減少の効果は生じてくる。

この障壁の高さ△φ_Ｂは、本発明においては、単結晶
のエミッタ領域と多結晶領域とのフェルミ準位の差によ
って生じさせる。

この効果により、エミッタ領域にヘテロ接合的な効果
が生じ、電流増幅率h_FEの増大を図ることができる。

設計上の問題としては、上記構成はn⁺エミッタ領域６
の濃度を多結晶層８のそれに比べて小とすることにより
実現できる。

半導体の電子のエネルギーE_iとフェルミレベルE_Fとの
関係は近似的に次式で表わされる。

ここで、N_D,N_Aは夫々ｎ形,p形不純物密度、n_iは真性
半導体キャリア密度である。

ところで、上式はボルツマン統計が適用できる範囲で
あるが、キャリア密度n_iが高濃度になったときは、フェ
ルミディラック統計が適用されるので上式を用いること
はできない。

第６図は、半導体シリコンにおけるフェルミレベルE_F
とキャリア密度n_iの関係を示す。同図の横軸は、kTで規
格化されたエネルギー、すなわちｎ形半導体の場合（E_F
−E_C）/kTを、ｐ形半導体の場合（E_V−E_F）/kTを夫々示
すものであり、また、その縦軸は、キャリア密度n_i［cm
^-3］を示す。なお、n_iは常温では不純物密度とほぼ等し
い値である。

上記横軸を示す式において、E_C,E_Vは夫々伝導帯端、
価電子帯端のエネルギーであり、規格化エネルギーが零
であることは、フェルミレベルE_FがE_C,E_Vと一致すると
いうことである。かかる一致したときに比べキャリア密
度n_iが高密度であると、E_Fは禁止帯の中にはなく、ｎ形
では伝導帯、ｐ形では価電子帯の中に入り込むことを意
味している。このときの不純物濃度は、ｎ形の場合2.1
×10¹⁹［cm^-3］、ｐ形の場合８×10¹⁸［cm^-3］となる。

第６図中、１点鎖線で示した線（直線BD₁、直接BD₂）
はボルツマン統計を適用した例であり、破線で示した線
（直線FD₁、直線FD₂）はフェルミ・ディラック統計を適
用した例であるが、規格化エネルギーが−１より大きい
範囲では両統計の間で違いが生じる。すなわち、規格化
エネルギーが−１より大きくなったときは、フェルミ・
ディラック統計を使わないと、フェルミエネルギーは正
確に評価できない。なお、同図において○印のプロット
はｎ形半導体の場合を、×印のプロットはｐ形半導体の
場合を示している。

ｎ形半導体とｐ形半導体との間で違いが生じるのは、
バンド構造や、有効質量の差から生ずる。勿論、他の材
料であれば、この値は異るものとなる。

エミッタ−ベース領域の近傍の濃度をN_E1、高濃度多
結晶領域のそれをN_E2とすると上記（３）式より近似的
に N_E2≧eN_E1 ……（５）ここで、ｅは自然対数の底（≒2.718）である。の条
件で△φ_Ｂ≧kTとなる。正確には第６図のデータを使い
N_E1,N_E2を決定することになる。

なお、△φ_Ｂ≧2kTが成立する場合は、N_E2≧e²N_E1と
いう関係となる。

第５図は、第１図のＡ−Ａ′断面における電位図を示
すものである。本発明においては、同図で示すように、
エミッタ領域E_Rの厚みW_EOや濃度N_Dもベース電流を低減
させるには重要な要素となる。なお、同図において、E_R
はエミッタ領域を、B_Rはベース領域を、そして、C_Rはコ
レクタ領域を表す。

通常、前記薄膜30は20［Å］以下であり、n⁺エミッタ
領域６の厚みに比較して小さいので、エミッタ・ベース
接合部から多結晶層８までの距離W_Eは、 W_E≒W_EO＋δ ……（６′）にて表され、ほとんどW_EOに等しくなる。

一方、本発明において他の重要な要素、すなわちベー
スから注入される少数キャリアの阻止は、多結晶層８と
薄膜30と界面で行われる。勿論、トンネル膜での電子及
び正孔のトンネル確率は電子の方が大であるので、該ト
ンネル効果と共に前記阻止効果も生じている。

次に、前記BPTの電流成分について述べる。

コレクタ電流J_cは、近似的に下記の（６）式で表され
る。

ただし、電子の拡散距離はベース幅よりも長いものと
する。なお、N_Bはベース濃度、W_Bはベース幅、D_nは電子
の拡散距離、n_iはSiの真性キャリア密度、V_BEはベース
・エミッタ印加電圧である。

また、ベース電流は、エミッタから注入された電子の
ベース中での再結合電流J_Brecと、ベースからエミッタ
に注入される正孔の拡散電流J_Bdiffとから成る。

ここで、再結合電流J_Brecは、で表される。ただし、L_nは電子の拡散距離である。

従来のホモ接合形BPTではJ_Bdiffが主成分であり、高
電流利得を得ることができない。

従来のホモBPTにおける拡散電流J_Bdiff1は、正孔の拡
散長L_Pがエミッタ厚みW_Eより小の場合（ケース１）（L_P
≪W_E）で表される。

一方、高集積化に伴なうエミッタ接合の浅化がおこな
われると、L_P≫W_Eとなり（ケース２）拡散電流J_Bdiff2
は、で表される。従って、この（９）式から明らかなよう
に、さらに拡散電流が大となり、BPTの電流増幅率h_FEが
減少する。

本発明の場合、前記薄膜30と単結晶との界面での再結
合速度を無視し得る値に設定すると、拡散電流J_Bdiff3
は下記の（10）式で表される。

（L_P≫W_E）本発明のBPTでは、前記ケース１において、従来のホ
モ接合形BPTに対して、拡散電流J_BdiffはW_E/L_P倍とな
る。

さらに、前記ケース２に対し、拡散電流J_Bdiffは（W_E
/L_P）^２倍となる。

このように、本実施例では拡散電流J_Bdiffを飛躍的に
減少させることができる。換言すれば、電流増幅率h_FE
を飛躍的に増加させることができる。

なお、従来のMIS構造BPTは、W_E＝０であるので拡散電
流J_Bdiffは存在しないが、他の電流成分が存在する。

第７図は、トランジスタの電流、電圧特性を模式的に
示したグラフであり、横軸はベース、エミッタ間電圧V
_BE、縦軸はベース電流I_Bコレクタ電流I_Cを対数表示した
ものである。本発明のBPTでは、コレクタ電流I_Cとベー
ス電流I_Bとがほぼ平行になり、微小電流領域（H_P）にお
いても、電流増幅率h_FE（≒I_C/I_B）は一定値となるが、
従来のMIS構造BPTでは、微小電流領域（H_O）で過剰電流
が流れる。

本発明に係るBPTのベース電流は、前記（７）式で示
される再結合電流が主となり、この場合の電流増幅率の
最大値h_FEmaxは、 h_FEmax＝２（L_n/W_B）^２ ……（11）となり、ベース条件のみによってh_FEの上限が決まる。
なお、本発明によるh_FEは10000以上となる。

第８図は、前記n⁺エミッタ領域６における不純物濃度
N_Dと少数キャリア（正孔）の拡散距離L_Pおよび該少数キ
ャリア（正孔）の寿命τ_Ｐとの関係を示すものである。
この関係から、エミッタ深さは、少なくとも正孔の拡散
距離の1/5程度にした方がよい。

次に、第１図に示した半導体装置の製造プロセスにつ
いて説明する。

所定の伝導形（ｐ型あるいはｎ型）の基板１に、As,S
b,P等をイオン注入（不純物拡散等でもよい）すること
により、不純物濃度が10¹⁵〜10¹⁹［cm^-3］のn⁺埋め込み
領域２を形成する。

エピタキシャル技術等により、不純物濃度が10¹⁴〜10
¹⁷［cm^-3］のｎ形領域３を形成する。

コレクタの抵抗を減少させるためのn⁺領域７（不純物
濃度が10¹⁷〜10²⁰［cm^-3］）を形成する。

素子分離用の絶縁膜102を、選択酸化法、あるいはCVD
法等により作成する。

活性領域中に、p⁺領域５及びベース領域であるｐ領域
４をイオン注入法等により形成する。

絶縁膜101にエミッタコンタクトを開口した後、As,S
b,P等をドープしたn⁺エミッタ領域６（不純物濃度５×1
0¹⁷〜５×10¹⁹［cm^-3］）をイオン注入法あるいは熱拡
散法により形成する。

薄膜30を、500℃〜650［℃］の低温による酸化若しく
は急速熱加速（RTA）による熱酸化によって作成する。

LPCVD法により多結晶シリコンを堆積した後、イオン
注入法によりAsあるいはＰのｎ形不純物を高濃度（５×
10¹⁹［cm^-3］以上）で添加し、熱処理をして活性化す
る。但し、熱処理は多結晶シリコン層の下部のn⁺エミッ
タ層６に拡散させないように、低温度（850［℃］以
下）で行うか、急速熱加熱により短時間で行う。その
後、多結晶層８をパターニングし、エミッタ電極とす
る。

絶縁膜103を堆積し、これをアニールした後、コンタ
クトの開口を行なう。

電極200となるAl−Si（１％）をスパッタし、その
後、Al−Siのパターン化を行なう。

Al−Si電極のアロイ後、パッシベーション膜を形成す
る。

上記手順により、本発明のBPTが完成する。

上記製造プロセスにおいて重要なことは、の薄膜30
の作成、、のエミッタ濃度の設定に関してである。
における単結晶エミッタは上記（10）式により決定さ
れるベース電流を極小にすべく、接合の深さおよび濃度
を設定する必要がある。

エミッタ濃度を高くし、浅化をすることが１つの手段
であるが、該濃度が10¹⁹［cm^-3］以上になると、不純物
によるバンド・テーリング効果が生じ、少数キャリアが
exp（ΔE/kT）に比例して増加するので、上記（10）式
により示すベース電流が増加し始める。また、濃度が高
くなると、製造プロセス上においても浅い接合が困難と
なる。これは、不純物濃度が高くなると不純物拡散係数
も大きくなるためである。

従って、単結晶であるエミッタ領域はその濃度を10¹⁹
［cm^-3］近傍での接合深さとする。

一方、多結晶層の濃度は、少くとも単結晶エミッタ領
域より１桁程度高く設定する。従来のトンネル薄膜を有
しないBPTでは、熱処理中に拡散するため、製造を困難
なものにしていたが、本発明では超薄膜30が介在してい
るので、該薄膜中の不純物の拡散速度は単結晶に比べて
１〜２桁遅くなりかかる問題を解決している。

他方、多結晶の粒界を介在させた不純物の拡散は、単
結晶中に比べて１〜２桁速いことから安定したBPTの製
造を行える。

前記薄膜30の他の特徴的な機能は、多結晶層８とエミ
ッタ領域６の単結晶たるn⁺領域６を分離すると共に、そ
の界面を平坦化し、かつ、多結晶層８の安定化を図るこ
とである。

すなわち、単に単結晶たるn⁺領域６上に多結晶層８を
堆積すると、単結晶の上に多結晶の粒径程度の結晶がエ
ピタキシャル的に成長して本来の単結晶との界面が変化
して波状になり、常に一定の形状を保持することができ
ない。この場合、自然酸化膜上に多結晶を堆積して熱処
理すると、その酸化膜が部分的に破れて、局所的にエピ
タキシャル成長する。著しい場合は、自然酸化膜はボー
ル状になり、多結晶が単結晶的に再結晶化する。

このように従来構造の場合は、いずれも、単結晶と多
結晶の界面が平坦でなくなり、BPTの特性のバラツキの
原因となる。

すなわち、ベースからエミッタに注入されたキャリア
がエミッタ内で再結合する場合に、エミッタ内が不均一
になるので、作成された個々のBPTにおいて、ベース電
流値が一定でなく、各BPT間でバラツキが大となる。

本発明では、単結晶たるn⁺領域６上に薄膜30を作成
し、該薄膜上（本実施例では酸化シリコン膜）に、多結
晶層８を形成させているので、その界面は、原子オーダ
ーで平坦である。また、多結晶層８は安定な薄膜30を介
して堆積されるので、熱処理による多結晶の再配列が容
易にはおこらず、後の熱処理においても安定である。従
来のマイクロ・クリスタルSi、アモルファスSi等では
（堆積温度100〜300［℃］）400〜600［℃］の熱処理に
よりその特性が容易に変化し、電流増幅率h_FEの劣化が
起こり易い。

本発明では、多結晶であるために堆積温度は高くな
り、例えば、多結晶Siでは、550〜650［℃］程度である
ので結晶粒径が大である他、水素はほとんど含有されて
なく、その後の工程における結晶粒径の変化が少ない
上、水素の脱離による変化が生じない。多結晶Siの場
合、900［℃］程度までは、十分に耐えられるものとな
り、極めて安定なBPTが得られる。

また、多結晶層８の界面は薄膜30との界面に存在する
ので、単結晶たるエミッタ領域に対する界面は極めて平
坦なものとなる。これはBPT特性の安定化を図るのに極
めて重要な要素となる。

上記の記述から明らかなように、前記薄膜30の材料
は、安定なものである必要があるので、例えば、SiO₂,S
i₃N₄,SiC,Al₂O₃等化学的に安定な材料が望ましい。

さらに付言すると、薄膜30と単結晶との界面も極めて
重要であり、界面の再結合準位は低くする必要がある。

また、SiC等を用いて、トンネル形障壁となる構造と
してもよい。例えば、SiCは、Siと比べると、伝導帯エ
ネルギー差△E_V≒0.53［eV］、価電子帯差△E_C≒0.55
［eV］、バンドギャップE_g≒2.2［eV］程度であり、SiC
とSiとが共にｎ形で段階的に接合する場合には、半導体
／絶縁体接合とは異なる構造となる。

第９図（ａ）、（ｂ）、（ｃ）は、同一の伝導形（こ
の場合ｎ形）同志、すなわちアイソタイプのヘテロ接合
のバンド構造を示している。

第９図（ａ）は、ｎ形Siおよびｎ形SiCの接合を示す
ものであり、△E_C,△E_Vが夫々上下に表われ、伝導帯側
にはノッチと呼ばれる障壁φ_Ｗができる一方、価電子帯
側には、 △E_C＋△E_V−△E_f のエネルギー差が生ずる。

また、ｎ型Si、ｎ型SiC、およびｎ型Siを接合する
と、第11図（ｂ）に示すようなエネルギー準位となる。

そして、SiCを薄膜化するとSiC層は空乏化し絶縁物と
同様になり、第９図（ｃ）のようなエネルギー準位とな
る。

第９図（ｂ）に示すような構造でも本発明の効果を得
ることはできるが、第９図（ｃ）に示したような構造の
方が、より、電子電流を大きくすることができる。な
お、第９図では、SiCを用いた場合の例を示したが、他
の広い禁制帯幅の材料を用いてもよいことは明らかであ
る。

トンネル用薄膜30の障壁の高さφ_Ｂは、低くなる程直
接のトンネル確率が高くなり、電流が多く流れる。すな
わち、エミッタ抵抗が低くなるので、好適なものとな
る。なお、該薄膜30の材料としては安定でかつ禁制帯幅
が狭いものが望ましい。

次に、第10図は、本発明の第２実施例に係る半導体装
置を示すものである。本実施例は上記第１実施例におけ
るエミッタ領域６をエピタキシャル成長により形成し、
さらにその上部にトンネル用薄膜30と高濃度多結晶層８
を積層させるようにしたものである。かかる構成による
と、エミッタ領域６がベース領域と平面で接触し、ベー
ス領域へのエミッタ領域からのキャリアの拡散がほとん
ど抑制されるので、エミッタ領域での横方向電流が少く
エミッタの寸法精度による電流増幅率への影響を低減さ
せることができる。従って、半導体装置の微細化、高集
積化した光電変換装置に適用して有用である。

他の構成、作用は上記第１実施例と同様であるので重
複した説明を省略する。

第11図は本発明の第３実施例を示すものである。

本実施例では、第１実施における高濃度多結晶層８と
電極200との間に、拡散障壁として作用するTiN、TiW、M
o、Ｗ等のいわゆるバリアメタル層10を形成し、多結晶
と電極（Al）との反応を抑制し、安定でバラツキの少い
半導体装置を製造し得るようにしたものである。なお、
電極（Al）は多結晶内を拡散し易いので、場合によって
はBPTの特性に影響する。

他の構成、作用は上記第１実施例と同様であるので、
重複した説明を省略する。

第12図は上記実施例に係る半導体装置の応用例として
の電子装置の一実施例を示す回路図である。すなわち、
本出願人が特願昭62ー321423号において開示した固体撮
像装置に、上記実施例１に示したBPTを用いた場合を示
すものである。

すなわち、第12図において、エリアセンサーASのセン
サーセルC₁₁、C₁₂、…C_mnを構成するトランジスタTrは
上記第１実施例に示すMIS型BPTを用いる。

なお、第12図に示すエリアセンサーASをカラーカメラ
として使用する場合には、同一の光電変換素子の光情報
を複数回読み出す動作を行なう。この場合、同一素子か
ら複数回読み出すために、１回目読み出し時と２回目以
降の読み出し時の電気出力の比が問題となるが、この比
の値が小さくなったときには補正が必要となる。

上記１回目と２回目との読み出し出力の比を非破壊度
と定義すると、非破壊度は次式で表わされる。

非破壊度＝（C_tot×h_FE）／（C_tot×h_FE＋C_V）ここで、C_totは第12図に示すトランジスタTrのベース
に接続されている全容量を示し、ベース・コレクタ間容
量C_bcとC_oxにより決まる。また、C_VはVL₁…VL_nで示され
る読み出し線路の浮遊容量である。ただし、C_oxは回路
方式によっては存在しない場合もある。

従って、前記非破壊度は電流増幅率h_FEを大きくする
ことにより容易に改善できる。すなわち、h_FEを大きく
することにより非破壊度を大きくすることができる。

ここで、HD（High Division）対応、すなわちハイビ
ジョン対応のエリアセンサーでは、C_tot＝10［pF］,C_V
＝2.5［pF］であるので、例えば、非破壊度を0.90以上
とするためにはh_FEは2250以上必要となる。十分な非破
壊度を得るためには、h_FEは2000以上必要であると推測
される。

これに対し、従来、例えば、ホモ接合BPTでは、h_FEは
1000程度であるから、十分な非破壊度を得ることができ
ないが、本発明の半導体装置では、h_FEを十分大きくす
ることができるので、優れた非破壊度を得ることができ
る。

さらに、望ましくは、非破壊度は0.98以上であるとよ
い。この場合、h_FEは10000程度必要となるが、従来のホ
モ接合BPTでは、かかる値を得ることはできない。

なお、第12図に示す実施例においてはエリアセンサー
を例示したが、ラインセンサーにも応用できることは勿
論である。

［発明の効果］以上のように、請求項１の構成によれば、本発明の半
導体装置は、第１伝導形のコレクタ領域と、該コレクタ
領域に接して設けられた第２伝導形のベース領域と、該
ベース領域に接して設けられた第１伝導形のエミッタ領
域と、該エミッタ領域上に設けられた電子及び正孔のい
ずれのキャリアに対してもトンネル電流を流し得る厚さ
とされた薄膜と、該薄膜上に設けられた第１伝導形の多
結晶層とを有し、該エミッタ領域と該多結晶層との間に
電位障壁が形成されるように、該エミッタ領域の不純物
濃度N_E1と該多結晶層の不純物濃度N_E2との関係を、N_E2
＞eN_E1、但しｅは自然対数、としたことを特徴とするの
で、コレクタ電流の微小電流領域でベース電流の増加を
抑えることができ、コレクタ電流の広い領域に渡って著
しく高い電流増幅率を確保し得る。また水素含有量の少
い安定な多結晶を用い、かつ、その多結晶の下部に耐熱
性の超薄膜を形成させているので、900［℃］程度まで
の熱処理には十分耐えるものとなる。

さらに、多結晶層と単結晶層との間に超薄膜を介在さ
せることにより、エミッタ領域の界面の安定化を図るこ
とができ、高い電流増幅率（10000以上）BPTの特性のバ
ラツキを少くすることができ、少くとも固定化したパタ
ーンの雑音の低減を図ることができる。

加えて、正孔及び電子のいずれのキャリアに対しても
一定な薄膜を設けているので、npnタイプ、pnpタイプの
いずれのトランジスタにも適用することができ、また、
従来の量産技術を流用することができ安価に提供でき
る。

請求項１の構成によれば、前記エミッタ領域の不純物
濃度をN_E1とし、前記多結晶層の不純物濃度をN_E2とし自
然対数の底をｅとしたとき、N_E2＞eN_E1の関係が成立す
ることを特徴とするので、多結晶層と前記エミッタ領域
との間に形成される電位障壁の高さを当該温度の熱エネ
ルギー相当に比べて大きく設定することを容易に実現で
きる。

請求項１の構成によれば、前記薄膜は電子及び正孔の
いずれのキャリアに対してもトンネル電流を流し得る厚
みに設定されていることを特徴とするので、該多結晶層
がベース領域から注入される正孔に対して障壁として作
用し、ベース電極の低減ひいては電流増幅率の増大に貢
献する。

また、請求項１に記載の半導体装置において、前記エ
ミッタ領域は、前記ベース領域から注入される少数キャ
リアの拡散長よりも薄い厚みに設定されていることを特
徴とするので、ベースからエミッタへの拡散電流の極小
化が図れ、電流増幅率をさらに飛躍的に増大することが
できる。

また、請求項２の構成によれば、請求項１の半導体装
置を、少なくとも光電変換素子として用いる構成とした
ので、該光電変換素子としてのトランジスタの電流増幅
率を向上させ、且つ、電流増幅率のコレクタ電流に対す
る依存性をなくすことができ、もって、光入力に対する
出力の線形性を保つことができ、暗電流が少なく、且
つ、高い信号／雑音比（S/N比）を有する電子装置を提
供することができる。

【図面の簡単な説明】

第１図は本発明の半導体装置に係る第１実施例を示す半
導体装置の断面図、第２図はQ_t＞Ｌ・Niの場合における多結晶層のエネルギ
ー準位図、第３図はQ_t＜Ｌ・Niの場合における多結晶層のエネルギ
ー準位図、第４図は多結晶の不純物濃度に対する比抵抗の関係を示
すグラフ、第５図はエミッタ領域である第１図のＡ−Ａ′線に沿う
電位を示す図、第６図は半導体シリコンにおける規格化エネルギーに対
するキャリア密度の関係を示すグラフ、第７図はベース、エミッタ間電圧に対するベース電流、
コレクタ電流を従来構造の場合と比較して説明するグラ
フ、第８図はＮ形不純物濃度に対する少数キャリアの拡散距
離および寿命の関係を示すグラフ、第９図（ａ）（ｂ）（ｃ）は接合のエネルギー準位を示
す模式図、第10図は本発明の第２実施例を示す断面図、第11図は本発明の第３実施例を示す断面図、第12図は本発明に係る前記半導体装置を用いた電子装置
の一実施例を示す回路図である。（符号の説明）１……基板、２……埋込領域、３……ｎ型領域、４……ｐ型領域、５……p⁺領域、、６……n⁺エミッタ領域、７……n⁺領域、８……高濃度多結晶層、 30……超薄膜、 101,102,103……絶縁膜、 200……電極、 Tr……BPT（光電変換素子）。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737

Claims

(57)【特許請求の範囲】

【請求項１】第１伝導形のコレクタ領域と、該コレクタ
領域に接して設けられた第２伝導形のベース領域と、該
ベース領域に接して設けられた第１伝導形のエミッタ領
域と、該エミッタ領域上に設けられた電子及び正孔のい
ずれのキャリアに対してもトンネル電流を流し得る厚さ
とされた薄膜と、該薄膜上に設けられた第１伝導形の多
結晶層とを有し、該エミッタ領域と該多結晶層との間に
電位障壁が形成されるように、該エミッタ領域の不純物
濃度N_E1と該多結晶層の不純物濃度N_E2との関係を、N_E2
＞eN_E1、但しｅは自然対数の底、とするとともに、前記
エミッタ領域は、前記ベース領域から注入される少数キ
ャリアの拡散長よりも薄い厚みに設定されていることを
特徴とする半導体装置。
【請求項２】請求項１の半導体装置を光電変換素子とし
て用いていることを特徴とする電子装置。