JP5750723B2 - 半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法 - Google Patents
半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP5750723B2 JP5750723B2 JP2011069468A JP2011069468A JP5750723B2 JP 5750723 B2 JP5750723 B2 JP 5750723B2 JP 2011069468 A JP2011069468 A JP 2011069468A JP 2011069468 A JP2011069468 A JP 2011069468A JP 5750723 B2 JP5750723 B2 JP 5750723B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- conductivity type
- semiconductor
- current
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 248
- 230000003321 amplification Effects 0.000 title claims description 57
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 57
- 238000000034 method Methods 0.000 title claims description 18
- 238000006243 chemical reaction Methods 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 230000006798 recombination Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
Description
本発明は半導体デバイスの増幅率の電流依存性を抑制する方法、特にバイポーラトランジスタ、光電変換素子の電流増幅率のベース電流またはコレクタ電流依存性を少なくする方法、光電変換素子、および半導体デバイスの製造方法に関する。
従来のバイポーラトラジスタは、微小電流域では電流増幅率は小さく、中電流では大きく、大電流ではhigh level injection 効果により再度小さくなることが知られている。
例えば、非特許文献１の142〜143ページFig.7で、電流増幅率は、コレクタ電流が100pAのとき35であったのが、コレクタ電流の増加に従って約一桁増加し、約100μAで最大400と
なり、それより大きいコレクタ電流に対しては減少する特性例が示されている。
例えば、非特許文献１の142〜143ページFig.7で、電流増幅率は、コレクタ電流が100pAのとき35であったのが、コレクタ電流の増加に従って約一桁増加し、約100μAで最大400と
なり、それより大きいコレクタ電流に対しては減少する特性例が示されている。
一方、ベース外部抵抗を小さく実現し高周波特性を改善するためのグラフトベース（graft base）トランジスタ構造が従来知られていた。この構造は、非特許文献２の106ペー
ジのFig.6.12(A)に示されるように、高濃度不純物ベース領域（グラフトベース127）をエミッタ130外側の側面からエミッタ下へ延在埋設するように設けた構造である。この場合
、高濃度不純物ベース領域をエミッタと離間するとエミッタ中央下の真性ベース（intrinsic base）121までの抵抗が高くなり有効ではない。図1は、非特許文献2のFig.6.12(A)から抽出したグラフトベース構造のトランジスタ断面を示す。図１において、高濃度不純物ベース領域127は、エミッタの端からエミッタ130下に0.35μm延在埋設されている。図1において、110はコレクタ、121は真性ベース、127はグラフトベース、130はエミッタを示す。これらの数字はFig.6.12(A)に上書きされたものである。
ジのFig.6.12(A)に示されるように、高濃度不純物ベース領域（グラフトベース127）をエミッタ130外側の側面からエミッタ下へ延在埋設するように設けた構造である。この場合
、高濃度不純物ベース領域をエミッタと離間するとエミッタ中央下の真性ベース（intrinsic base）121までの抵抗が高くなり有効ではない。図1は、非特許文献2のFig.6.12(A)から抽出したグラフトベース構造のトランジスタ断面を示す。図１において、高濃度不純物ベース領域127は、エミッタの端からエミッタ130下に0.35μm延在埋設されている。図1において、110はコレクタ、121は真性ベース、127はグラフトベース、130はエミッタを示す。これらの数字はFig.6.12(A)に上書きされたものである。
このグラフトベーストランジスタは、電流増幅率の電流依存性を改善することを目的として開発されたものではない。このグラフトベーストランジスタは高周波特性の改善のために開発されたものであり、したがって、動作領域も大きな電流が主体で、微小電流領域は重要視していない。
このため、グラフトベーストランジスタの高濃度不純物ベース領域の高濃度不純物部分（不純物濃度＞1E19原子/cc）がエミッタと接触する構造はエミッタ・ベース間のリーク
電流を増大させる。これは、該リーク電流値に近い低電流領域での電流増幅率を減少させる。これにより、増幅度の変化の少ないコレクタ電流範囲が却って狭められてしまう。更に、ベース・エミッタ間耐圧が小さくなり、トランジスタの応用範囲が縮減されるので望ましくない。
電流を増大させる。これは、該リーク電流値に近い低電流領域での電流増幅率を減少させる。これにより、増幅度の変化の少ないコレクタ電流範囲が却って狭められてしまう。更に、ベース・エミッタ間耐圧が小さくなり、トランジスタの応用範囲が縮減されるので望ましくない。
S.M.Sze著, "Physics of Semiconductor Devices", second edition, John Wiley and Sons.
L.Treitinger, M.Miura-Mattausch, "Ultra-Fast Silicon Bipolar Technology", Springer-Verlag
しかし、数桁のレベルで変化する電流を、複雑な回路を使わないで一定の増幅率で増幅するためには、電流増幅率（入力電流（ベース電流）に対する出力電流（コレクタ電流またはエミッタ電流）の割合：βまたはhfe）の電流依存性が数桁のレベルに亘って少ない
バイポーラトランジスタが必要である。
バイポーラトランジスタが必要である。
本発明は、
1）上記従来技術において、電流増幅率の変化を抑えること、
2）かつ、エミッタ・ベース間耐圧を低下させないこと、
を課題とする。
1）上記従来技術において、電流増幅率の変化を抑えること、
2）かつ、エミッタ・ベース間耐圧を低下させないこと、
を課題とする。
本発明では上記の課題を解決するために、エミッタから離間してエミッタを囲んでベース表面に高濃度不純物領域を設ける方法をとる。すなわち、
（１）
第１表面と第１厚さを有する第１導電形の第１半導体領域を形成し、
第２表面と第２厚さを有し、該第１導電形に対して逆導電形の第２半導体領域を該第１表面部分で該第１半導体領域に接して形成し、
第３表面と第３厚さを有し、該第１導電形で第２半導体領域より不純物濃度が大きい第３半導体領域を該第２表面部分で該第２半導体領域と接して形成して、半導体素子を形成し、
更に該半導体素子に第４表面と第４厚さを有する該第１導電形に対して逆導電形の第４半導体領域を、該第２表面部分で該第２半導体領域と接するように形成し、
該第４半導体領域を、該第３半導体領域から該第２半導体領域の少数キャリア拡散長以内に離間して該第３半導体領域を囲む平面図形で形成し、
かつ、該第４半導体領域の不純物濃度を該第２半導体領域より大きくした
ことを特徴とする電流増幅率の電流変化に対する変化の抑制方法、
となる。
（１）
第１表面と第１厚さを有する第１導電形の第１半導体領域を形成し、
第２表面と第２厚さを有し、該第１導電形に対して逆導電形の第２半導体領域を該第１表面部分で該第１半導体領域に接して形成し、
第３表面と第３厚さを有し、該第１導電形で第２半導体領域より不純物濃度が大きい第３半導体領域を該第２表面部分で該第２半導体領域と接して形成して、半導体素子を形成し、
更に該半導体素子に第４表面と第４厚さを有する該第１導電形に対して逆導電形の第４半導体領域を、該第２表面部分で該第２半導体領域と接するように形成し、
該第４半導体領域を、該第３半導体領域から該第２半導体領域の少数キャリア拡散長以内に離間して該第３半導体領域を囲む平面図形で形成し、
かつ、該第４半導体領域の不純物濃度を該第２半導体領域より大きくした
ことを特徴とする電流増幅率の電流変化に対する変化の抑制方法、
となる。
このデバイスは、トランジスタとして使われるだけでなく、リニアリティの良好な増幅形センサなどとして使われるので、『半導体デバイス』と記述される。
また、「表面『部分』で接している」という表現は表面上（on）に乗っている場合または表面内（in）に設けられている（後述の図3参照）場合いずれも含む。逆導電形（opposite conductivity）とは、第1導電形がn形（キャリアの場合電子）であればp形（キャリ
アの場合は正孔）、第1導電形がp形（キャリアの場合は正孔）であればn形（キャリアの
場合電子）を指す。
アの場合は正孔）、第1導電形がp形（キャリアの場合は正孔）であればn形（キャリアの
場合電子）を指す。
本発明では、前記第2半導体領域より不純物濃度の大きい前記第4半導体領域を、前記第３半導体領域から離間することにより、公知例のグラフトベーストランジスタ構造に起因するリーク電流の増大、耐圧の減少を防いでいる。離間の距離は、前記第3半導体領域と
前記第2半導体領域の間の耐圧が大きく減少しない距離、例えば、3V耐圧に対して0.06マ
イクロメータは必要である。
前記第2半導体領域の間の耐圧が大きく減少しない距離、例えば、3V耐圧に対して0.06マ
イクロメータは必要である。
従来のトランジスタの前記「微小電流域では電流増幅率は小さい」原因は、前記第2半
導体領域内部のバルク再結合センターにおける少数キャリアのバルク再結合、前記第2半
導体領域の第2表面における表面再結合センターにおける表面再結合であることが知られ
ている。
導体領域内部のバルク再結合センターにおける少数キャリアのバルク再結合、前記第2半
導体領域の第2表面における表面再結合センターにおける表面再結合であることが知られ
ている。
前記第1半導体領域と前記第3半導体領域間を流れる電流（コレクタ電流、エミッタ電流に相当）が大きくなると、これらの再結合の影響は減少するため、前記第2半導体領域に
必要な電流（ベース電流に相当）に対する前記第1半導体領域と前記第3半導体領域間に流れる電流の比（＝電流増幅率）は大きくなる。しかし、表面再結合の影響が少なくなる電流領域では、本発明の第4半導体領域が設けられていると、それが電流増幅率の増加を抑
制する。
必要な電流（ベース電流に相当）に対する前記第1半導体領域と前記第3半導体領域間に流れる電流の比（＝電流増幅率）は大きくなる。しかし、表面再結合の影響が少なくなる電流領域では、本発明の第4半導体領域が設けられていると、それが電流増幅率の増加を抑
制する。
この電流増幅率の増加の抑制の効果を実現するためには、前記第3半導体領域と前記第4半導体領域と距離は前記第2半導体領域の少数キャリアの拡散長より小さいことが望まし
い。半導体がシリコンであり、第2半導体領域の不純物濃度が1E18原子/cc程度であるとき、この距離は20マイクロメータ程度である。少数キャリアのライフタイムは前記第2半導
体領域の欠陥密度（後述の再結合センターの原因）、不純物濃度、デバイス作成時の温度・時間履歴（高温からの冷却速度も含む）により支配されるので、［少数キャリアの拡散定数とライフタイムの積］の平方根で表される拡散長は不純物濃度、デバイス作成時条件により変わる。
い。半導体がシリコンであり、第2半導体領域の不純物濃度が1E18原子/cc程度であるとき、この距離は20マイクロメータ程度である。少数キャリアのライフタイムは前記第2半導
体領域の欠陥密度（後述の再結合センターの原因）、不純物濃度、デバイス作成時の温度・時間履歴（高温からの冷却速度も含む）により支配されるので、［少数キャリアの拡散定数とライフタイムの積］の平方根で表される拡散長は不純物濃度、デバイス作成時条件により変わる。
また、前記第４半導体領域は閉図形で前記第３半導体領域を囲む必要はない。本発明の電流増幅率の電流変化に対する変化の抑制方法は、
（２）
前記第４半導体領域が、該第３半導体領域を囲む平面図形に関口部を有する場合は、該関口部の最短距離の寸法が前記第３半導体領域を囲む内周辺長の１/１０以下であれば実
現できる。
さらに、（２）記載の電流増幅率の電流変化に対する変化方法では、前記第３半導体領域の周囲において前記第４の半導体領域に完全に固まれない部分(前記開口部)があっても、前記第４半導体領域から逆導電形のキャリアが流れ出している部分では、前記電流増幅率の増加を抑えることが出来る。関口部の距離が、前記第４半導体領域が前記第３半導体領域を囲む内周辺長の１/１０以下または該逆導電形キャリアの拡散長の２倍以下であれ
ば、本発明の効果は十分得られる。
（３）
この電流増幅率の増加の抑制を実現するためには、第４半導体領域の不純物濃度が第２半導体領域に対して１０倍以上あればよい。
（２）
前記第４半導体領域が、該第３半導体領域を囲む平面図形に関口部を有する場合は、該関口部の最短距離の寸法が前記第３半導体領域を囲む内周辺長の１/１０以下であれば実
現できる。
さらに、（２）記載の電流増幅率の電流変化に対する変化方法では、前記第３半導体領域の周囲において前記第４の半導体領域に完全に固まれない部分(前記開口部)があっても、前記第４半導体領域から逆導電形のキャリアが流れ出している部分では、前記電流増幅率の増加を抑えることが出来る。関口部の距離が、前記第４半導体領域が前記第３半導体領域を囲む内周辺長の１/１０以下または該逆導電形キャリアの拡散長の２倍以下であれ
ば、本発明の効果は十分得られる。
（３）
この電流増幅率の増加の抑制を実現するためには、第４半導体領域の不純物濃度が第２半導体領域に対して１０倍以上あればよい。
また、本発明の光電変換素子は、
（４）
第１表面と第１厚さを有する第１導電形の第１半導体領域と、
第２表面と第２厚さを有し、該第１表面部分で該第１半導体領域に接して設けられた該
第１導電形に対して逆導電形の第２半導体領域と、
第３表面と第３厚さを有し、該第２表面部分で該第２半導体領域と接して設けられた該第１導電形で第２半導体領域より不純物濃度が大きい第３半導体領域と、
第４表面と第４厚さを有し、該第２表面部分で該第２半導体と接して設けられた該第１導電形に対して逆導電形の第４半導体領域とから少なくとも構成され、
該第４半導体領域は該第３半導体領域を離間して囲み、
該第４半導体領域は該第３半導体領域から該第２半導体領域の少数キャリア拡散長以内に離間して設け、
かつ、該第４半導体領域の不純物濃度を該第２半導体領域より大きくした
ことを特徴とする光電変換素子、
となる。
（４）
第１表面と第１厚さを有する第１導電形の第１半導体領域と、
第２表面と第２厚さを有し、該第１表面部分で該第１半導体領域に接して設けられた該
第１導電形に対して逆導電形の第２半導体領域と、
第３表面と第３厚さを有し、該第２表面部分で該第２半導体領域と接して設けられた該第１導電形で第２半導体領域より不純物濃度が大きい第３半導体領域と、
第４表面と第４厚さを有し、該第２表面部分で該第２半導体と接して設けられた該第１導電形に対して逆導電形の第４半導体領域とから少なくとも構成され、
該第４半導体領域は該第３半導体領域を離間して囲み、
該第４半導体領域は該第３半導体領域から該第２半導体領域の少数キャリア拡散長以内に離間して設け、
かつ、該第４半導体領域の不純物濃度を該第２半導体領域より大きくした
ことを特徴とする光電変換素子、
となる。
さらに、本発明の半導体デバイスの製造方法は、
（５）
第１表面と第１厚さを有する第１導電形の第１半導体領域を形成し、
第２表面と第２厚さを有し、該第１表面部分で該第１半導体領域に接して設けられた該第１導電形に対して逆導電形の第２半導体領域を形成し、
第３表面と第３厚さを有し、該第２表面部分で該第２半導体領域と接して設けられた該第１導電形の第３半導体領域を形成し、
該第３半導体領域の不純物濃度を、該第３半導体領域と接して設けられた該第２半導体領域より大きくし、
第４表面と第４厚さを有し、該第２表面部分で該第２半導体と接して設けられた該第１導電形に対して逆導電形の第４半導体領域を形成し、
該第４半導体領域は該第３半導体領域から該第２半導体領域の少数キャリア拡散長以内に離間して該第３半導体領域を囲む平面図形で設け、
かつ、該第４半導体領域の不純物濃度を該第２半導体領域より大きくする
ことを特徴とする半導体デバイスの製造方法、
となる。
また、前記第４半導体領域は閉図形で前記第３半導体領域を囲む必要はない。本発明の半導体デバイスの製造方法は、
（６）
前記第４半導体領域に該第３半導体領域を囲む平面図形に開口部を有する場合は、該開口部の最短距離の寸法は前記第３半導体領域を囲む内周辺長の１／１０以下であれば実現できる。
（７）
この電流増幅率の増加の抑制を実現するためには、第４半導体領域の不純物濃度が第２半導体領域に対して１０倍以上あればよい。
（５）
第１表面と第１厚さを有する第１導電形の第１半導体領域を形成し、
第２表面と第２厚さを有し、該第１表面部分で該第１半導体領域に接して設けられた該第１導電形に対して逆導電形の第２半導体領域を形成し、
第３表面と第３厚さを有し、該第２表面部分で該第２半導体領域と接して設けられた該第１導電形の第３半導体領域を形成し、
該第３半導体領域の不純物濃度を、該第３半導体領域と接して設けられた該第２半導体領域より大きくし、
第４表面と第４厚さを有し、該第２表面部分で該第２半導体と接して設けられた該第１導電形に対して逆導電形の第４半導体領域を形成し、
該第４半導体領域は該第３半導体領域から該第２半導体領域の少数キャリア拡散長以内に離間して該第３半導体領域を囲む平面図形で設け、
かつ、該第４半導体領域の不純物濃度を該第２半導体領域より大きくする
ことを特徴とする半導体デバイスの製造方法、
となる。
また、前記第４半導体領域は閉図形で前記第３半導体領域を囲む必要はない。本発明の半導体デバイスの製造方法は、
（６）
前記第４半導体領域に該第３半導体領域を囲む平面図形に開口部を有する場合は、該開口部の最短距離の寸法は前記第３半導体領域を囲む内周辺長の１／１０以下であれば実現できる。
（７）
この電流増幅率の増加の抑制を実現するためには、第４半導体領域の不純物濃度が第２半導体領域に対して１０倍以上あればよい。
電流増幅率を１以上とするためには、第3半導体領域の不純物濃度は、第2半導体領域の不純物濃度より大きい必要がある。
電流レベルに依存しない一定な増幅度を実現するためには数多くのトランジスタからなるアナログ増幅回路に帰還ループを付加して実現されていたが、本発明の半導体デバイスは、簡単な構造で電流レベルに拘わらずほぼ一定の電流増幅率を実現できる。
本発明の実施例の半導体デバイスの平面図を図２に示す。図３は、図２の平面図で、鎖線１−２部分で切ったときの断面図である。図において、110は、第1半導体領域である。111は、パッシベーションのために第1、第2、第3、第4表面に設けられた絶縁膜である。120は、前記第1半導体領域表面内に接して設けられた第2半導体領域である。130は、前記
第2半導体領域表面内に接して設けられた第3半導体領域である。また、140は、前記第3半導体と離間して前記第2半導体表面内に接して設けられた第4半導体領域である。前記第4
半導体領域は、グラフトベースと異なり前記第3半導体領域の下側には埋設されていない
。133は第3半導体領域への、143は第4半導体領域への前記絶縁膜111に設けられたコンタ
クトホールである。各領域への電極は複雑を避けるために省略してある。
第2半導体領域表面内に接して設けられた第3半導体領域である。また、140は、前記第3半導体と離間して前記第2半導体表面内に接して設けられた第4半導体領域である。前記第4
半導体領域は、グラフトベースと異なり前記第3半導体領域の下側には埋設されていない
。133は第3半導体領域への、143は第4半導体領域への前記絶縁膜111に設けられたコンタ
クトホールである。各領域への電極は複雑を避けるために省略してある。
前記第1半導体領域110として、n形10〜20Ωcm、（100）面シリコン基板を使用し、前記第2半導体領域120の表面不純物濃度は約1E18原子/cc、第2厚さ（深さ）は約2マイクロメ
ータ、前記第3半導体領域の表面不純物濃度は約9E20原子/cc、第3厚さは0.5マイクロメータ以下のサブマイクロメータ、第4半導体領域140の表面不純物濃度は1E20原子/ccとし、
第4厚さは第3厚さより小さく設定して、CMOSプロセスを使って図２、図３に示す本発明の半導体デバイスを作成した。
ータ、前記第3半導体領域の表面不純物濃度は約9E20原子/cc、第3厚さは0.5マイクロメータ以下のサブマイクロメータ、第4半導体領域140の表面不純物濃度は1E20原子/ccとし、
第4厚さは第3厚さより小さく設定して、CMOSプロセスを使って図２、図３に示す本発明の半導体デバイスを作成した。
図４の曲線14は、作成した半導体デバイスの電流増幅率の前記第2半導体領域の電流依
存性を示す。この半導体デバイスでは、前記第２半導体領域への電流において1pAから既
に電流増幅率が示される。この半導体デバイスの電流増幅率は、前記第2半導体領域の電
流1pAから1000000pA（1μA）までの6桁の電流変化に対して、24から28までしか増加して
いない。一方、図４の曲線12は、図２で前記第4半導体領域140を除いた構造の半導体デバイスの電流増幅率を示し、該デバイスの電流増幅率は、前記第２半導体領域への電流における1pAから1000000pAまでの電流変化に対して、26から54まで2倍以上変化している。こ
の比較により、本発明の第4半導体領域が電流増幅率の変化を大幅に抑制していることが
実証された。
存性を示す。この半導体デバイスでは、前記第２半導体領域への電流において1pAから既
に電流増幅率が示される。この半導体デバイスの電流増幅率は、前記第2半導体領域の電
流1pAから1000000pA（1μA）までの6桁の電流変化に対して、24から28までしか増加して
いない。一方、図４の曲線12は、図２で前記第4半導体領域140を除いた構造の半導体デバイスの電流増幅率を示し、該デバイスの電流増幅率は、前記第２半導体領域への電流における1pAから1000000pAまでの電流変化に対して、26から54まで2倍以上変化している。こ
の比較により、本発明の第4半導体領域が電流増幅率の変化を大幅に抑制していることが
実証された。
この作成例でクリーンMOSプロセスを使用しているため、前記第4半導体領域のないデバイスでも前記第2半導体領域の電流が1pAですでに電流増幅が実現されている。しかし、第2半導体領域の表面不純物濃度が上記作成条件より小さく、1E17原子/cc程度またはそれ以下か、クリーンMOSプロセスを使用しない場合は、前記第2表面が空乏または反転するため、前記第4半導体領域がないと、前記第3半導体領域の第3表面と前記第1半導体領域の第1
表面間をバイパスするリークチャネルが前記第2半導体領域の第2表面に出来て電流増幅率が1以下等著しく減少する可能性が大きい。第4半導体領域を設けることにより、このリークチャンネルを遮断するので、微小電流領域でも電流増幅利率確保する効果がある。
表面間をバイパスするリークチャネルが前記第2半導体領域の第2表面に出来て電流増幅率が1以下等著しく減少する可能性が大きい。第4半導体領域を設けることにより、このリークチャンネルを遮断するので、微小電流領域でも電流増幅利率確保する効果がある。
図５は、前記第4半導体領域140が英字Oのように閉じた形状ではなく、英字Cのように開口部を有する平面形状の場合の実施例を示す。図５において図２と同じ符号は同じ領域、機能を示す。44は、開口部の最小寸法を示す。図５に示される半導体デバイスにおいて、図２に関連する上記作成条件では、2〜3マイクロメータ程度の開口部寸法でも電流増幅率の電流依存性を抑制する効果は損なわれなかった。
図６は、本発明を増幅形光電変換素子に適用した実施例の平面図を示す。図２と同様の設計基準、製造技術を用いて作成した。図６における120-0は、光電変換用の第2半導体領域で、前記第1半導体領域110と、光入力Pを光電流に変換するホトダイオードを形成する
。120-1は、このホトダイオードに連続した第1増幅トランジスタの第2半導体領域（第1ベース）である。130-1は、第3半導体領域（第1エミッタ）である。140-1は、第4半導体領
域である。120-2は、第2増幅トランジスタの第2半導体領域（第2ベース）である。130-2
は、第2増幅トランジスタの第3半導体領域（第2エミッタ）である。140-2は、第2増幅ト
ランジスタの第4半導体領域である。
。120-1は、このホトダイオードに連続した第1増幅トランジスタの第2半導体領域（第1ベース）である。130-1は、第3半導体領域（第1エミッタ）である。140-1は、第4半導体領
域である。120-2は、第2増幅トランジスタの第2半導体領域（第2ベース）である。130-2
は、第2増幅トランジスタの第3半導体領域（第2エミッタ）である。140-2は、第2増幅ト
ランジスタの第4半導体領域である。
前記第1増幅トランジスタの第3半導体領域130-1は、コンタクトホール133-1とコンタクトホール143を通して薄膜配線34により前記第2増幅トランジスタの第4半導体領域140-2へ接続されている。前記第2増幅トランジスタの第2半導体領域120-2（第２ベース）は、前
記第4半導体領域140-2と連続しているから、前記第1増幅トランジスタの第3半導体領域130-1（第1エミッタ）と接続されている。
記第4半導体領域140-2と連続しているから、前記第1増幅トランジスタの第3半導体領域130-1（第1エミッタ）と接続されている。
従って、第2半導体領域120-0と第1半導体領域110とで変換された光電流は2つの第1、第2増幅トランジスタで増幅されて前記第3半導体領域130-2、または前記第1半導体領域から得られる。図６では、前記第3半導体領域130-2からコンタクトホール133-2を介して引出
電極32が接続されている。増幅率は個々の増幅トランジスタの電流増幅率の積となる。
電極32が接続されている。増幅率は個々の増幅トランジスタの電流増幅率の積となる。
引出電極32からは増幅された光電流がIout2として取り出される。なお、前記第1半導体領域110と前記第3半導体領域130-2との間をパルス駆動すると、前記第1半導体領域110と
前記第2半導体領域120-0および120-1との間の接合容量から光電流で放電された電荷を再
充電するパルス電流が引出電極32から増幅されて取り出される。
前記第2半導体領域120-0および120-1との間の接合容量から光電流で放電された電荷を再
充電するパルス電流が引出電極32から増幅されて取り出される。
図７は、図６の増幅形光電変換素子の光入力エネルギーP（ピコワット）に対する前記
第3半導体領域130-2から得られる直流出力電流Iout2（ピコアンペア）を示す。前記第1半導体領域と第3半導体領域130-2間には1.5Vの電圧与えた。光源はHeNeレーザーである。図７に示されるように、光入力エネルギーPに対してほぼ線形に近い出力電流Iout2が得られている。Iout2をPのn乗に比例するとして表現すると、n=1.07と1に近い特性が得られた。
第3半導体領域130-2から得られる直流出力電流Iout2（ピコアンペア）を示す。前記第1半導体領域と第3半導体領域130-2間には1.5Vの電圧与えた。光源はHeNeレーザーである。図７に示されるように、光入力エネルギーPに対してほぼ線形に近い出力電流Iout2が得られている。Iout2をPのn乗に比例するとして表現すると、n=1.07と1に近い特性が得られた。
本発明の半導体デバイスは、簡単な構造で電流レベルに拘わらずほぼ一定の電流増幅率を実現できる。そのため、本発明の半導体デバイスを用いることによって、小面積で増幅機能を有するセンサを実現することができる。これにより、高感度の増幅形センサセルで大規模なアレイを実現することができる。
12：第4半導体領域を除いた半導体デバイスの電流増幅率の電流依存性を示す曲線
14：第４半導体領域を設けた本発明の半導体デバイスの電流増幅率の電流依存性を示す曲線
32：電極
34：薄膜配線
44：第4半導体領域開口部最小寸法
110：第1半導体領域
111：第1絶縁膜
120：第2半導体領域
120-0：光電変換用の第2半導体領域
120-1：第1増幅トランジスタの第2半導体領域
120-2：第2増幅トランジスタの第2半導体領域
130：第3半導体領域
130-1：第1増幅トランジスタの第3半導体領域
130-2：第2増幅トランジスタの第3半導体領域
133：第3半導体領域へのコンタクトホール
133-1：第1増幅トランジスタの第3半導体領域へのコンタクトホール
133-2：第2増幅トランジスタの第3半導体領域へのコンタクトホール
140：第4半導体領域
143：第４半導体領域へのコンタクトホール
143-2：第2増幅トランジスタの第4半導体領域へのコンタクトホール
14：第４半導体領域を設けた本発明の半導体デバイスの電流増幅率の電流依存性を示す曲線
32：電極
34：薄膜配線
44：第4半導体領域開口部最小寸法
110：第1半導体領域
111：第1絶縁膜
120：第2半導体領域
120-0：光電変換用の第2半導体領域
120-1：第1増幅トランジスタの第2半導体領域
120-2：第2増幅トランジスタの第2半導体領域
130：第3半導体領域
130-1：第1増幅トランジスタの第3半導体領域
130-2：第2増幅トランジスタの第3半導体領域
133：第3半導体領域へのコンタクトホール
133-1：第1増幅トランジスタの第3半導体領域へのコンタクトホール
133-2：第2増幅トランジスタの第3半導体領域へのコンタクトホール
140：第4半導体領域
143：第４半導体領域へのコンタクトホール
143-2：第2増幅トランジスタの第4半導体領域へのコンタクトホール
Claims (7)
- 第１表面と第１厚さを有する第１導電形の第１半導体領域を形成し、
第２表面と第２厚さを有し、該第１導電形に対して逆導電形の第２半導体領域を該第１表面部分で該第１半導体領域に接して形成し、
第３表面と第３厚さを有し、該第１導電形で第２半導体領域より不純物濃度が大きい第３半導体領域を該第２表面部分で該第２半導体領域と接して形成して、半導体素子を形成し、
更に該半導体素子に第４表面と第４厚さを有する該第１導電形に対して逆導電形の第４半導体領域を、該第２表面部分で該第２半導体領域と接するように形成し、
該第４半導体領域を、該第３半導体領域から該第２半導体領域の少数キャリア拡散長以内に離間して該第３半導体領域を囲む平面図形で形成し、
かつ、該第４半導体領域の不純物濃度を該第２半導体領域より大きくした
ことを特徴とする電流増幅率の電流変化に対する変化の抑制方法。 - 前記第４半導体領域に該第３半導体領域を囲む平面図形に開口部を設け、
該開口部の最短距離の寸法は前記第３半導体領域を囲む内周辺長の１／１０以下であることを特徴とする請求項１記載の電流増幅率の電流変化に対する変化の抑制方法。 - 前記第４半導体領域の表面不純物濃度は前記第２半導体領域の表面不純物濃度の１０倍以上とすることを特徴とする請求項１記載の電流増幅率の電流変化に対する変化の抑制方法。
- 第１表面と第１厚さを有する第１導電形の第１半導体領域と、
第２表面と第２厚さを有し、該第１表面部分で該第１半導体領域に接して設けられた該第１導電形に対して逆導電形の第２半導体領域と、
第３表面と第３厚さを有し、該第２表面部分で該第２半導体領域と接して設けられた該第１導電形で第２半導体領域より不純物濃度が大きい第３半導体領域と、
第４表面と第４厚さを有し、該第２表面部分で該第２半導体と接して設けられた該第１導電形に対して逆導電形の第４半導体領域とから少なくとも構成され、
該第４半導体領域は該第３半導体領域を離間して囲み、
該第４半導体領域は該第３半導体領域から該第２半導体領域の少数キャリア拡散長以内
に離間して設け、
かつ、該第４半導体領域の不純物濃度を該第２半導体領域より大きくした
ことを特徴とする光電変換素子。 - 第１表面と第１厚さを有する第１導電形の第１半導体領域を形成し、
第２表面と第２厚さを有し、該第１表面部分で該第１半導体領域に接して設けられた該第１導電形に対して逆導電形の第２半導体領域を形成し、
第３表面と第３厚さを有し、該第２表面部分で該第２半導体領域と接して設けられた該第１導電形の第３半導体領域を形成し、
該第３半導体領域の不純物濃度を、該第３半導体領域と接して設けられた該第２半導体領域より大きくし、
第４表面と第４厚さを有し、該第２表面部分で該第２半導体と接して設けられた該第１導電形に対して逆導電形の第４半導体領域を形成し、
該第４半導体領域は該第３半導体領域から該第２半導体領域の少数キャリア拡散長以内に離間して該第３半導体領域を囲む平面図形で設け、
かつ、該第４半導体領域の不純物濃度を該第２半導体領域より大きくする
ことを特徴とする半導体デバイスの製造方法。 - 前記第４半導体領域に該第３半導体領域を囲む平面図形に開口部を設け、
該開口部の最短距離の寸法は前記第３半導体領域を囲む内周辺長の１／１０以下であることを特徴とする請求項５記載の半導体デバイスの製造方法。 - 前記第４半導体領域の表面不純物濃度は前記第２半導体領域の表面不純物濃度の１０倍以上とすることを特徴とする請求項５記載の半導体デバイスの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011069468A JP5750723B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法 |
| CN201280016617.1A CN103460355B (zh) | 2011-03-28 | 2012-02-01 | 半导体器件的增益对电流的依赖性的抑制方法 |
| EP12763747.8A EP2693463A4 (en) | 2011-03-28 | 2012-02-01 | SEMICONDUCTOR DEVICE WITH REINFORCING FACTOR WITH LESS DEPENDENCE OF THE CURRENT VALUE |
| PCT/JP2012/052256 WO2012132539A1 (ja) | 2011-03-28 | 2012-02-01 | 電流値依存性の少ない増幅率を有する半導体デバイス |
| US14/039,719 US8921213B2 (en) | 2011-03-28 | 2013-09-27 | Method of making less electric current dependence of electric current gain of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011069468A JP5750723B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012204724A JP2012204724A (ja) | 2012-10-22 |
| JP2012204724A5 JP2012204724A5 (ja) | 2014-01-30 |
| JP5750723B2 true JP5750723B2 (ja) | 2015-07-22 |
Family
ID=46930306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011069468A Expired - Fee Related JP5750723B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8921213B2 (ja) |
| EP (1) | EP2693463A4 (ja) |
| JP (1) | JP5750723B2 (ja) |
| CN (1) | CN103460355B (ja) |
| WO (1) | WO2012132539A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113490993B (zh) * | 2019-02-26 | 2024-05-31 | Asml荷兰有限公司 | 具有增益元件的带电粒子检测器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881111A (en) * | 1977-02-24 | 1989-11-14 | Harris Corporation | Radiation hard, high emitter-base breakdown bipolar transistor |
| JPS61114574A (ja) * | 1984-11-09 | 1986-06-02 | Hitachi Ltd | 半導体装置 |
| JPH0626217B2 (ja) * | 1987-11-11 | 1994-04-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0319346A (ja) * | 1989-06-16 | 1991-01-28 | Toyota Autom Loom Works Ltd | 半導体装置 |
| JP3037710B2 (ja) * | 1990-02-28 | 2000-05-08 | キヤノン株式会社 | 半導体装置およびその半導体装置を使用する電子装置 |
| JPH05166825A (ja) * | 1991-12-17 | 1993-07-02 | Hitachi Ltd | 半導体装置 |
| JP2852241B2 (ja) * | 1996-05-30 | 1999-01-27 | 山形日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH11176836A (ja) * | 1997-12-05 | 1999-07-02 | Sony Corp | 半導体装置およびその製造方法 |
| US6555894B2 (en) * | 1998-04-20 | 2003-04-29 | Intersil Americas Inc. | Device with patterned wells and method for forming same |
| JP2000235983A (ja) * | 1999-02-16 | 2000-08-29 | Nec Corp | 半導体装置及びその製造方法 |
| JP4707203B2 (ja) * | 1999-09-09 | 2011-06-22 | ローム株式会社 | 半導体装置 |
| JP2001189318A (ja) * | 1999-12-28 | 2001-07-10 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
-
2011
- 2011-03-28 JP JP2011069468A patent/JP5750723B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-01 EP EP12763747.8A patent/EP2693463A4/en not_active Withdrawn
- 2012-02-01 CN CN201280016617.1A patent/CN103460355B/zh not_active Expired - Fee Related
- 2012-02-01 WO PCT/JP2012/052256 patent/WO2012132539A1/ja active Application Filing
-
2013
- 2013-09-27 US US14/039,719 patent/US8921213B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN103460355B (zh) | 2016-03-02 |
| US8921213B2 (en) | 2014-12-30 |
| CN103460355A (zh) | 2013-12-18 |
| WO2012132539A1 (ja) | 2012-10-04 |
| US20140030878A1 (en) | 2014-01-30 |
| EP2693463A4 (en) | 2014-09-17 |
| EP2693463A1 (en) | 2014-02-05 |
| JP2012204724A (ja) | 2012-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7211829B2 (en) | Semiconductor photodetector device | |
| JP5288357B2 (ja) | ヘテロ接合バイポーラフォトトランジスタ | |
| US7768090B2 (en) | Semiconductor photodetector device | |
| JP2010278045A (ja) | 光半導体装置 | |
| KR20070027670A (ko) | 반도체 장치 | |
| US20090261441A1 (en) | Optical semiconductor device | |
| JP6712650B2 (ja) | 半導体装置およびその製造方法並びにセンサ | |
| JP5750723B2 (ja) | 半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法 | |
| JP5303793B2 (ja) | フォトダイオード | |
| TW202111911A (zh) | 低觸發電壓靜電放電防護元件 | |
| JP5604901B2 (ja) | 電流増幅素子 | |
| CN104685628A (zh) | 双模式倾斜充电装置及方法 | |
| JP2012204724A5 (ja) | 半導体デバイスの増幅率の電流依存性抑制方法 | |
| JP5218370B2 (ja) | 電流増幅回路及び光検出デバイス | |
| TWI447906B (zh) | 半導體結構及其製作方法 | |
| KR100769958B1 (ko) | 헤테로 접합 바이폴라 트랜지스터 및 그것을 구비하는 증폭기 | |
| JP2007088342A (ja) | 半導体装置およびその製造方法 | |
| SU865081A1 (ru) | Интегральный бипол рный транзистор | |
| RU2444086C2 (ru) | Полупроводниковая структура логического элемента и-не | |
| JPS5851434B2 (ja) | ハンドウタイコウデンヘンカンソウチ | |
| JP2010219454A (ja) | 半導体装置およびその製造方法 | |
| JPS60218887A (ja) | 半導体光検出素子 | |
| JPWO2006095381A1 (ja) | 光電変換素子 | |
| JPH0756871B2 (ja) | ベース変調形バイポーラ・トランジスタ | |
| GB2540211A (en) | A high contrast photonic detector semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150424 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5750723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |