JPH0319346A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　　要〕 本発明は、第１導電型の半導体基板と、該第１導電型の
半導体基板の一方の主面側に形成された上記第１導電型
で前記半導体基板よりも不純物濃度の低い第１の半導体
領域と、該第１の半導体領域の一主面側に形成された上
記第１導電型の高不純物濃度の第２の半導体領域と、前
記第１の半導体領域の一主面側に前記第２の半導体領域
から所定距離隔てて前記第２の半導体領域近傍に形成さ
れた第２導電型の第３の半導体領域と、導体領域の一主
面側の前記第１の半導体領域と前記第２の半導体領域を
除く領域に、所定の深さで形成された前記第２導電型で
前記第３の半導体領域よりも不純物濃度の低い第４の半
導体領域とを具備する半導体装置において、前記第４の
半導体領域を前記第３の半導体領域よりも深く形成した
ものであり、 上記構成とすることにより、コレクタ（前記半導体基板
）に流れ込むコレクタ電流が大電流領域にあるときの電
流幅率ｈｒｔが向上すると共に、前記ベース（第３の半
導体領域）オープン時のエミ・フタ（前記第２の半導体
領域）と前記コレクタ（前記半導体基板）間の耐圧ＢＶ
ＣＥＯが向上する．また、前記耐圧Ｅ３ｖｃＥｏを低減
させることなく、オン電圧を低くすることが可能となる
。

〔産業上の利用分野〕

本発明は、バイボーラトランジスタもしくはバイボーラ
型静電誘導トランジスタ（バイボーラ型ＳＩＴ）等のバ
イボーラ型の半導体装置に係り、特に、スイッチング用
途のパワートランジスタ等に用いられるバイポーラ型の
半導体装置に関する．〔従来の技術〕 第４図は、従来の縦型構造のバイボーラトランジスタ（
もしくは、バイポーラ型ＳＩＴ）の要部を示す断面図で
ある。

同図において、不純物濃度が約Ｉ　Ｘ　１　０　”ｃ＋
ｒ’で厚さが約４００μｍ程度の低比抵抗のｎ゛型Ｓｉ
基板等から戒るｎ＋型コレクタ領域ｌ上に、アンチモン
（ｓｂ）、リン（Ｐ）等のドナーの不純物濃度’＋’約
Ｉ　Ｘ　１　０　”ｃｍ−３のエビタキシャル層等から
或る高比抵抗のｎ一型コレクタ領域２が形成されている
．そして、そのｎ一型コレクタ領域２の一主面近傍には
ボロン（Ｂ）等のアセプタの不純物濃度が約５　Ｘ　１
　０　”ａｉ−’　〜Ｉ　Ｘ　１　０　”ｃｔａ−”で
深さが約３．５μｍ〜３．８μｍ程度の低比抵抗のｐ゛
型ベース領域３が所定間隔で形成されており、またその
ｐ゛型ベース領域３間には、ヒ素（Ａ　ｓ　）、リン（
Ｐ）等のドナーの不純物濃度が約ＩＸＩＯ”ＣＩ１″３
で、深さが約０．３μｍ程度の低比抵抗のｎ゛型エミッ
タ領域４が両側のｐ゛型ベース領域３．３から所定距離
隔てて形成されている。さらに、前記ｎ一型コレクタ領
域２の前記一主面近傍の前記ｐ゜型ベース領域３及び前
記ｎ゛型エミッタ領域４を除く領域には、ボロン（Ｂ）
等のアクセブタの不純物濃度が約Ｉ　Ｘ　Ｉ　Ｑ　Ｉ６
ａｓ−”で厚さが約２μｍ〜３μｍ程度のｐ一型ベース
領域が形戒されている。

上述したように、従来の縦型構造のバイボーラトランジ
スタにおいては、ｎ゛型エミッタ領域４の周辺に低不純
物濃度のｐ一型ベース領域５がｐ゛型ベース領域３より
も浅く形成されている。これは、ｐ一型ベース領域５を
形或せずに、ｐ゛型ベース領域３のみを形成してノーマ
リオフ型にしようとすると、ｐ゜型ベース領域３の深さ
を１０μｍ以上にしなければならず、そのために素子の
有効面積が小さくなるためである．このため、低不純物
濃度のｐ一型ベース領域５をｎ゜型エミック領域４の周
辺に形成し、ｐ゛型ベース領域５の深さを約３．５μｍ
程度に浅くしてもノーマリオフ型となるようにしている
． 上記構或のバイポーラトランジスタにおいて、ｐ一型ベ
ース領域５が低不純物濃度で、かつその深さが約２μｍ
〜３μｍ程度と浅いために、ｎ゛型エミッタ領域４から
ｐ一型ベース領域に注入される伝導電子がｐ一型ベース
領域５内で正孔と再結合する確率は非常に小さい。

また、ベースーエミッタ間に加わる順方向バイアス電圧
ＶＩＥが小さいときには、ｐ“型ヘース領域３からｎ一
型コレクタ領域２への正孔（ホール）の注入はほとんど
起こらないため、ｎ゛型エミッタ領域４からｐ一型ベー
ス領域３に注入される電子がｐ一型ベース碩域５を通過
してｎ゛型コレクタ領域１にまで達する割合、すなわち
ベース輸送効率（ｂａｓｅ　ｔｒａｎｓｐｏｒｔ　ｄｆ
ｆｉｃｉｅｎｃｙ　）が大きくなる．したがって、ベー
スーエミッタ間に加わる順方向バイアス電圧Ｖｍｆが小
さくコレクタ電流１ｃが小さいときには、工５ツタ接地
の電流増幅率ｈＦＥ（＝Ｉｃ／ＴＩ１）が、高くなる． 一方、ベースーエξフタ間に加わる順方向バイアス電圧
ＶＩＥを大きくすると、ベース電流Ｉ．が大きくなるた
めにコレクタ電流■，も大きくなるが、同時に、ｐ゜型
ゲート領域３からｎ一型コレクタ領域に注入される正孔
（ホール）の量も大きくなるために、エミッタ注入効率
（ｅｍｉｔｔｅｒ　ｅｆｆ−ｉｃｉｅｎｃｙ　）　７が
低くなり、そのためにｈＦＥが小さくなっていた． 〔発明が解決しようとする課題〕 ところで、バイボーラトランジスタをモータ制御用等に
使用されるスイッチング・デバイス、すなわち、大電流
領域で使用するパワートランジスタとして用いる場合に
は、コレクタ電流１ｃが大電流領域であるときのｈＦＥ
が高く、かつベースオープン時のコレクターエ旦ツタ間
の耐圧ＢＶＣＥＯ（以後、単にＢＶＣＥＯと表現する）
が高いことが望ましい。

しかしながら、従来のバイボーラトランジスタでは第５
図に示すようにコレクタ電流ＩＣが微小領域であるとき
のｈＦｆが高いために、ベースオープン時のＢＶＣＥ０
が低く、またパワートランジスタとして使用する電流領
域であるコレクタ電流１ｃが大電流域であるときのｈＦ
ｆが低いために、パワースイッチング用途等のパワート
ランジスタとして用いる場合、問題があった。

本発明は、コレクタ電流１ｃが大電流領域であるときの
電流増幅率ｈＦＥが向上し、かつベースオープン時のコ
レクターエミッタ間の耐圧ＢＶＣＥＯが向上するバイボ
ーラ型の半導体装置を提供することを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は第１導電型の半導
体基板と、 該第１導電型の半導体基板の一方の主面側に形成された
上記第１導電型で前記半導体基板よりも不純物濃度の低
い第１の半導体領域と、該第１の半導体領域の一主面側
に形成された上記第１導電型で高不純物濃度の第２の半
導体領域と、 前記第１の半導体領域の一主面側に前記第２の半導体領
域から所定距離隔てて前記第１の半導体領域の近傍に形
成された第２導電型の第３の半導体領域と、 前記第１の半導体領域の一主面側の前記第２の半導体領
域と前記第３の半導体領域を除く領域に、所定の深さで
形成された前記第２導電型で前記第３の半導体領域より
も不純物濃度の低い第４の半導体領域とを具備する半導
体装置において、前記第４の半導体領域は前記第３の半
導体領域よりも深く形成されていることを特徴とする．
また、前記第２の半導体領域と前記第３の半導体領域間
の距離は、請求項２記載のように前記第２の半導体領域
と前記第４の半導体領域の接合部において、なだれ降状
が発生するときに形成される空乏層の幅以下であること
が好ましい。

（作　　用） 本発明では、真性ベース領域及び外部ベース領域となる
第４の半導体領域を、外部ベース領域となる第３の半導
体領域よりも深く形成するようにしたので、ベース幅が
従来よりも広くなり、そのためにベース輸送効率（ｂａ
ｓｅ　ｔｒａｎｓｐｏｒｔ　ｅｆｆｉｃｉ−ｅｎｃｙ　
）が低下する。このベース輸送効率の低下は、エミッタ
電流ＩＥが小、すなわちコレクタ電流ＩＣが小電流であ
るときに特に大きくなるので、コレクタ電流ＩＣが小電
流領域であるときの電流増幅率（エミッタ接地）ｈＦｔ
は従来よりも著しく低下する．このことにより、ベース
オープン時のコレクターエミッタ間耐圧ＢＶＣＥＯが従
来よりも著しく向上する。

また、第３の半導体領域（外部ベース領域）と第１の半
導体頌域（コレクタ）の間に上記第３の半導体領域と同
一導電型で上記第３の半導体領域よりも低不純物濃度の
第４の半導体領域が形成されているために、第３の半導
体領域（ベース〉と第２の半導体領域（エトンタ）間に
大きな順方向バイアス電圧が印加され、コレクタ電流Ｉ
Ｃが大電流となっても、第３の半導体領域から第２の半
導体領域に流入されるキャリアの量は非常に少なくなる
ため、コレクタ電流■ｃが大電流領域であるときのｈＦ
ｔが従来よりも著しく向上する。

〔実　　施　　例〕

以下、図面を参照しながら本発明の一実施例について説
明する． 第１図は、本発明に係る一実施例のバイポーラトランジ
スタ（もしくは、バイポーラ型ＳＩＴ）の要部の断面図
である． 同図において、前記第４図と同一部分には同一符号を記
しており、詳しい説明は省略する．同図に示すように、
不純物濃度が約ＩＸＩＯ”ＣＩ　−　３の前記第４の半
導体領域であるｐ一型ベース領域１５の膜圧Ｗ＋　は、
第４図に示す従来のバイボーラトランジスタのｐ一型ベ
ース領域５と異なり、前記第３の半導体領域であるｐ゛
型ベース領域３よりも深く形成されている．本実施例に
おいては、ｐ一型ベース領域１５はｐ゛型ベース領域３
の底面よりも距Ｍｄ１　（約２μｍ程度）だけ深く形成
されている。したがって、ｐ゛型ベース領域３の厚さＷ
２を第４図に示す従来のバイボーラトランジスタと同様
に約３．５μｍとした場合、ｐ一型ベース領域１５の厚
さＷＩは約５．５ａｍとなる。また、Ｐ゛型ベース頷域
３と前記第２の半導体領域であるｎ゛型エミッタ領域４
との間の距離ｄ２は２μｍ以下となっている。

上述のように、ｐ一型ベース領域１５をＰ゛型ベース領
域３よりも深く形成したためベース幅が従来よりも広く
なり、その結果としてｎ゛型工ξッタＮ域４からｐ一型
ベース領域１５に注入される電子が、ｐ一型ベース頭域
１５内で再結合される割合が高くなるので、ベース輸送
効率（ｂａｓｅｔｒａｎｓｐｏｒｔ　ｅｆｆｉｃｉｅｎ
ｃｙ）は従来よりも低下する。

そして、ベースーエミッタ間の順方向バイアス電圧ＶＩ
ＩＥが低い、すなわちエミッタ電流ＩＥが小さいときに
は、コレクタ電流１ｃは上記ベース輸送効率に強く依存
するので、工Ｑ　’７夕電流ＩＥが小、すなわちコレク
タ電流ＩＣが低電流領域であるときのｈＦＥは従来より
も低下する。

また、ベースオープン時のコレクターエくノタ間の耐圧
ＢＶｃｔｏは １ Ｂ　Ｖｅｔｏ　　＝　Ｂ　ＶＣＩＩＯ （　１　＋　ｈ　ＦＥ）’ ・　・　・　（１．　　１） （ＢＶｃｍｏは、エミッタオーブン時の、コレクタベー
ス間の耐圧値） の式で表されるように、（１＋ｈｒｔ）のｎ乗に逆比例
するので、前記第１の半導体領域であるｎ−型コレクタ
領域２の厚さが従来のバイポーラトランジスタと同一幅
であっても（すなわち、ＢＶＣＢＯが等しくても）、上
記コレクターエミ）タ間の耐圧ＢＶＣＥＯは従来よりも
向上する。

一方、ベースーエミッタ間の順方向バイアス電圧ＶＩＩ
Ｅを高くしてコレクタ電流ｒｃを大きくした場合、ｐ゛
型ゲート領域３からｎ”型コレクタ領域２へ注入される
正孔（ホール）の量は、従来よりも大幅に低減する．こ
のため、コレクタ電流ｒｃが大電流領域であるときのｈ
ＦＥは従来よりも向上する。

第２図に、本実施例のバイボーラトランジスタの■。−
ｈｒｔ特性と、前記従来のバイポーラトランジスタのＴ
Ｃ　　ｂｉｔ特性を対比して示す．尚、同図において、
実線１０１が本実施例、破線１０２が従来のバイポーラ
トランジスタのＩＣ　　　ｈＦＥ特性である。

同図に示すように、コレクタ電流ＩＣが低電流領域であ
る場合のｈＦＥは従来よりも著しく小さくなるので、前
記コレクターエミッタ間の耐圧ＢＶＣＥＯは従来よりも
著しく向上する（式（１．　　１）参照）。

また、前記式（１．　　１）から容易に知れるように、
前記コレクターエミッタ間耐圧ＢＶＣＥ。は前記コレク
ターベース間の耐圧ＢＶｃｍｏに比例する。

この耐圧ＢＶｔＲＤは、第４図に示す従来のバイボーラ
トランジスタではｐ゛型ベース領域３とｎ型コレクタ領
域２との接合面でのなだれ隆状電圧に、また、本実施例
においては、ｐ゛型ベース領域３直下のｐ一型ベース領
域１５とｎ”型コレクタ領域との接合面でのなだれ降伏
電圧に等しい。

上述したように、ｐ一型ベース領域１５の不純物濃度は
約Ｉ　Ｘ　１　０　”ｃｍ−”、ｐ゛型ヘース領域３の
不純物濃度は約５　Ｘ　Ｉ　Ｑ　”ｃｎｒＬ−Ｉ　Ｘ　
１　０　１９ｃｍ−３となっており、ｐ一型ベース領域
１５の不純物濃度はＰ゛型ベース領域よりも約３桁程低
くなっている．このため、ベースーコレクタ間に同一の
逆方向バイアス電圧ｖ　ｃｍｏが印加されたとき、空乏
層の広がり幅はＰ一型不純物濃度ｌ５の方がｐ゛型ベー
ス領域３よりも大きい。このため、前記コレクターベー
ス間の耐圧ＢＶｃｍｏは本実施例の方が大きくなる。し
たがって、ｎ一型コレクタ領域２の不純物濃度を従来の
バイポーラトランジスタと同一にして、かつその膜厚を
従来よりも薄くしても、従来と同一のコレクターユξツ
タ間耐圧ＢＶ　ＣＩＯを得ることが可能となる．また、
前記ｎ型コレクタ領域２の不純物濃度及びその膜厚を従
来と同一にした場合には、従来よりも高いコレクターエ
ミッタ間耐圧ＢＶＣＥＯが得られる。

すなわち、ベースオーブン時のコレクターエミッタ間耐
圧ＢＶＣＥＯを従来のバイボーラトランジスタと同一に
する場合、ｎ一型コレクタ領域２の膜厚を従来よりも薄
くすることができるので、ベースオーブン時のコレクタ
ーエミツタ間の耐圧ＢＶＣＥＯを低下させることなくオ
ン電圧を低減することが可能となる．また、ｎ一型コレ
クタ領域２の膜厚を厚くしてオン電圧を増加させること
なく、前記コレクターエミッタ間の耐圧ＢＶＣＥＯを向
上させることも可能となる。

ところで、ｎ０型工ξツタ領域４とｐ゜型べ−ス領域３
間の距Ｍｄｔは、エミッターベース接合部、すなわちｎ
゜型エミッタ領域４とｐ一型べ一ス領域１５の接合部に
おいてなだれ降状が発生するときに形成される空乏層幅
（上記接合部のｐ型ベース領域１５からｐ゛型ベース領
域３側へ広がる空乏層幅）以下となるのが好ましい。何
故ならば、上記距離ｄ２を上記空乏層幅以上に大きくし
ても、ベース広がり抵抗（ｂａｓｅ　ｓｐｒｅａｄｉｎ
ｇ　ｒｅ−ｓｉｓＬａｎｃｅ）が増加するだけであり、
導通時のｈＦＥが低下すると共に、ターンオフ時のピン
チイン効果により素子特性の劣化、さらには素子破壊が
生じやすくなるからである。

尚、上記実施例は、本発明をｎｐｎ型のバイボーラトラ
ンジスタ（もしくは、ｎチャンネル型のバイボーラ型Ｓ
ＩＴ）に適用した例であるが、本発明は、第３図に示す
ようなｐ゛型コレクタ領域２Ｌｐ一型コレクタ領域２２
、ｎ゛型ベース領域２３、Ｐ゛型エミッタ領域２４、及
びｎ一型ベ−ス領域２５から成るｐｎｐ型のバイボーラ
トランジスタ（もしくは、ｐチャンネル型のバイボーラ
型ＳＩＴ）にも適用可能である。また、Ｓｉデバイスに
限らず、ＧｅもしくはＧａＡｓ等の化合物半導体であっ
てもよい。

〔発明の効果〕

本発明によれば、真性ベース領域となる低不純物濃度の
第４の半導体領域を高不純物濃度の外部ベース領域とな
る第３の半導体領域よりも、低い不純物濃度で、かつコ
レクタ（半導体基板）側により深く形戒するようにした
ので、ベースオープン時のコレクターエミッタ間耐圧Ｂ
ＶＣＥＯが向上すると共に、コレクタ電流ＩＣが大電流
領域にあるときの電流増幅率（エミッタ接地）ｈＦｔが
向上する。また、前記コレクターエミツタ間耐圧ＢＶＣ
ＥＯを低下させることなく、オン電圧を低減させること
が可能となる．したがって、モータ制御等のように大電
流のスイッチングが必要とされる装置のスイッチングデ
バイスとして用いられるパワートランジスタに好適であ
る。

【図面の簡単な説明】

第１図は本発明に係る一実施例であるバイポーラトラン
ジスタの要部を示す断面図、 第２図は上記実施例のｈｔｔ　　Ｉｃ特性を示す図、第
３図は本発明に係る他の実施例の要部を示す断面図、 第４図は従来のバイボーラトランジスタ（バイポーラ型
ＳＩＴ）の要部を示す断面図である。 ｌ・・・ｎ゛型コレクタ領域（ｎ”型基板）、２・・・
ｎ一型コレクタ領域、 ３・・・ｐ゛型ベース領域、 ４・・・ｎ＋型エミッタ領域、 ｌ５・・・ｐ一型ベース領域、 ２ｌ・・・ｐ゛型コレクタ領域（ｐ”型基板）、２２・
・・ｐ一型コレクタ領域、 ２３・・・ｎ゛型ベース領域、 ２４・・・Ｐ゜型エミッタ領域、 ２５・・・ｎ一型ベース領域．

Claims (1)

1. 【特許請求の範囲】 １）第１導電型の半導体基板と、 該第１導電型の半導体基板の一方の主面側に形成された
   上記第１導電型で前記半導体基板よりも不純物濃度の低
   い第１の半導体領域と、 該第１の半導体領域の一主面側に形成された上記第１導
   電型で高不純物濃度の第２の半導体領域と、 前記第１の半導体領域の一主面側に前記第２の半導体領
   域から所定距離隔てて前記第２の半導体領域近傍に形成
   された第２導電型の第３の半導体領域と、 前記第１の半導体領域の一主面側の前記第２の半導体領
   域と前記第３の半導体領域を除く領域に、所定の深さで
   形成された前記第２導電型で前記第３の半導体領域より
   も不純物濃度の低い第４の半導体領域とを具備する半導
   体装置において、前記第４の半導体領域は前記第３の半
   導体領域よりも深く形成されていることを特徴とする半
   導体装置。 ２）前記第２の半導体領域と前記第３の半導体領域間の
   距離は、前記第２の半導体領域と前記第４の半導体領域
   の接合部において、なだれ降状が発生するときに形成さ
   れる空乏層の幅以下であることを特徴とする請求項１記
   載の半導体装置。