JP2852241B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2852241B2 JP2852241B2 JP13669596A JP13669596A JP2852241B2 JP 2852241 B2 JP2852241 B2 JP 2852241B2 JP 13669596 A JP13669596 A JP 13669596A JP 13669596 A JP13669596 A JP 13669596A JP 2852241 B2 JP2852241 B2 JP 2852241B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- graft base
- collector
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はバイポーラ型の半導
体装置及びその製造方法に関し、特に浅接合を有する超
高速バイポーラ型半導体装置に関する。
体装置及びその製造方法に関し、特に浅接合を有する超
高速バイポーラ型半導体装置に関する。
【０００２】
【従来の技術】従来この種の半導体装置のバイポーラト
ランジスタでは、浅接合化がトランジスタの高速性向上
の最も重要な要素になっている。そして、寄生容量及び
寄生抵抗を低減する手法が種々に検討されている。
ランジスタでは、浅接合化がトランジスタの高速性向上
の最も重要な要素になっている。そして、寄生容量及び
寄生抵抗を低減する手法が種々に検討されている。
【０００３】このような半導体装置の中で電流駆動能力
をも必要とする通信用の高速トランジスタの構造につい
て図５に基づいて説明する。図５はこのバイポーラトラ
ンジスタの断面図である。
をも必要とする通信用の高速トランジスタの構造につい
て図５に基づいて説明する。図５はこのバイポーラトラ
ンジスタの断面図である。
【０００４】図５に示すように、半導体基体１０１の一
領域に埋込領域１０２が形成されている。そして、この
半導体基体１０１上に形成されたエピタキシャル層によ
りコレクタ領域１０３が設けられている。ここで、埋込
領域１０２はコレクタ領域の抵抗を低減するためのもの
である。さらに、このエピタキシャル層の所定の領域に
絶縁領域１０４が設けられ、コレクタ領域１０３は隣接
する素子領域から絶縁されるようになる。
領域に埋込領域１０２が形成されている。そして、この
半導体基体１０１上に形成されたエピタキシャル層によ
りコレクタ領域１０３が設けられている。ここで、埋込
領域１０２はコレクタ領域の抵抗を低減するためのもの
である。さらに、このエピタキシャル層の所定の領域に
絶縁領域１０４が設けられ、コレクタ領域１０３は隣接
する素子領域から絶縁されるようになる。
【０００５】そして、埋込領域１０２に接続するコレク
タ引き出し領域１０５が形成されている。さらに、上記
エピタキシャル層の上部にベース領域１０６とグラフト
ベース領域１０７が形成されている。ここで、グラフト
ベース領域１０７は、ベース領域の抵抗を低減させるも
のである。このため、グラフトベース領域１０７の導電
型はベース領域１０６と同一であるがその不純物は高濃
度に設定されている。そこで、グラフトベース領域１０
７の深さはベース領域１０６のそれより深くなる。な
お、ベース領域１０６は真正ベース領域といいこの領域
内にエミッタ領域１０８が形成される。
タ引き出し領域１０５が形成されている。さらに、上記
エピタキシャル層の上部にベース領域１０６とグラフト
ベース領域１０７が形成されている。ここで、グラフト
ベース領域１０７は、ベース領域の抵抗を低減させるも
のである。このため、グラフトベース領域１０７の導電
型はベース領域１０６と同一であるがその不純物は高濃
度に設定されている。そこで、グラフトベース領域１０
７の深さはベース領域１０６のそれより深くなる。な
お、ベース領域１０６は真正ベース領域といいこの領域
内にエミッタ領域１０８が形成される。
【０００６】そして、絶縁酸化膜１０９の所定の領域に
開口部が設けられ、コレクタ引き出し領域１０５に接続
するコレクタ電極１１０、グラフトベース領域１０７に
接続するベース電極１１１およびエミッタ領域１０８に
接続するエミッタ電極１１２が形成されている。
開口部が設けられ、コレクタ引き出し領域１０５に接続
するコレクタ電極１１０、グラフトベース領域１０７に
接続するベース電極１１１およびエミッタ領域１０８に
接続するエミッタ電極１１２が形成されている。
【０００７】このような構造のコレクタ、ベースおよび
エミッタ領域を有するバイポーラトランジスタで高速化
された半導体装置が形成されている。
エミッタ領域を有するバイポーラトランジスタで高速化
された半導体装置が形成されている。
【０００８】
【発明が解決しようとする課題】上述したように、高速
化されるバイポーラトランジスタでは浅接合化が必須に
なる。そして、エピタキシャル層は薄層化される。
化されるバイポーラトランジスタでは浅接合化が必須に
なる。そして、エピタキシャル層は薄層化される。
【０００９】しかし、従来の半導体装置に使用されるバ
イポーラトランジスタの構造では、図５で説明したよう
に、グラフトベース領域１０７がベース領域１０６の底
面より深くなり突出するようになる。
イポーラトランジスタの構造では、図５で説明したよう
に、グラフトベース領域１０７がベース領域１０６の底
面より深くなり突出するようになる。
【００１０】このため、埋込領域１０２とグラフトベー
ス領域１０７との距離が短くなり、ベースとコレクタ間
の耐圧が低下するようになる。この結果、バイポーラト
ランジスタが動作しなくなる。また、高濃度の不純物を
含有する埋込領域１０２とグラフトベース領域１０７が
接近するようになるため、この間の接合容量が増加する
ようになる。この結果、高周波領域でのバイポーラトラ
ンジスタ動作特性が低下する。
ス領域１０７との距離が短くなり、ベースとコレクタ間
の耐圧が低下するようになる。この結果、バイポーラト
ランジスタが動作しなくなる。また、高濃度の不純物を
含有する埋込領域１０２とグラフトベース領域１０７が
接近するようになるため、この間の接合容量が増加する
ようになる。この結果、高周波領域でのバイポーラトラ
ンジスタ動作特性が低下する。
【００１１】以上のような問題は、バイポーラトランジ
スタの浅接合化とともにより顕在化される。
スタの浅接合化とともにより顕在化される。
【００１２】本発明の目的は、グラフトベース領域がベ
ース領域より浅くなるように形成できるバイポーラトラ
ンジスタを提供し高周波特性の優れた半導体装置を可能
にすることにある。
ース領域より浅くなるように形成できるバイポーラトラ
ンジスタを提供し高周波特性の優れた半導体装置を可能
にすることにある。
【００１３】
【課題を解決するための手段】このために、本発明の半
導体装置は、半導体基体の一領域に形成された埋込領域
と、前記埋込領域上に形成されたコレクタ領域と、前記
コレクタ領域内に形成されたベース領域と、前記ベース
領域内に形成されたベース抵抗を低減するためのグラフ
トベース領域と、前記ベース領域に形成されたエミッタ
領域とを有し、前記グラフトベース領域の深さが、前記
ベース領域の深さより浅くなるように形成されている。
導体装置は、半導体基体の一領域に形成された埋込領域
と、前記埋込領域上に形成されたコレクタ領域と、前記
コレクタ領域内に形成されたベース領域と、前記ベース
領域内に形成されたベース抵抗を低減するためのグラフ
トベース領域と、前記ベース領域に形成されたエミッタ
領域とを有し、前記グラフトベース領域の深さが、前記
ベース領域の深さより浅くなるように形成されている。
【００１４】この半導体装置の構造で、前記コレクタ領
域は一導電型の第１の不純物を含有し、ベース領域およ
びグラフトベース領域は逆導電型の第２の不純物を含有
し、前記グラフトベース領域の底部あるいは側部に隣接
する領域は前記第１の不純物と前記第２の不純物とを含
有する。
域は一導電型の第１の不純物を含有し、ベース領域およ
びグラフトベース領域は逆導電型の第２の不純物を含有
し、前記グラフトベース領域の底部あるいは側部に隣接
する領域は前記第１の不純物と前記第２の不純物とを含
有する。
【００１５】本発明の半導体装置の製造方法は、グラフ
トベース領域を形成するためにコレクタ領域の所定の領
域に選択的にボロンイオンをイオン注入する工程と、前
記イオン注入されたボロン不純物を熱処理で活性化する
工程と、前記ボロン不純物の活性化後、前記ボロンイオ
ンの注入領域の底部に高エネルギーでリンイオンを注入
する工程とを含む。
トベース領域を形成するためにコレクタ領域の所定の領
域に選択的にボロンイオンをイオン注入する工程と、前
記イオン注入されたボロン不純物を熱処理で活性化する
工程と、前記ボロン不純物の活性化後、前記ボロンイオ
ンの注入領域の底部に高エネルギーでリンイオンを注入
する工程とを含む。
【００１６】あるいは、本発明の半導体装置の製造方法
は、グラフトベース領域を形成するためにコレクタ領域
の所定の領域に選択的にボロンイオンをイオン注入した
後、引き続いて、ボロンイオンの注入領域の底部に高エ
ネルギーでリンイオンを注入する工程と、その後の熱処
理を施す工程とを含む。
は、グラフトベース領域を形成するためにコレクタ領域
の所定の領域に選択的にボロンイオンをイオン注入した
後、引き続いて、ボロンイオンの注入領域の底部に高エ
ネルギーでリンイオンを注入する工程と、その後の熱処
理を施す工程とを含む。
【００１７】また、本発明の半導体装置の製造方法は、
グラフトベース領域を形成するためにコレクタ領域の所
定の領域に選択的にボロンイオンをイオン注入した後、
引き続いて、ボロンイオンの注入領域の側部に高エネル
ギーでリンイオンを注入する工程と、その後の熱処理を
施す工程とを含む。
グラフトベース領域を形成するためにコレクタ領域の所
定の領域に選択的にボロンイオンをイオン注入した後、
引き続いて、ボロンイオンの注入領域の側部に高エネル
ギーでリンイオンを注入する工程と、その後の熱処理を
施す工程とを含む。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態を図１
に基づいて説明する。図１は本発明で使用されるバイポ
ーラトランジスタの断面構造図である。本発明では、従
来の技術の場合と異なりグラフトベース領域がベース領
域より浅くなるように形成される。その他はほぼ同様に
形成される。
に基づいて説明する。図１は本発明で使用されるバイポ
ーラトランジスタの断面構造図である。本発明では、従
来の技術の場合と異なりグラフトベース領域がベース領
域より浅くなるように形成される。その他はほぼ同様に
形成される。
【００１９】すなわち、図１に示すように、半導体基体
１の一領域に埋込領域２が形成されている。そして、こ
の半導体基体１上に形成されたエピタキシャル層により
コレクタ領域３が設けられている。ここで、埋込領域２
はコレクタ領域の抵抗を低減するためのものである。さ
らに、このエピタキシャル層の所定の領域に絶縁領域４
が設けられ、コレクタ領域３は隣接する素子領域から絶
縁される。
１の一領域に埋込領域２が形成されている。そして、こ
の半導体基体１上に形成されたエピタキシャル層により
コレクタ領域３が設けられている。ここで、埋込領域２
はコレクタ領域の抵抗を低減するためのものである。さ
らに、このエピタキシャル層の所定の領域に絶縁領域４
が設けられ、コレクタ領域３は隣接する素子領域から絶
縁される。
【００２０】そして、埋込領域２に接続するコレクタ引
き出し領域５が形成されている。さらに、上記エピタキ
シャル層の上部にベース領域６とグラフトベース領域７
が形成されている。ここで、グラフトベース領域７は、
ベース領域の抵抗を低減させるものである。このため、
グラフトベース領域７の導電型はベース領域６と同一で
あるがその不純物は高濃度に設定されている。そこで、
グラフトベース領域７の深さはベース領域６のそれより
深くなる。なお、ベース領域６は真正ベース領域といい
この領域内にエミッタ領域８が形成される。
き出し領域５が形成されている。さらに、上記エピタキ
シャル層の上部にベース領域６とグラフトベース領域７
が形成されている。ここで、グラフトベース領域７は、
ベース領域の抵抗を低減させるものである。このため、
グラフトベース領域７の導電型はベース領域６と同一で
あるがその不純物は高濃度に設定されている。そこで、
グラフトベース領域７の深さはベース領域６のそれより
深くなる。なお、ベース領域６は真正ベース領域といい
この領域内にエミッタ領域８が形成される。
【００２１】そして、絶縁酸化膜９の所定の領域に開口
部が設けられ、コレクタ引き出し領域５に接続するコレ
クタ電極１０、グラフトベース領域７に接続するベース
電極１１およびエミッタ領域８に接続するエミッタ電極
１２が形成されている。
部が設けられ、コレクタ引き出し領域５に接続するコレ
クタ電極１０、グラフトベース領域７に接続するベース
電極１１およびエミッタ領域８に接続するエミッタ電極
１２が形成されている。
【００２２】このような構造のコレクタ、ベースおよび
エミッタ領域を有するバイポーラトランジスタで高速化
された半導体装置が形成されている。
エミッタ領域を有するバイポーラトランジスタで高速化
された半導体装置が形成されている。
【００２３】次に、本発明の半導体装置の第１の製造方
法を図２と図３に基づいて説明する。図２および図３は
バイポーラトランジスタの製造工程順の断面図である。
法を図２と図３に基づいて説明する。図２および図３は
バイポーラトランジスタの製造工程順の断面図である。
【００２４】図２（ａ）に示すように、導電型がｐ型の
シリコン基体１表面に選択的に埋込領域２を形成する。
ここで、この埋込領域２には高濃度の砒素不純物が含有
される。次に、膜厚が２μｍ程度のシリコンエピタキシ
ャル層を堆積する。このエピタキシャル層のリン不純物
の濃度は１×１０16原子／ｃｍ3 程度に設定される。こ
のシリコンエピタキシャル層がコレクタ領域３になる。
シリコン基体１表面に選択的に埋込領域２を形成する。
ここで、この埋込領域２には高濃度の砒素不純物が含有
される。次に、膜厚が２μｍ程度のシリコンエピタキシ
ャル層を堆積する。このエピタキシャル層のリン不純物
の濃度は１×１０16原子／ｃｍ3 程度に設定される。こ
のシリコンエピタキシャル層がコレクタ領域３になる。
【００２５】次に、このシリコンエピタキシャル層の所
定の領域に拡散領域を形成し絶縁領域４を形成する。こ
こで、絶縁領域４の導電型はｐ型である。このような拡
散層分離で、コレクタ領域３は隣接するトランジスタか
ら絶縁される。
定の領域に拡散領域を形成し絶縁領域４を形成する。こ
こで、絶縁領域４の導電型はｐ型である。このような拡
散層分離で、コレクタ領域３は隣接するトランジスタか
ら絶縁される。
【００２６】また、エピタキシャル層の一領域にコレク
タ引き出し領域５を形成する。このコレクタ引き出し領
域５はリン不純物を含有し埋込領域２に接続されてい
る。
タ引き出し領域５を形成する。このコレクタ引き出し領
域５はリン不純物を含有し埋込領域２に接続されてい
る。
【００２７】次に、上述したシリコンエピタキシャル層
の表面を熱酸化し、膜厚が２０ｎｍの表面酸化膜１３を
形成する。そして、第１レジストマスク１４を形成す
る。この第１レジストマスク１４をマスクに用いて第１
ボロンイオン１５をイオン注入する。ここで、ボロンイ
オンの注入エネルギーは３０ｋｅＶであり、そのドーズ
量は１×１０15イオン／ｃｍ2 程度に設定される。この
ようにして、グラフトベース領域７ａを形成する。そし
て、注入ボロンの活性化のための熱処理を施すことにな
る。
の表面を熱酸化し、膜厚が２０ｎｍの表面酸化膜１３を
形成する。そして、第１レジストマスク１４を形成す
る。この第１レジストマスク１４をマスクに用いて第１
ボロンイオン１５をイオン注入する。ここで、ボロンイ
オンの注入エネルギーは３０ｋｅＶであり、そのドーズ
量は１×１０15イオン／ｃｍ2 程度に設定される。この
ようにして、グラフトベース領域７ａを形成する。そし
て、注入ボロンの活性化のための熱処理を施すことにな
る。
【００２８】次に、図２（ｂ）に示すように第２レジス
トマスク１６を形成し、第２ボロンイオン１７を注入す
る。ここで、第２ボロンイオン１７の注入エネルギーは
２０ｋｅＶであり、そのドーズ量は８×１０13イオン／
ｃｍ2 である。このようにして、ベース領域６を形成す
る。この後、ボロンの活性化のため再度熱処理を施す。
ここで、ベース領域６の深さは０．４μｍ程度に設定さ
れる。この場合に、グラフトベース領域７ａの深さは
０．６μｍ程度になる。
トマスク１６を形成し、第２ボロンイオン１７を注入す
る。ここで、第２ボロンイオン１７の注入エネルギーは
２０ｋｅＶであり、そのドーズ量は８×１０13イオン／
ｃｍ2 である。このようにして、ベース領域６を形成す
る。この後、ボロンの活性化のため再度熱処理を施す。
ここで、ベース領域６の深さは０．４μｍ程度に設定さ
れる。この場合に、グラフトベース領域７ａの深さは
０．６μｍ程度になる。
【００２９】次に、図２（ｃ）に示すように第３レジス
トマスク１８を形成しリンイオン１９を注入する。ここ
で、リンイオン１９の注入エネルギーは５００ｋｅＶ程
度である。また、そのドーズ量は１×１０14イオン／ｃ
ｍ2 である。このようにして、コレクタ補償領域２０を
形成する。なお、このコレクタ補償領域２０は、グラフ
トベース領域７ａのうちベース領域６から突出領域に形
成される。
トマスク１８を形成しリンイオン１９を注入する。ここ
で、リンイオン１９の注入エネルギーは５００ｋｅＶ程
度である。また、そのドーズ量は１×１０14イオン／ｃ
ｍ2 である。このようにして、コレクタ補償領域２０を
形成する。なお、このコレクタ補償領域２０は、グラフ
トベース領域７ａのうちベース領域６から突出領域に形
成される。
【００３０】次に、図３（ａ）に示すように、９００℃
程度の熱処理を施す。そして、この突出領域は、導電型
がｎ型に変えられる。このようにして、グラフトベース
領域７は、ベース領域６より浅くなるように形成され
る。
程度の熱処理を施す。そして、この突出領域は、導電型
がｎ型に変えられる。このようにして、グラフトベース
領域７は、ベース領域６より浅くなるように形成され
る。
【００３１】次に、図３（ｂ）に示すように、第４レジ
ストマスク２１を形成し、ヒ素イオン２２を注入する。
ここで、ヒ素イオン２２の注入エネルギーは７０ｋｅＶ
であり、そのドーズ量は１×１０16イオン／ｃｍ2 であ
る。この後、ヒ素不純物の活性化のため熱処理を施す。
このようにして、エミッタ領域８を形成する。
ストマスク２１を形成し、ヒ素イオン２２を注入する。
ここで、ヒ素イオン２２の注入エネルギーは７０ｋｅＶ
であり、そのドーズ量は１×１０16イオン／ｃｍ2 であ
る。この後、ヒ素不純物の活性化のため熱処理を施す。
このようにして、エミッタ領域８を形成する。
【００３２】以降は、第４レジストマスク２１を剥離
し、絶縁酸化膜を形成し、この絶縁酸化膜に開口部を設
ける。そして、コレクタ引き出し領域、グラフトベース
領域およびエミッタ領域上にアルミ電極を形成し図１で
説明した本発明のバイポーラトランジスタが完成する。
し、絶縁酸化膜を形成し、この絶縁酸化膜に開口部を設
ける。そして、コレクタ引き出し領域、グラフトベース
領域およびエミッタ領域上にアルミ電極を形成し図１で
説明した本発明のバイポーラトランジスタが完成する。
【００３３】以上に説明したように、グラフトベース領
域７ａの突出部に高エネルギーでリン不純物をイオン注
入することで、最終的なグラフトベース領域７はベース
領域６より浅く形成されるようになる。
域７ａの突出部に高エネルギーでリン不純物をイオン注
入することで、最終的なグラフトベース領域７はベース
領域６より浅く形成されるようになる。
【００３４】この結果、高濃度不純物を有するグラフト
ベース領域と埋込領域間の距離は、従来の技術の場合よ
り長くなり、コレクタとベース間の接合耐圧は高くな
る。さらに、この間の接合容量増大を回避することが容
易になり、バイポーラトランジスタの高周波特性が大幅
に改善される。
ベース領域と埋込領域間の距離は、従来の技術の場合よ
り長くなり、コレクタとベース間の接合耐圧は高くな
る。さらに、この間の接合容量増大を回避することが容
易になり、バイポーラトランジスタの高周波特性が大幅
に改善される。
【００３５】次に、本発明の半導体装置の第２の製造方
法を図４に基づいて説明する。図４はバイポーラトラン
ジスタの製造工程順の断面図である。
法を図４に基づいて説明する。図４はバイポーラトラン
ジスタの製造工程順の断面図である。
【００３６】図４（ａ）に示すように、図２（ａ）と同
様にして、第１レジストマスク１４をマスクに用いて第
１ボロンイオン１５をイオン注入する。ここで、ボロン
イオンの注入エネルギーは３０ｋｅＶであり、そのドー
ズ量は５×１０15イオン／ｃｍ2 程度に設定される。こ
のようにして、グラフトベース領域７ａを形成する。こ
の後、注入ボロンの活性化のための熱処理を施さない。
様にして、第１レジストマスク１４をマスクに用いて第
１ボロンイオン１５をイオン注入する。ここで、ボロン
イオンの注入エネルギーは３０ｋｅＶであり、そのドー
ズ量は５×１０15イオン／ｃｍ2 程度に設定される。こ
のようにして、グラフトベース領域７ａを形成する。こ
の後、注入ボロンの活性化のための熱処理を施さない。
【００３７】続いて、図４（ｂ）に示すように、第１レ
ジストマスク１４をマスクに用いてリンイオン２３をイ
オン注入する。ここで、リンイオンのイオン注入は回転
イオン注入である。そして、この注入エネルギーは５０
０ｋｅＶ程度に設定される。また、注入のドーズ量は５
×１０15イオン／ｃｍ2 程度に設定される。このように
して、グラフトベース領域７ａの底部にコレクタ補償領
域２０を形成する。
ジストマスク１４をマスクに用いてリンイオン２３をイ
オン注入する。ここで、リンイオンのイオン注入は回転
イオン注入である。そして、この注入エネルギーは５０
０ｋｅＶ程度に設定される。また、注入のドーズ量は５
×１０15イオン／ｃｍ2 程度に設定される。このように
して、グラフトベース領域７ａの底部にコレクタ補償領
域２０を形成する。
【００３８】ここで、このコレクタ補償領域２０の役割
は、第１の実施の形態で説明したのと同様である。すな
わち、グラフトベース領域の深さを浅くすることであ
る。
は、第１の実施の形態で説明したのと同様である。すな
わち、グラフトベース領域の深さを浅くすることであ
る。
【００３９】次に、第１レジストマスク１４を剥離除去
し、不純物活性化のための熱処理を施す。この熱処理
で、コレクタ補償領域２０のボロン不純物熱拡散は抑制
される。これは、この領域にリン不純物も同様にイオン
注入され無定形の結晶状態になっているためである。こ
のように、この場合には、ボロン不純物の熱拡散を効果
的に抑制できるため、グラフトベース領域７の浅接合化
が容易になる。
し、不純物活性化のための熱処理を施す。この熱処理
で、コレクタ補償領域２０のボロン不純物熱拡散は抑制
される。これは、この領域にリン不純物も同様にイオン
注入され無定形の結晶状態になっているためである。こ
のように、この場合には、ボロン不純物の熱拡散を効果
的に抑制できるため、グラフトベース領域７の浅接合化
が容易になる。
【００４０】次に、図４（ｃ）に示すように第２レジス
トマスク１６を形成し、第２ボロンイオン１７を注入す
る。ここで、第２ボロンイオン１７の注入エネルギーは
２０ｋｅＶであり、そのドーズ量は５×１０13イオン／
ｃｍ2 である。このようにして、ベース領域６を形成す
る。この後、ボロンの活性化のため再度熱処理を施す。
ここで、ベース領域６の深さは０．２μｍ程度に設定さ
れる。この場合に、グラフトベース領域７ａの深さは
０．１５μｍ程度になる。
トマスク１６を形成し、第２ボロンイオン１７を注入す
る。ここで、第２ボロンイオン１７の注入エネルギーは
２０ｋｅＶであり、そのドーズ量は５×１０13イオン／
ｃｍ2 である。このようにして、ベース領域６を形成す
る。この後、ボロンの活性化のため再度熱処理を施す。
ここで、ベース領域６の深さは０．２μｍ程度に設定さ
れる。この場合に、グラフトベース領域７ａの深さは
０．１５μｍ程度になる。
【００４１】なお、上記の再度の熱処理において、グラ
フトベース領域７の底部のボロン不純物の熱拡散も、同
領域に含まれるリン不純物によって抑制されている。
フトベース領域７の底部のボロン不純物の熱拡散も、同
領域に含まれるリン不純物によって抑制されている。
【００４２】以後、第１の製造方法で説明した工程を通
してバイポーラトランジスタを形成する。
してバイポーラトランジスタを形成する。
【００４３】この第２の実施の方法において、初めにコ
レクタ補償領域を形成するためのリン不純物をイオン注
入した後に、グラフトベース領域形成のためのボロン不
純物をイオン注入してもよい。ボロン不純物の熱拡散を
抑制する効果は上記の場合と同様に生じる。
レクタ補償領域を形成するためのリン不純物をイオン注
入した後に、グラフトベース領域形成のためのボロン不
純物をイオン注入してもよい。ボロン不純物の熱拡散を
抑制する効果は上記の場合と同様に生じる。
【００４４】このように、ボロン不純物のイオン注入さ
れた領域にリン不純物をイオン注入して、熱拡散の進み
やすいボロン拡散を抑制する方法は、グラフトベース領
域の浅接合化以外にも適用できる。
れた領域にリン不純物をイオン注入して、熱拡散の進み
やすいボロン拡散を抑制する方法は、グラフトベース領
域の浅接合化以外にも適用できる。
【００４５】上記の半導体装置の製造方法は、グラフト
ベース領域の底部に適用する場合であるが、グラフトベ
ース領域の側部に適用してもよい。以下、この適用例を
第３の半導体装置の製造方法として説明する。
ベース領域の底部に適用する場合であるが、グラフトベ
ース領域の側部に適用してもよい。以下、この適用例を
第３の半導体装置の製造方法として説明する。
【００４６】高速高周波用バイポーラトランジスタで
は、エミッタの周囲長を長くするためエミッタ領域のパ
ターンを櫛状に形成する。この場合に、グラフトベース
領域の不純物がボロンであると、ボロンの横方向の拡散
も大きく、エミッタ領域との接合耐圧の低下あるいは接
合容量の増大が生じるようになる。これを防止するため
に、グラフトベース領域の側部に選択的にリン不純物を
イオン注入する。このイオン注入とその後の熱処理によ
り、第１の製造方法態あるいは第２の製造方法で説明し
たコレクタ補償領域と同様な補償領域が、グラフトベー
ス領域とエミッタ領域の間に形成される。
は、エミッタの周囲長を長くするためエミッタ領域のパ
ターンを櫛状に形成する。この場合に、グラフトベース
領域の不純物がボロンであると、ボロンの横方向の拡散
も大きく、エミッタ領域との接合耐圧の低下あるいは接
合容量の増大が生じるようになる。これを防止するため
に、グラフトベース領域の側部に選択的にリン不純物を
イオン注入する。このイオン注入とその後の熱処理によ
り、第１の製造方法態あるいは第２の製造方法で説明し
たコレクタ補償領域と同様な補償領域が、グラフトベー
ス領域とエミッタ領域の間に形成される。
【００４７】この場合、グラフトベース領域を形成する
ためのボロンイオンの注入エネルギーは３０ｋｅＶであ
り、そのドーズ量は１×１０15イオン／ｃｍ2 である。
また、上記の補償領域を形成するためのリン不純物のイ
オン注入エネルギーは２００ｋｅＶ程度であり、そのド
ーズ量は１×１０15イオン／ｃｍ2 である。このような
二重のイオン注入を連続して行った後、熱処理を施しこ
れらの不純物を活性化する。このようにして、第２の製
造方法と同様にして、グラフトベース領域の側部の横方
向の拡がりを抑制する。
ためのボロンイオンの注入エネルギーは３０ｋｅＶであ
り、そのドーズ量は１×１０15イオン／ｃｍ2 である。
また、上記の補償領域を形成するためのリン不純物のイ
オン注入エネルギーは２００ｋｅＶ程度であり、そのド
ーズ量は１×１０15イオン／ｃｍ2 である。このような
二重のイオン注入を連続して行った後、熱処理を施しこ
れらの不純物を活性化する。このようにして、第２の製
造方法と同様にして、グラフトベース領域の側部の横方
向の拡がりを抑制する。
【００４８】この第３の製造方法では、エミッタとベー
ス間の接合耐圧は向上し、その接合容量は低減する。そ
して、櫛状のエミッタ間の間隔を狭めることが容易にな
りバイポーラトランジスタの集積度が向上する。
ス間の接合耐圧は向上し、その接合容量は低減する。そ
して、櫛状のエミッタ間の間隔を狭めることが容易にな
りバイポーラトランジスタの集積度が向上する。
【００４９】
【発明の効果】上述したような本発明により、浅い接合
が必要になる半導体装置に使用されるバイポーラトラン
ジスタの構造で、グラフトベース領域がベース領域の底
面より浅く形成できるようになる。このため、埋込領域
とグラフトベース領域との距離が相対的に長くなり、ベ
ースとコレクタ間の耐圧が従来の技術の場合より向上す
るようになる。この結果、バイポーラトランジスタの高
速動作が容易になる。
が必要になる半導体装置に使用されるバイポーラトラン
ジスタの構造で、グラフトベース領域がベース領域の底
面より浅く形成できるようになる。このため、埋込領域
とグラフトベース領域との距離が相対的に長くなり、ベ
ースとコレクタ間の耐圧が従来の技術の場合より向上す
るようになる。この結果、バイポーラトランジスタの高
速動作が容易になる。
【００５０】また、高濃度の不純物を含有する埋込領域
とグラフトベース領域との間の接合容量が従来の技術の
場合より低下する。このため、高周波領域でのバイポー
ラトランジスタ動作特性が向上するようになる。
とグラフトベース領域との間の接合容量が従来の技術の
場合より低下する。このため、高周波領域でのバイポー
ラトランジスタ動作特性が向上するようになる。
【００５１】さらに、本発明の方法では、エミッタとベ
ース間の接合耐圧は向上し、その接合容量は低減する。
このため、櫛状のエミッタ間の間隔を狭めることが容易
になりバイポーラトランジスタの集積度が向上するよう
になる。
ース間の接合耐圧は向上し、その接合容量は低減する。
このため、櫛状のエミッタ間の間隔を狭めることが容易
になりバイポーラトランジスタの集積度が向上するよう
になる。
【００５２】以上のような効果は、バイポーラトランジ
スタの浅接合化とともにより顕著になる。そして、高周
波特性の優れたバイポーラトランジスタからなる半導体
装置が可能になる。
スタの浅接合化とともにより顕著になる。そして、高周
波特性の優れたバイポーラトランジスタからなる半導体
装置が可能になる。
【図１】本発明の実施の形態を説明するためのトランジ
スタの断面図である。
スタの断面図である。
【図２】上記トランジスタの第１の製造工程順の断面図
である。
である。
【図３】上記トランジスタの第１の製造工程順の断面図
である。
である。
【図４】上記トランジスタの第２の製造工程順の断面図
である。
である。
【図５】従来の技術を説明するためのトランジスタの断
面図である。
面図である。
１，１０１ 半導体基体 ２，１０２ 埋込領域 ３，１０３ コレクタ領域 ４，１０４ 絶縁領域 ５，１０５ コレクタ引き出し領域 ６，１０６ ベース領域 ７，７ａ，１０７ グラフトベース領域 ８，１０８ エミッタ領域 ９，１０９ 絶縁酸化膜 １０，１１０ コレクタ電極 １１，１１１ ベース電極 １２，１１２ エミッタ電極 １３ 表面酸化膜 １４ 第１レジストマスク １５ 第１ボロンイオン １６ 第２レジストマスク １７ 第２ボロンイオン １８ 第３レジストマスク １９，２３ リンイオン ２０ コレクタ補償領域 ２１ 第４レジストマスク ２２ ヒ素イオン
Claims (4)
- 【請求項１】 半導体基体の一領域に形成された埋込領
域と、前記埋込領域上に形成されたコレクタ領域と、前
記コレクタ領域内に形成されたベース領域と、前記ベー
ス領域内に形成されたベース抵抗を低減するためのグラ
フトベース領域と、前記ベース領域に形成されたエミッ
タ領域とを有し、前記グラフトベース領域の深さが、前
記ベース領域の深さより浅くなるように形成され、前記
コレクタ領域は一導電型の第１の不純物を含有し、ベー
ス領域およびグラフトベース領域は逆導電型の第２の不
純物を含有し、前記グラフトベース領域の底部あるいは
側部に隣接する領域は前記第１の不純物と前記第２の不
純物とを含有することを特徴とする半導体装置。 - 【請求項２】 グラフトベース領域を形成するためにコ
レクタ領域の所定の領域に選択的にボロンイオンをイオ
ン注入する工程と、前記イオン注入されたボロン不純物
を熱処理で活性化する工程と、前記ボロン不純物の活性
化後、前記ボロンイオンの注入領域の底部に高エネルギ
ーでリンイオンを注入する工程と、を含むことを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】 グラフトベース領域を形成するためにコ
レクタ領域の所定の領域に選択的にボロンイオンをイオ
ン注入した後、引き続いて、ボロンイオンの注入領域の
底部に高エネルギーでリンイオンを注入する工程と、そ
の後の熱処理を施す工程とを含むことを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項４】 グラフトベース領域を形成するためにコ
レクタ領域の所定の領域に選択的にボロンイオンをイオ
ン注入した後、引き続いて、ボロンイオンの注入領域の
側部に高エネルギーでリンイオンを注入する工程と、そ
の後の熱処理を施す工程とを含むことを特徴とする請求
項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13669596A JP2852241B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13669596A JP2852241B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321056A JPH09321056A (ja) | 1997-12-12 |
| JP2852241B2 true JP2852241B2 (ja) | 1999-01-27 |
Family
ID=15181319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13669596A Expired - Fee Related JP2852241B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2852241B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5750723B2 (ja) | 2011-03-28 | 2015-07-22 | 国立研究開発法人産業技術総合研究所 | 半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法 |
-
1996
- 1996-05-30 JP JP13669596A patent/JP2852241B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09321056A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773611B2 (ja) | 絶縁物分離半導体装置 | |
| KR100239707B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0361337B2 (ja) | ||
| JP3790282B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| JP2852241B2 (ja) | 半導体装置及びその製造方法 | |
| RU1830156C (ru) | Способ изготовлени полупроводниковых приборов | |
| CA1288527C (en) | Method of manufacturing a semiconductor device having a contact opening derived from a doping opening | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0541385A (ja) | 半導体装置とその製造方法 | |
| JP2633104B2 (ja) | 半導体装置の製造方法 | |
| JPH09312397A (ja) | 半導体装置およびその製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JP3326990B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2659190B2 (ja) | 半導体装置の製造方法 | |
| JPH04124834A (ja) | 半導体装置及びその製造方法 | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPS6410952B2 (ja) | ||
| JPH06151842A (ja) | 半導体装置及びその製造方法 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| JPS628954B2 (ja) | ||
| JPH05291569A (ja) | 絶縁ゲート型ｆｅｔ及びその製造方法 | |
| JPS6146984B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981013 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |