JP2659190B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2659190B2 JP2659190B2 JP13725287A JP13725287A JP2659190B2 JP 2659190 B2 JP2659190 B2 JP 2659190B2 JP 13725287 A JP13725287 A JP 13725287A JP 13725287 A JP13725287 A JP 13725287A JP 2659190 B2 JP2659190 B2 JP 2659190B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- concentration
- insulating film
- gate electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関する。
近年、半導体装置の高集積化につれ、該半導体装置を
構成する絶縁ゲート型電界効果トランジスタは、微細化
により内部電界強度が増大し、これによるホットキャリ
ア効果と呼ばれる一連の現象が、当該装置の信頼性上問
題となっている。
構成する絶縁ゲート型電界効果トランジスタは、微細化
により内部電界強度が増大し、これによるホットキャリ
ア効果と呼ばれる一連の現象が、当該装置の信頼性上問
題となっている。
このような問題に対処する一方法として、ドレイン領
域近傍における電界強度を緩和することが考えられ、例
えばLDD（Lightly Doped Drain）構造が提案されてい
る。
域近傍における電界強度を緩和することが考えられ、例
えばLDD（Lightly Doped Drain）構造が提案されてい
る。
第２図は従来の半導体装置の一例を説明するための半
導体チップの断面図である。
導体チップの断面図である。
第２図に示すように、Ｐ型シリコン基板１の主表面に
素子形成領域を区画して設けられたフィールド絶縁膜２
と、前記素子形成領域の表面に選択的に設けられたゲー
ト絶縁膜３と、ゲート絶縁膜３の上に選択的に設けられ
たゲート電極６と、ゲート電極６およびフィールド絶縁
膜２をマスクとして低濃度不純物をイオン注入して前記
素子形成領域に設けられたN-型拡散領域７と、ゲート電
極６の側壁に設けられたシリコン酸化膜８と、ゲート電
極６とシリコン酸化膜８とフィールド絶縁膜２とをマス
クとして前記素子形成領域に高濃度不純物を導入し、且
つN-型拡散領域７と接続されて設けられたN+型拡散領域
10と、ゲート電極６を含む表面に堆積され且つN+型拡散
領域10の上にコンタクト用窓を有するリンを含むシリコ
ン酸化膜（以後PSG膜と記す）11と、前記コンタクト用
窓のN+型拡散領域10とコンタクトしPSG膜11上に延在す
る電極配線12とを含んで半導体装置が構成される。
素子形成領域を区画して設けられたフィールド絶縁膜２
と、前記素子形成領域の表面に選択的に設けられたゲー
ト絶縁膜３と、ゲート絶縁膜３の上に選択的に設けられ
たゲート電極６と、ゲート電極６およびフィールド絶縁
膜２をマスクとして低濃度不純物をイオン注入して前記
素子形成領域に設けられたN-型拡散領域７と、ゲート電
極６の側壁に設けられたシリコン酸化膜８と、ゲート電
極６とシリコン酸化膜８とフィールド絶縁膜２とをマス
クとして前記素子形成領域に高濃度不純物を導入し、且
つN-型拡散領域７と接続されて設けられたN+型拡散領域
10と、ゲート電極６を含む表面に堆積され且つN+型拡散
領域10の上にコンタクト用窓を有するリンを含むシリコ
ン酸化膜（以後PSG膜と記す）11と、前記コンタクト用
窓のN+型拡散領域10とコンタクトしPSG膜11上に延在す
る電極配線12とを含んで半導体装置が構成される。
上述した従来の半導体装置は、低濃度拡散領域が素子
形成領域表面の浅い領域にしか存在しないため、この低
濃度拡散領域よりも深い領域における高濃度拡散領域端
では、電界緩和の効果がなく、ホットキャリア効果によ
る特性劣化を抑止できないという問題がある。
形成領域表面の浅い領域にしか存在しないため、この低
濃度拡散領域よりも深い領域における高濃度拡散領域端
では、電界緩和の効果がなく、ホットキャリア効果によ
る特性劣化を抑止できないという問題がある。
本発明の半導体装置の製造方法は、一導電型半導体基
板の主表面に素子分離用のフィールド絶縁膜を選択的に
設けて素子形成領域を区画し該素子形成領域の表面にゲ
ート絶縁膜を形成する工程と、前記ゲート絶縁膜を含む
表面に多結晶シリコン層を堆積し選択的にエッチングし
てゲート電極を形成する工程と、前記ゲート電極および
前記フィールド絶縁膜をマスクとして第１の濃度の逆導
電型不純物をイオン注入し前記素子形成領域表面に逆導
電型の第１の低濃度拡散領域を形成する工程と、前記ゲ
ート電極を含む表面にシリコン酸化膜を堆積し異方性エ
ッチング法によりエッチバックして前記ゲート電極の側
面にのみ前記シリコン酸化膜を残して側壁スペーサを形
成する工程と、前記ゲート電極と前記側壁スペーサおよ
び前記フィールド絶縁膜をマスクとして前記第１の濃度
よりも高濃度の逆導電型不純物をイオン注入して前記素
子形成領域表面に前記第１の低濃度拡散領域と接続し且
つ前記第１の低濃度拡散領域より深い逆導電型の第２の
低濃度拡散領域を形成する工程と、前記マスクを再度用
いて前記第２の低濃度拡散領域内に前記第２の濃度より
も高濃度の第３の濃度の逆導電型不純物をイオン注入し
て高濃度拡散領域を形成する工程とを含んで構成され
る。
板の主表面に素子分離用のフィールド絶縁膜を選択的に
設けて素子形成領域を区画し該素子形成領域の表面にゲ
ート絶縁膜を形成する工程と、前記ゲート絶縁膜を含む
表面に多結晶シリコン層を堆積し選択的にエッチングし
てゲート電極を形成する工程と、前記ゲート電極および
前記フィールド絶縁膜をマスクとして第１の濃度の逆導
電型不純物をイオン注入し前記素子形成領域表面に逆導
電型の第１の低濃度拡散領域を形成する工程と、前記ゲ
ート電極を含む表面にシリコン酸化膜を堆積し異方性エ
ッチング法によりエッチバックして前記ゲート電極の側
面にのみ前記シリコン酸化膜を残して側壁スペーサを形
成する工程と、前記ゲート電極と前記側壁スペーサおよ
び前記フィールド絶縁膜をマスクとして前記第１の濃度
よりも高濃度の逆導電型不純物をイオン注入して前記素
子形成領域表面に前記第１の低濃度拡散領域と接続し且
つ前記第１の低濃度拡散領域より深い逆導電型の第２の
低濃度拡散領域を形成する工程と、前記マスクを再度用
いて前記第２の低濃度拡散領域内に前記第２の濃度より
も高濃度の第３の濃度の逆導電型不純物をイオン注入し
て高濃度拡散領域を形成する工程とを含んで構成され
る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｇ）は本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図である。
ための工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板
１の主表面に素子分離用のフィールド絶縁膜２を選択的
に設けて素子形成領域を区画し、該素子形成領域の表面
に熱酸化法によりゲート絶縁膜３を形成する。次に、ゲ
ート絶縁膜３を含む表面に多結晶シリコン層４を堆積
し、前記素子形成領域上の多結晶シリコン層４の上にゲ
ート電極形成用パターンを有するホトレジスト膜５を選
択的に設ける。
１の主表面に素子分離用のフィールド絶縁膜２を選択的
に設けて素子形成領域を区画し、該素子形成領域の表面
に熱酸化法によりゲート絶縁膜３を形成する。次に、ゲ
ート絶縁膜３を含む表面に多結晶シリコン層４を堆積
し、前記素子形成領域上の多結晶シリコン層４の上にゲ
ート電極形成用パターンを有するホトレジスト膜５を選
択的に設ける。
次に、第１図（ｂ）に示すように、ホトレジスト膜５
をマスクとして多結晶シリコン層４を反応性イオンエッ
チングで除去してゲート電極６を形成し、ホトレジスト
膜５を除去する。次に、ゲート電極６とフィールド絶縁
膜２をマスクとしてヒ素を加速エネルギー50keV、ドー
ズ量５×1013cm-2でイオン注入し前記素子形成領域表面
にN-型拡散領域７を形成する。
をマスクとして多結晶シリコン層４を反応性イオンエッ
チングで除去してゲート電極６を形成し、ホトレジスト
膜５を除去する。次に、ゲート電極６とフィールド絶縁
膜２をマスクとしてヒ素を加速エネルギー50keV、ドー
ズ量５×1013cm-2でイオン注入し前記素子形成領域表面
にN-型拡散領域７を形成する。
次に、第１図（ｃ）に示すように、ゲート電極６を含
む表面に気相成長法により膜厚約0.3μｍのシリコン酸
化膜８を形成する。
む表面に気相成長法により膜厚約0.3μｍのシリコン酸
化膜８を形成する。
次に、第１図（ｄ）に示すように、異方性エッチング
によりゲート電極６の側壁にのみシリコン酸化膜８を残
して側壁スペーサを形成し、他の領域のシリコン酸化膜
８を除去する。次に、ゲート電極６と側壁スペーサであ
るシリコン酸化膜８とフィールド絶縁膜２とをマスクと
してリンを加速エネルギー70keV、ドーズ量１×1014cm
-2でイオン注入し、前記素子形成領域表面にN-型拡散領
域７と接続し且つN-型拡散領域７より深い接合面を有す
るN-型拡散領域９を形成する。
によりゲート電極６の側壁にのみシリコン酸化膜８を残
して側壁スペーサを形成し、他の領域のシリコン酸化膜
８を除去する。次に、ゲート電極６と側壁スペーサであ
るシリコン酸化膜８とフィールド絶縁膜２とをマスクと
してリンを加速エネルギー70keV、ドーズ量１×1014cm
-2でイオン注入し、前記素子形成領域表面にN-型拡散領
域７と接続し且つN-型拡散領域７より深い接合面を有す
るN-型拡散領域９を形成する。
次に、第１図（ｅ）に示すように同様にして、ゲート
電極６とシリコン酸化膜８とフィールド絶縁膜２とを再
度マスクとして用いヒ素を加速エネルギー50keV、ドー
ズ量３×1015cm-2でイオン注入し、N-型拡散領域９の内
側に浅いN+型拡散領域10を形成する。
電極６とシリコン酸化膜８とフィールド絶縁膜２とを再
度マスクとして用いヒ素を加速エネルギー50keV、ドー
ズ量３×1015cm-2でイオン注入し、N-型拡散領域９の内
側に浅いN+型拡散領域10を形成する。
次に、第１図（ｆ）に示すように、ゲート電極６を含
む表面にPSG膜11を堆積し層間絶縁膜を形成する。
む表面にPSG膜11を堆積し層間絶縁膜を形成する。
次に、第１図（ｇ）に示すように、N+型拡散領域10の
上のPSG膜11にコンタクト用窓を選択的に設け、該コン
タクト窓を含む表面にアルミニウム層を堆積し、選択的
にエッチングして前記コンタクト用窓のN+型拡散領域10
とコンタクトしPSG膜11上に延在する電極配線12を形成
する。
上のPSG膜11にコンタクト用窓を選択的に設け、該コン
タクト窓を含む表面にアルミニウム層を堆積し、選択的
にエッチングして前記コンタクト用窓のN+型拡散領域10
とコンタクトしPSG膜11上に延在する電極配線12を形成
する。
以上説明したように本発明は、ゲート電極とフィール
ド絶縁膜とをマスクとして自己整合的に素子形成領域表
面に第１の低濃度拡散領域を形成した後、ゲート電極の
側壁にのみ被覆する絶縁膜を形成し、この絶縁膜とゲー
ト電極とフィールド絶縁膜とをマスクとして自己整合的
に素子形成領域表面に第１の濃度の不純物をイオン注入
した第１の低濃度拡散領域と接続する第２の濃度の不純
物をイオン注入した第２の低濃度拡散領域と、この第２
の低濃度拡散領域内に第３の濃度の不純物をイオン注入
した浅い高濃度拡散領域を形成することにより、拡散領
域の電界強度を緩和させ、ホットキャリア効果によるデ
バイス特性の劣化を抑制できるという効果を有する。
ド絶縁膜とをマスクとして自己整合的に素子形成領域表
面に第１の低濃度拡散領域を形成した後、ゲート電極の
側壁にのみ被覆する絶縁膜を形成し、この絶縁膜とゲー
ト電極とフィールド絶縁膜とをマスクとして自己整合的
に素子形成領域表面に第１の濃度の不純物をイオン注入
した第１の低濃度拡散領域と接続する第２の濃度の不純
物をイオン注入した第２の低濃度拡散領域と、この第２
の低濃度拡散領域内に第３の濃度の不純物をイオン注入
した浅い高濃度拡散領域を形成することにより、拡散領
域の電界強度を緩和させ、ホットキャリア効果によるデ
バイス特性の劣化を抑制できるという効果を有する。
第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の一例を説明するための半導体チップの
断面図である。 １……Ｐ型シリコン基板、２……フィールド絶縁膜、３
……ゲート絶縁膜、４……多結晶シリコン層、５……ホ
トレジスト膜、６……ゲート電極、７……N-型拡散領
域、８……シリコン酸化膜、９……N-型拡散領域、10…
…N+型拡散領域、11……PSG膜、12……電極配線。
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の一例を説明するための半導体チップの
断面図である。 １……Ｐ型シリコン基板、２……フィールド絶縁膜、３
……ゲート絶縁膜、４……多結晶シリコン層、５……ホ
トレジスト膜、６……ゲート電極、７……N-型拡散領
域、８……シリコン酸化膜、９……N-型拡散領域、10…
…N+型拡散領域、11……PSG膜、12……電極配線。
Claims (1)
- 【請求項１】一導電型半導体基板の主表面に素子分離用
のフィールド絶縁膜を選択的に設けて素子形成領域を区
画し該素子形成領域の表面にゲート絶縁膜を形成する工
程と、前記ゲート絶縁膜を含む表面に多結晶シリコン層
を堆積し選択的にエッチングしてゲート電極を形成する
工程と、前記ゲート電極および前記フィールド絶縁膜を
マスクとして第１の濃度の逆導電型不純物をイオン注入
し前記素子形成領域表面に逆導電型の第１の低濃度拡散
領域を形成する工程と、前記ゲート電極を含む表面にシ
リコン酸化膜を堆積し異方性エッチング法によりエッチ
バックして前記ゲート電極の側面にのみ前記シリコン酸
化膜を残して側壁スペーサを形成する工程と、前記ゲー
ト電極と前記側壁スペーサおよび前記フィールド絶縁膜
をマスクとして前記第１の濃度よりも高濃度の逆導電型
不純物をイオン注入して前記素子形成領域表面に前記第
１の低濃度拡散領域と接続し且つ前記第１の低濃度拡散
領域より深い逆導電型の第２の低濃度拡散領域を形成す
る工程と、前記マスクを再度用いて前記第２の低濃度拡
散領域内に前記第２の濃度よりも高濃度の第３の濃度の
逆導電型不純物をイオン注入して高濃度拡散領域を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13725287A JP2659190B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13725287A JP2659190B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63300564A JPS63300564A (ja) | 1988-12-07 |
| JP2659190B2 true JP2659190B2 (ja) | 1997-09-30 |
Family
ID=15194316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13725287A Expired - Lifetime JP2659190B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659190B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222433A (ja) * | 1990-01-29 | 1991-10-01 | Matsushita Electron Corp | Ｍｏｓトランジスタの製造方法 |
| JP2632101B2 (ja) * | 1990-11-05 | 1997-07-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1987
- 1987-05-29 JP JP13725287A patent/JP2659190B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63300564A (ja) | 1988-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350536A (en) | Method of producing dynamic random-access memory cells | |
| JPH0923010A (ja) | 半導体素子及びその製造方法 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| JP2002314065A (ja) | Ｍｏｓ半導体装置およびその製造方法 | |
| JP2730535B2 (ja) | 半導体装置の製造方法 | |
| JP2659190B2 (ja) | 半導体装置の製造方法 | |
| JP2931243B2 (ja) | 半導体素子の製造方法 | |
| JP3088547B2 (ja) | 半導体装置の製造方法 | |
| JP2741042B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPH0485968A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JP2658027B2 (ja) | 半導体装置の製造方法 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JPS6315748B2 (ja) | ||
| JPH02219237A (ja) | Ｍｉｓ型半導体装置 | |
| JP3124283B2 (ja) | 半導体装置の製造方法 | |
| JP2674568B2 (ja) | 半導体装置の製造方法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0864820A (ja) | 半導体装置及びその製造方法 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| JPS60119781A (ja) | 半導体装置の製造方法 | |
| JPH05291569A (ja) | 絶縁ゲート型ｆｅｔ及びその製造方法 | |
| JPS6396960A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS63124574A (ja) | 半導体装置及びその製造方法 | |
| JPH0458562A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |