WO2012132539A1 - 電流値依存性の少ない増幅率を有する半導体デバイス - Google Patents

電流値依存性の少ない増幅率を有する半導体デバイス Download PDF

Info

Publication number
WO2012132539A1
WO2012132539A1 PCT/JP2012/052256 JP2012052256W WO2012132539A1 WO 2012132539 A1 WO2012132539 A1 WO 2012132539A1 JP 2012052256 W JP2012052256 W JP 2012052256W WO 2012132539 A1 WO2012132539 A1 WO 2012132539A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor region
current
semiconductor
region
amplification factor
Prior art date
Application number
PCT/JP2012/052256
Other languages
English (en)
French (fr)
Inventor
林　豊
靖 永宗
太田　敏隆
Original Assignee
独立行政法人産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 独立行政法人産業技術総合研究所 filed Critical 独立行政法人産業技術総合研究所
Priority to CN201280016617.1A priority Critical patent/CN103460355B/zh
Priority to EP12763747.8A priority patent/EP2693463A4/en
Publication of WO2012132539A1 publication Critical patent/WO2012132539A1/ja
Priority to US14/039,719 priority patent/US8921213B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Definitions

  • the present invention relates to a semiconductor device, and more particularly to a bipolar transistor having little dependency on the base current or collector current of the current amplification factor.
  • a conventional bipolar transistor has a small current amplification factor in a minute current region, a large current at a medium current, and a small current again due to a high level injection effect at a large current.
  • the current amplification factor was 35 when the collector current was 100 pA, but increased by an order of magnitude as the collector current increased, and reached a maximum at about 100 ⁇ A.
  • An example of a characteristic that decreases to 400 and decreases with a collector current larger than 400 is shown.
  • FIG. 1 shows a cross section of a transistor having a graft base structure extracted from FIG. 6.12 (A) of Non-Patent Document 2.
  • the high-concentration base region 127 is embedded extending 0.35 ⁇ m below the emitter 130 from the end of the emitter.
  • 110 is a collector
  • 121 is an intrinsic base
  • 127 is a graft base
  • 130 is an emitter.
  • This graft base transistor was not developed for the purpose of improving the current dependency of the current amplification factor.
  • This graft base transistor has been developed to improve high-frequency characteristics. Therefore, the operation region is mainly composed of a large current, and the minute current region is not regarded as important.
  • the structure in which the high concentration portion (impurity concentration> 1E19 atoms / cc) of the high concentration base region of the graft base transistor is in contact with the emitter increases the leakage current between the emitter and the base. This reduces the current amplification factor in the low current region close to the leakage current value. As a result, the collector current range in which the change in amplification is small is narrowed. Furthermore, the base-emitter breakdown voltage is reduced, and the application range of the transistor is reduced.
  • the present invention 1) In the above prior art, suppressing the change in current gain, 2) Do not decrease the emitter-base breakdown voltage. Is an issue.
  • means for providing a high-concentration impurity region on the base surface so as to surround the emitter apart from the emitter That is, when this is described in the device structure, (1) A first semiconductor region of a first conductivity type having a first surface and a first thickness; A second semiconductor region having a second surface and a second thickness, the second semiconductor region having a reverse conductivity type provided in contact with the first semiconductor region at the first surface portion; A third semiconductor region of a first conductivity type having a third surface and a third thickness and provided in contact with the second semiconductor region at the second surface portion; A fourth semiconductor region having a fourth surface and a fourth thickness and provided in contact with the second semiconductor at the second surface portion; At least, The third semiconductor region has a larger impurity concentration than the second semiconductor region in contact with the third semiconductor region, The semiconductor device, wherein the fourth semiconductor region is provided so as to be separated from the third semiconductor region and surround the third semiconductor region, and has a higher impurity concentration than the
  • semiconductor device This device is described as “semiconductor device” because it is used not only as a transistor but also as an amplification type sensor with good linearity.
  • the expression “in contact with the surface“ part ”” includes both when on the surface (on) and within the surface (in) (see FIG. 3 described later).
  • Opposite conductivity is the p-type (holes for carriers) if the first conductivity type is n-type (electrons for carriers), and the p-type (positive for carriers). Hole) indicates n-type (electrons in the case of carriers).
  • the fourth semiconductor region having a higher impurity concentration than the second semiconductor region is separated from the third semiconductor region, thereby increasing the leakage current and decreasing the breakdown voltage due to the known graft base transistor structure. Is preventing.
  • the separation distance needs to be 0.06 micrometers with respect to a distance at which the withstand voltage between the third semiconductor region and the second semiconductor region does not significantly decrease, for example, 3V withstand voltage.
  • the cause of the “low current amplification factor in the minute current region” of the conventional transistor is that the minority carrier bulk recombination at the bulk recombination center inside the second semiconductor region, and the surface recombination at the second surface of the second semiconductor region. It is known to be surface recombination at the binding center.
  • the distance between the third semiconductor region and the fourth semiconductor region is smaller than the minority carrier diffusion length of the second semiconductor region.
  • the semiconductor is silicon and the impurity concentration of the second semiconductor region is about 1E18 atoms / cc, this distance is about 20 micrometers.
  • the minority carrier lifetime is governed by the defect density of the second semiconductor region (cause of the recombination center described later), impurity concentration, and temperature / time history during device creation (including the cooling rate from high temperatures)
  • the diffusion length represented by the square root of [the product of the minority carrier diffusion constant and lifetime] varies depending on the impurity concentration and the conditions at the time of device fabrication.
  • the fourth semiconductor region does not need to surround the third semiconductor region with a closed figure.
  • the semiconductor device of the present invention is (2)
  • the fourth semiconductor region has an opening in a plane figure surrounding the third semiconductor region, and the shortest distance dimension of the opening is not more than 1/10 of the inner peripheral length surrounding the third semiconductor region.
  • the fourth semiconductor region has a reverse conductivity type. In the portion where carriers are flowing, the increase in the current amplification factor can be suppressed. Even if the portion does not reach the distance of the opening, the effect of the present invention is as long as the distance of the opening is 1/10 or less of the inner peripheral length of the fourth semiconductor region surrounding the third semiconductor region. You can get enough.
  • the impurity concentration of the fourth semiconductor region only needs to be 10 times or more that of the second semiconductor region.
  • the impurity concentration of the third semiconductor region needs to be larger than the impurity concentration of the second semiconductor region.
  • FIG. 1 is a cross-sectional view of a conventional graft base transistor.
  • FIG. 2 is a plan view of an embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the embodiment of FIG.
  • FIG. 4 shows the current dependence of the degree of amplification of a semiconductor device made according to the plan view of the embodiment of FIG.
  • FIG. 5 is a plan view illustrating the opening of the fourth semiconductor region.
  • FIG. 6 shows an embodiment in which the present invention is applied to an amplifying photoelectric conversion element.
  • FIG. 7 shows the characteristics of the embodiment of FIG.
  • FIG. 2 shows a plan view of a semiconductor device according to an embodiment of the present invention.
  • FIG. 3 is a plan view of FIG. 2 taken along the chain line 1-2.
  • reference numeral 110 denotes a first semiconductor region.
  • 111 is an insulating film provided on the first, second, third and fourth surfaces for passivation.
  • Reference numeral 120 denotes a second semiconductor region provided in contact with the surface of the first semiconductor region.
  • Reference numeral 130 denotes a third semiconductor region provided in contact with the surface of the second semiconductor region.
  • Reference numeral 140 denotes a fourth semiconductor region provided in contact with the second semiconductor surface while being separated from the third semiconductor. Unlike the graft base, the fourth semiconductor region is not buried under the third semiconductor region.
  • 133 is a contact hole provided in the insulating film 111 for the third semiconductor region, and 143 is provided for the fourth semiconductor region. Electrodes for each region are omitted to avoid complexity.
  • the first semiconductor region 110 an n-type 10-20 ⁇ cm, (100) plane silicon substrate is used, the surface impurity concentration of the second semiconductor region 120 is about 1E18 atoms / cc, and the second thickness (depth) is The surface impurity concentration of the second semiconductor region is about 9E20 atoms / cc, the third thickness is a submicrometer of 0.5 micrometers or less, and the surface impurity concentration of the fourth semiconductor region 140 is 1E20 atoms / cc.
  • the fourth thickness was set smaller than the third thickness, and the semiconductor device of the present invention shown in FIGS. 2 and 3 was fabricated using a CMOS process.
  • Curve 14 in FIG. 4 shows the current dependence of the second semiconductor region on the current gain of the fabricated semiconductor device.
  • the current amplification factor is already shown from 1 pA.
  • the current amplification factor of this semiconductor device increases only from 24 to 28 with respect to a six-digit current change from 1 pA to 1000000 pA (1 ⁇ A) in the second semiconductor region.
  • the curve 12 in FIG. 4 shows the current amplification factor of the semiconductor device having the structure excluding the fourth semiconductor region 140 in FIG. 2, and the current amplification factor of the device corresponds to the current change from 1 pA to 1000000 pA. From 26 to 54, it has changed more than twice. From this comparison, it was demonstrated that the fourth semiconductor region of the present invention greatly suppresses the change in current gain.
  • FIG. 5 shows an embodiment in which the fourth semiconductor region 140 is not a closed shape like the letter O, but a planar shape like the letter C having an opening.
  • the same reference numerals as those in FIG. 2 indicate the same areas and functions. 44 indicates the minimum dimension of the opening.
  • the effect of suppressing the current dependency of the fourth current amplification factor was not impaired under the above-mentioned production conditions related to FIG.
  • FIG. 6 shows a plan view of an embodiment in which the present invention is applied to an amplifying photoelectric conversion element. It was created using the same design standards and manufacturing techniques as in FIG.
  • reference numeral 120-0 denotes a second semiconductor region for photoelectric conversion, which forms the first semiconductor region 110 and a photodiode for converting the light input P into a photocurrent.
  • Reference numeral 120-1 denotes a second semiconductor region (first base) of the first amplifying transistor continuous with the photodiode.
  • Reference numeral 130-1 denotes a third semiconductor region (first emitter).
  • Reference numeral 140-1 denotes a fourth semiconductor region.
  • Reference numeral 120-2 denotes a second semiconductor region (second base) of the second amplification transistor. 130-2 is a third semiconductor region (second emitter).
  • Reference numeral 140-2 denotes a fourth semiconductor region.
  • the third semiconductor region 130-1 of the first amplification transistor is connected to the fourth semiconductor region 140-2 of the second amplification transistor through the contact hole 133-1 and the contact hole 143-2 by the thin film wiring 34. Since the second semiconductor region 120-2 (second base) of the second amplification transistor is continuous with the fourth semiconductor region 140-2, the third semiconductor region 130-1 (first of the first amplification transistor) 1 emitter).
  • the photocurrent converted in the second semiconductor region 120-0 and the first semiconductor region 110 is amplified by two first and second amplification transistors, and the third semiconductor region 130-2 or the first semiconductor Obtained from the region.
  • an extraction electrode 32 is connected from the third semiconductor region 130-2 through a contact hole 133-2.
  • the amplification factor is the product of the current amplification factors of the individual amplification transistors.
  • the amplified photocurrent is extracted from the extraction electrode 32 as Iout2. Note that when a pulse drive is performed between the first semiconductor region 110 and the third semiconductor region 130-2, a junction capacitance between the first semiconductor region 110 and the second semiconductor regions 120-0 and 120-1 A pulse current for recharging the electric charge discharged by the photocurrent is amplified from the extraction electrode 32 and taken out.
  • FIG. 7 shows the DC output current Iout2 (picoampere) obtained from the third semiconductor region 130-2 with respect to the optical input energy P (picowatt) of the amplifying photoelectric conversion element of FIG. A voltage of 1.5 V was applied between the first semiconductor region and the third semiconductor region 130-2.
  • the light source is a HeNe laser.
  • Iout2 that is almost linear with respect to the optical input energy P is obtained.
  • the semiconductor device of the present invention can realize a substantially constant current gain regardless of the current level with a simple structure. Therefore, a sensor having an amplification function with a small area can be realized by using the semiconductor device of the present invention. Thereby, a large-scale array can be realized with a highly sensitive amplification type sensor cell.
  • Electrode 34 Thin film wiring 44: Minimum size of fourth semiconductor region opening 110: First semiconductor region 111: 1st insulating film 120: Second semiconductor region 120-0: Second semiconductor region for photoelectric conversion 120-1: Second semiconductor region of the first amplification transistor 120-2: Second semiconductor region of the second amplification transistor 130: Third semiconductor region 130-1: Third semiconductor region of the first amplifier transistor 130-2: Third semiconductor region of the second amplification transistor 133: Contact hole to the third semiconductor region 133-1: Contact hole to the third semiconductor region of the first amplification transistor 133-2: Contact hole to the third semiconductor region of the second amplification transistor 140: Fourth semiconductor region 143: Contact hole to the fourth semiconductor region 143-2: Contact hole to the fourth semiconductor region of the second amplification transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Light Receiving Elements (AREA)

Abstract

本発明は、数桁のレベルで変化する電流を、複雑な回路を使わないで一定の増幅率で増幅することを課題とする。本発明ではこの課題を解決するために、第1導電形の第1半導体領域と、該第1半導体領域に接して設けられた逆導電形の第2半導体領域と、該第2表面で該第2半導体領域と接して設けられた第1導電形の第3半導体領域とを有する半導体デバイスにおいて、該第2半導体と接して該第3半導体領域を離間して囲む該第2半導体領域より高不純物濃度の第4半導体領域を更に設ける。

Description

電流値依存性の少ない増幅率を有する半導体デバイス
　本発明は半導体デバイス、特に電流増幅率のベース電流またはコレクタ電流依存性の少ないバイポーラトランジスタに関する。
　従来のバイポーラトランジスタは、微小電流域では電流増幅率は小さく、中電流では大きく、大電流ではhigh level injection 効果により再度小さくなることが知られている。例えば、非特許文献１の142～143ページ及びFig.7で、電流増幅率は、コレクタ電流が100pAのとき35であったのが、コレクタ電流の増加に従って約一桁増加し、約100μAで最大400となり、それより大きいコレクタ電流に対しては減少する特性例が示されている。
　一方、ベース外部抵抗を小さく実現し高周波特性を改善するためのグラフトベース（graft base）トランジスタ構造が従来知られていた。この構造は、非特許文献２の106ページのFig.6.12(A)に示されるように、高濃度ベース領域（グラフトベース127）をエミッタ130外側の側面からエミッタ下へ延在埋設するように設けた構造である。この場合、高濃度ベース領域をエミッタと離間するとエミッタ中央下の真性ベース（intrinsic base）121までの抵抗が高くなり有効ではない。図1は、非特許文献2のFig.6.12(A)から抽出したグラフトベース構造のトランジスタ断面を示す。図１において、高濃度ベース領域127は、エミッタの端からエミッタ130下に0.35μm延在埋設されている。図1において、110はコレクタ、121は真性ベース、127はグラフトベース、130はエミッタを示す。これらの数字はFig.6.12(A)に上書きされたものである。
　このグラフトベーストランジスタは、電流増幅率の電流依存性を改善することを目的として開発されたものではない。このグラフトベーストランジスタは高周波特性の改善のために開発されたものであり、したがって、動作領域も大きな電流が主体で、微小電流領域は重要視していない。
　このため、グラフトベーストランジスタの高濃度ベース領域の高濃度部分（不純物濃度＞1E19原子/cc）がエミッタと接触する構造はエミッタ・ベース間のリーク電流を増大させる。これは、該リーク電流値に近い低電流領域での電流増幅率を減少させる。これにより、増幅度の変化の少ないコレクタ電流範囲が却って狭められてしまう。更に、ベース・エミッタ間耐圧が小さくなり、トランジスタの応用範囲が縮減されるので望ましくない。
S.M.Sze著, "Physics of Semiconductor Devices", second edition, John Wilyand Son. L.Treitinger, M.Miura-Mattausch, "Ultra-Fast Silicon Bipolar Technology", Springer-Verlag
　しかし、数桁のレベルで変化する電流を、複雑な回路を使わないで一定の増幅率で増幅するためには、電流増幅率（入力電流（ベース電流）に対する出力電流（コレクタ電流またはエミッタ電流）の割合：βまたはhfe）の電流依存性が数桁のレベルに亘って少ないバイポーラトランジスタが必要である。
　本発明は、
1）上記従来技術において、電流増幅率の変化を抑えること、
2）かつ、エミッタ・ベース間耐圧を低下させないこと、
を課題とする。
　本発明では上記の課題を解決するために、エミッタから離間してエミッタを囲んでベース表面に高濃度不純物領域を設ける手段をとる。すなわち、これをデバイス構造で記述すると、
（１）
　第1表面と第1厚さを有する第1導電形の第1半導体領域と、
　第2表面と第2厚さを有し、該第1表面部分で該第1半導体領域に接して設けられた逆導電形の第2半導体領域と、
　第3表面と第3厚さを有し、該第2表面部分で該第2半導体領域と接して設けられた第1導電形の第3半導体領域と、
　第4表面と第4厚さを有し、該第2表面部分で該第2半導体と接して設けられた第4半導体領域と、
から少なくともなり、
　該第3半導体領域は、それが接している部分の第2半導体領域より不純物濃度が大きく、
　該第4半導体領域は、該第3半導体領域から離間して、該第3半導体領域を囲んで設けられ、該第2半導体領域より不純物濃度が大きいことを特徴とする半導体デバイス、
となる。
　このデバイスは、トランジスタとして使われるだけでなく、リニアリティの良好な増幅形センサなどとして使われるので、『半導体デバイス』と記述される。
　また、「表面『部分』で接している」という表現は表面上（on）に乗っている場合または表面内（in）に設けられている（後述の図3参照）場合いずれも含む。逆導電形（opposite conductivity）とは、第1導電形がn形（キャリアの場合電子）であればp形（キャリアの場合は正孔）、第1導電形がp形（キャリアの場合は正孔）であればn形（キャリアの場合電子）を指す。
　本発明では、前記第2半導体領域より不純物濃度の大きい前記第4半導体領域を、前記第３半導体領域から離間することにより、公知例のグラフトベーストランジスタ構造に起因するリーク電流の増大、耐圧の減少を防いでいる。離間の距離は、前記第3半導体領域と前記第2半導体領域の間の耐圧が大きく減少しない距離、例えば、3V耐圧に対して0.06マイクロメータは必要である。
　従来のトランジスタの前記「微小電流域では電流増幅率は小さい」原因は、前記第2半導体領域内部のバルク再結合センターにおける少数キャリアのバルク再結合、前記第2半導体領域の第2表面における表面再結合センターにおける表面再結合であることが知られている。
　前記第1半導体領域と前記第3半導体領域間を流れる電流（コレクタ電流、エミッタ電流に相当）が大きくなると、これらの再結合の影響は減少するため、前記第2半導体領域に必要な電流（ベース電流に相当）に対する前記第1半導体領域と前記第3半導体領域間に流れる電流の比（＝電流増幅率）は大きくなる。しかし、表面再結合の影響が少なくなる電流領域では、本発明の第4半導体領域が設けられていると、それが電流増幅率の増加を抑制する。
　この電流増幅率の増加の抑制の効果を実現するためには、前記第3半導体領域と前記第4半導体領域と距離は前記第2半導体領域の少数キャリアの拡散長より小さいことが望ましい。半導体がシリコンであり、第2半導体領域の不純物濃度が1E18原子/cc程度であるとき、この距離は20マイクロメータ程度である。少数キャリアのライフタイムは前記第2半導体領域の欠陥密度（後述の再結合センターの原因）、不純物濃度、デバイス作成時の温度・時間履歴（高温からの冷却速度も含む）により支配されるので、［少数キャリアの拡散定数とライフタイムの積］の平方根で表される拡散長は不純物濃度、デバイス作成時条件により変わる。
　前記第4半導体領域は閉図形で前記第3半導体領域を囲む必要はない。本発明の半導体デバイスは、
（２）
　前記第4半導体領域が、該第3半導体領域を囲む平面図形で開口部を有し、該開口部の最短距離の寸法が前記第3半導体領域を囲む内周辺長の１／１０以下以下であることを特徴とする（１）記載の半導体デバイス、
でもよい。
　（２）記載の半導体デバイスでは、前記第3半導体領域の周囲において前記第4の半導体領域に完全に囲まれない部分（前記開口部）があっても、前記第4半導体領域から逆導電形のキャリアが流れだしている部分では、前記電流増幅率の増加を抑えることが出来る。たとえその部分が開口部の距離に至らなくても、開口部の距離が、前記第4半導体領域が前記第3半導体領域を囲む内周辺長の1/10以下であれば、本発明の効果は十分得られる。
（３）
　この電流増幅率の増加の抑制を実現するためには、第4半導体領域の不純物濃度が第2半導体領域に対して10倍以上あればよい。
　電流増幅率を１以上とするためには、第3半導体領域の不純物濃度は、第2半導体領域の不純物濃度より大きい必要がある。
　電流レベルに依存しない一定な増幅度を実現するためには数多くのトランジスタからなるアナログ増幅回路に帰還ループを付加して実現されていたが、本発明の半導体デバイスは、簡単な構造で電流レベルに拘わらずほぼ一定の電流増幅率を実現できる。
図１は、従来のグラフトベーストランジスタの断面図である。 図２は、本発明の実施例の平面図である。 図３は、図２の実施例の断面図である。 図４は、図２の実施例の平面図に従って作成された半導体デバイスの増幅度の電流依存性を示す。 図５は、第4半導体領域の開口を例示する平面図である。 図６は、本発明を増幅形光電変換素子に適用した実施例である。 図７は、図６の実施例の特性を示す。
　本発明の実施例の半導体デバイスの平面図を図２に示す。図３は、図２の平面図で、鎖線１－２部分で切ったときの断面図である。図において、110は、第1半導体領域である。111は、パッシベーションのために第1、第2、第3、第4表面に設けられた絶縁膜である。120は、前記第1半導体領域表面内に接して設けられた第2半導体領域である。130は、前記第2半導体領域表面内に接して設けられた第3半導体領域である。また、140は、前記第3半導体と離間して前記第2半導体表面内に接して設けられた第4半導体領域である。前記第4半導体領域は、グラフトベースと異なり前記第3半導体領域の下側には埋設されていない。133は第3半導体領域への、143は第4半導体領域への前記絶縁膜111に設けられたコンタクトホールである。各領域への電極は複雑を避けるために省略してある。
　前記第1半導体領域110として、n形10～20Ωcm、（100）面シリコン基板を使用し、前記第2半導体領域120の表面不純物濃度は約1E18原子/cc、第2厚さ（深さ）は約2マイクロメータ、前記第3半導体領域の表面不純物濃度は約9E20原子/cc、第3厚さは0.5マイクロメータ以下のサブマイクロメータ、第4半導体領域140の表面不純物濃度は1E20原子/ccとし、第4厚さは第3厚さより小さく設定して、CMOSプロセスを使って図２、図３に示す本発明の半導体デバイスを作成した。
　図４の曲線14は、作成した半導体デバイスの電流増幅率の前記第2半導体領域の電流依存性を示す。この半導体デバイスでは、1pAから既に電流増幅率が示される。この半導体デバイスの電流増幅率は、前記第2半導体領域の電流1pAから1000000pA（1μA）までの6桁の電流変化に対して、24から28までしか増加していない。一方、図４の曲線12は、図２で前記第4半導体領域140を除いた構造の半導体デバイスの電流増幅率を示し、該デバイスの電流増幅率は、1pAから1000000pAまでの電流変化に対して、26から54まで2倍以上変化している。この比較により、本発明の第4半導体領域が電流増幅率の変化を大幅に抑制していることが実証された。
　この作成例でクリーンMOSプロセスを使用しているため、前記第4半導体領域のないデバイスでも前記第2半導体領域の電流が1pAですでに電流増幅が実現されている。しかし、第2半導体領域の表面不純物濃度が上記作成条件より小さく、1E17原子/cc程度またはそれ以下か、クリーンMOSプロセスを使用しない場合は、前記第2表面が空乏または反転するため、前記第4半導体領域がないと、前記第3半導体領域の第3表面と前記第1半導体領域の第1表面間をバイパスするリークチャネルが前記第2半導体領域の第2表面に出来て電流増幅率が1以下等著しく減少する可能性が大きい。第4半導体領域を設けることにより、このリークチャンネルを遮断するので、微小電流領域でも電流増幅利率確保する効果がある。
　図５は、前記第4半導体領域140が英字Oのように閉じた形状ではなく、英字Cのように開口部を有する平面形状の場合の実施例を示す。図５において図２と同じ符号は同じ領域、機能を示す。44は、開口部の最小寸法を示す。図５に示される半導体デバイスにおいて、図２に関連する上記作成条件では、2～3マイクロメータ程度の開口部寸法でも前記第4電流増幅率の電流依存性を抑制する効果は損なわれなかった。
　図６は、本発明を増幅形光電変換素子に適用した実施例の平面図を示す。図２と同様の設計基準、製造技術を用いて作成した。図６における120-0は、光電変換用の第2半導体領域で、前記第1半導体領域110と、光入力Pを光電流に変換するホトダイオードを形成する。120-1は、このホトダイオードに連続した第1増幅トランジスタの第2半導体領域（第1ベース）である。130-1は、第3半導体領域（第1エミッタ）である。140-1は、第4半導体領域である。120-2は、第2増幅トランジスタの第2半導体領域（第2ベース）である。130-2は、第3半導体領域（第2エミッタ）である。140-2は、第4半導体領域である。
　前記第1増幅トランジスタの第3半導体領域130-1は、コンタクトホール133-1とコンタクトホール143-2を通して薄膜配線34により前記第2増幅トランジスタの第4半導体領域140-2へ接続されている。前記第2増幅トランジスタの第2半導体領域120-2（第２ベース）は、前記第4半導体領域140-2と連続しているから、前記第1増幅トランジスタの第3半導体領域130-1（第1エミッタ）と接続されている。
　従って、第2半導体領域120-0と第1半導体領域110とで変換された光電流は2つの第1、第2増幅トランジスタで増幅されて前記第3半導体領域130-2、または前記第1半導体領域から得られる。図６では、前記第3半導体領域130-2からコンタクトホール133-2を介して引出電極32が接続されている。増幅率は個々の増幅トランジスタの電流増幅率の積となる。
　引出電極32からは増幅された光電流がIout2として取り出される。なお、前記第1半導体領域110と前記第3半導体領域130-2との間をパルス駆動すると、前記第1半導体領域110と前記第2半導体領域120-0および120-1との間の接合容量から光電流で放電された電荷を再充電するパルス電流が引出電極32から増幅されて取り出される。
　図７は、図６の増幅形光電変換素子の光入力エネルギーP（ピコワット）に対する前記第3半導体領域130-2から得られる直流出力電流Iout2（ピコアンペア）を示す。前記第1半導体領域と第3半導体領域130-2間には1.5Vの電圧与えた。光源はHeNeレーザーである。図７に示されるように、光入力エネルギーPに対してほぼ線形に近い出力電流Iout2が得られている。Iout2をPのn乗に比例するとして表現すると、n=1.07と1に近い特性が得られた。
産業上の利用の可能性
　本発明の半導体デバイスは、簡単な構造で電流レベルに拘わらずほぼ一定の電流増幅率を実現できる。そのため、本発明の半導体デバイスを用いることによって、小面積で増幅機能を有するセンサを実現することができる。これにより、高感度の増幅形センサセルで大規模なアレイを実現することができる。
12：第4半導体領域を除いた半導体デバイスの電流増幅率の電流依存性を示す曲線
14：第４半導体領域を設けた本発明の半導体デバイスの電流増幅率の電流依存性を示す曲線
32：電極
34：薄膜配線
44：第4半導体領域開口部最小寸法
110：第1半導体領域
111：第1絶縁膜
120：第2半導体領域
120-0：光電変換用の第2半導体領域
120-1：第1増幅トランジスタの第2半導体領域
120-2：第2増幅トランジスタの第2半導体領域
130：第3半導体領域
130-1：第1増幅トランジスタの第3半導体領域
130-2：第2増幅トランジスタの第3半導体領域
133：第3半導体領域へのコンタクトホール
133-1：第1増幅トランジスタの第3半導体領域へのコンタクトホール
133-2：第2増幅トランジスタの第3半導体領域へのコンタクトホール
140：第4半導体領域
143：第4半導体領域へのコンタクトホール
143-2：第2増幅トランジスタの第4半導体領域へのコンタクトホール

Claims (3)

  1. 　第1表面と第1厚さを有する第1導電形の第1半導体領域と、
    　第2表面と第2厚さを有し、該第1表面部分で該第1半導体領域に接して設けられた逆導電形の第2半導体領域と、
    　第3表面と第3厚さを有し、該第2表面部分で該第2半導体領域と接して設けられた第1導電形の第3半導体領域と、
    　第4表面と第4厚さを有し、該第2表面部分で該第2半導体と接して設けられた第4半導体領域と、
    から少なくともなり、
    　該第3半導体領域は、それが接している部分の第2半導体領域より不純物濃度が大きく、
    　該第4半導体領域は、該第3半導体領域から離間して、該第3半導体領域を囲んで設けられ、該第2半導体領域より不純物濃度が大きいことを特徴とする半導体デバイス。
  2. 　前記第4半導体領域は該第3半導体領域を囲む平面図形で開口部を有し、
    　該開口部の最短距離の寸法は前記第3半導体領域を囲む内周辺長の1/10以下であることを特徴とする請求項１記載の半導体デバイス。
  3. 　前記第4半導体領域の表面不純物濃度は前記第2半導体領域の表面不純物濃度の10倍以上であることを特徴とする請求項１記載の半導体デバイス。
PCT/JP2012/052256 2011-03-28 2012-02-01 電流値依存性の少ない増幅率を有する半導体デバイス WO2012132539A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201280016617.1A CN103460355B (zh) 2011-03-28 2012-02-01 半导体器件的增益对电流的依赖性的抑制方法
EP12763747.8A EP2693463A4 (en) 2011-03-28 2012-02-01 SEMICONDUCTOR DEVICE WITH REINFORCING FACTOR WITH LESS DEPENDENCE OF THE CURRENT VALUE
US14/039,719 US8921213B2 (en) 2011-03-28 2013-09-27 Method of making less electric current dependence of electric current gain of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011069468A JP5750723B2 (ja) 2011-03-28 2011-03-28 半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法
JP2011-069468 2011-03-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/039,719 Continuation US8921213B2 (en) 2011-03-28 2013-09-27 Method of making less electric current dependence of electric current gain of semiconductor device

Publications (1)

Publication Number Publication Date
WO2012132539A1 true WO2012132539A1 (ja) 2012-10-04

Family

ID=46930306

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/052256 WO2012132539A1 (ja) 2011-03-28 2012-02-01 電流値依存性の少ない増幅率を有する半導体デバイス

Country Status (5)

Country Link
US (1) US8921213B2 (ja)
EP (1) EP2693463A4 (ja)
JP (1) JP5750723B2 (ja)
CN (1) CN103460355B (ja)
WO (1) WO2012132539A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7286778B2 (ja) * 2019-02-26 2023-06-05 エーエスエムエル ネザーランズ ビー．ブイ． 利得要素を備えた荷電粒子検出器およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114574A (ja) * 1984-11-09 1986-06-02 Hitachi Ltd 半導体装置
JPH01125975A (ja) * 1987-11-11 1989-05-18 Nec Corp 半導体装置の製造方法
JPH09321056A (ja) * 1996-05-30 1997-12-12 Nec Yamagata Ltd 半導体装置及びその製造方法
JP2001189318A (ja) * 1999-12-28 2001-07-10 Nec Corp バイポーラトランジスタ及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881111A (en) * 1977-02-24 1989-11-14 Harris Corporation Radiation hard, high emitter-base breakdown bipolar transistor
JPH0319346A (ja) * 1989-06-16 1991-01-28 Toyota Autom Loom Works Ltd 半導体装置
JP3037710B2 (ja) * 1990-02-28 2000-05-08 キヤノン株式会社 半導体装置およびその半導体装置を使用する電子装置
JPH05166825A (ja) * 1991-12-17 1993-07-02 Hitachi Ltd 半導体装置
JPH11176836A (ja) * 1997-12-05 1999-07-02 Sony Corp 半導体装置およびその製造方法
US6555894B2 (en) * 1998-04-20 2003-04-29 Intersil Americas Inc. Device with patterned wells and method for forming same
JP2000235983A (ja) * 1999-02-16 2000-08-29 Nec Corp 半導体装置及びその製造方法
JP4707203B2 (ja) * 1999-09-09 2011-06-22 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114574A (ja) * 1984-11-09 1986-06-02 Hitachi Ltd 半導体装置
JPH01125975A (ja) * 1987-11-11 1989-05-18 Nec Corp 半導体装置の製造方法
JPH09321056A (ja) * 1996-05-30 1997-12-12 Nec Yamagata Ltd 半導体装置及びその製造方法
JP2001189318A (ja) * 1999-12-28 2001-07-10 Nec Corp バイポーラトランジスタ及びその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
L.TREITINGER; M.MIURA-MATTAUSCH: "Ultra-Fast Silicon Bipolar Technology", SPRINGER-VERLAG
S.M.SZE: "Physics of Semiconductor Devices", JOHN WILYAND SON
See also references of EP2693463A4 *

Also Published As

Publication number Publication date
JP2012204724A (ja) 2012-10-22
CN103460355A (zh) 2013-12-18
CN103460355B (zh) 2016-03-02
EP2693463A4 (en) 2014-09-17
JP5750723B2 (ja) 2015-07-22
US8921213B2 (en) 2014-12-30
US20140030878A1 (en) 2014-01-30
EP2693463A1 (en) 2014-02-05

Similar Documents

Publication Publication Date Title
US7211829B2 (en) Semiconductor photodetector device
JP5288357B2 (ja) ヘテロ接合バイポーラフォトトランジスタ
KR20070027670A (ko) 반도체 장치
US7768090B2 (en) Semiconductor photodetector device
JP2010278045A (ja) 光半導体装置
JP6712650B2 (ja) 半導体装置およびその製造方法並びにセンサ
US20090261441A1 (en) Optical semiconductor device
JP5750723B2 (ja) 半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法
Lee et al. Si-based current-density-enhanced light emission and low-operating-voltage light-emitting/receiving designs
US11749774B2 (en) Avalanche photodetector (variants) and method for manufacturing the same (variants)
JP5218370B2 (ja) 電流増幅回路及び光検出デバイス
JP5604901B2 (ja) 電流増幅素子
CN104685628A (zh) 双模式倾斜充电装置及方法
JP2012204724A5 (ja) 半導体デバイスの増幅率の電流依存性抑制方法
JP2001148503A (ja) 受光装置
CN110491889B (zh) 一种soi横向恒流二极管及其制造方法
Zeng et al. Strategy design for controlling on-chip photonic circuits
JP2006303222A (ja) ヘテロ接合バイポーラトランジスタおよびそれを備える増幅器
SU865081A1 (ru) Интегральный бипол рный транзистор
Karimov et al. Physical Principles of Photocurrent Generation in Multi-Barrier Punch-Through-Structures
JPH01295460A (ja) 半導体装置
JP2006120984A (ja) 光半導体装置
JPS60218887A (ja) 半導体光検出素子
JPWO2006095381A1 (ja) 光電変換素子
WO2014125862A1 (ja) クランプ素子を備えた半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12763747

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2012763747

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012763747

Country of ref document: EP