KR100769958B1 - 헤테로 접합 바이폴라 트랜지스터 및 그것을 구비하는 증폭기 - Google Patents

헤테로 접합 바이폴라 트랜지스터 및 그것을 구비하는 증폭기 Download PDF

Info

Publication number
KR100769958B1
KR100769958B1 KR1020060036085A KR20060036085A KR100769958B1 KR 100769958 B1 KR100769958 B1 KR 100769958B1 KR 1020060036085 A KR1020060036085 A KR 1020060036085A KR 20060036085 A KR20060036085 A KR 20060036085A KR 100769958 B1 KR100769958 B1 KR 100769958B1
Authority
KR
South Korea
Prior art keywords
layer
collector
type
voltage
conductive
Prior art date
Application number
KR1020060036085A
Other languages
English (en)
Other versions
KR20060110837A (ko
Inventor
사토시 스즈키
요시쓰구 야마모토
노부유키 오가와
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20060110837A publication Critical patent/KR20060110837A/ko
Application granted granted Critical
Publication of KR100769958B1 publication Critical patent/KR100769958B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

이득의 콜렉터 전압 의존성을 저감할 수 있는 헤테로 접합 바이폴라 트랜지스터 및 그것을 구비하는 증폭기를 제공한다. N+형 콜렉터 콘택층(6)위에는, N형 콜렉터층(10)이 부분적으로 형성되어 있다. N형 콜렉터층(10)은, N+형 콜렉터 콘택층(6)위에 부분적으로 형성된 비교적 공핍화 하기 어려운 N형 콜렉터층(5)과, N형 콜렉터층(5)위에 전면적으로 형성된 비교적 공핍화 하기 쉬운 N형 콜렉터층(4)으로 이루어진다. N형 콜렉터층(4)위에는, 고농도의 P형 불순물을 포함하는 P+형 베이스층(3)이 전면적으로 형성되어 있다.
콜렉터층, 베이스층, 공핍화, 증폭기

Description

헤테로 접합 바이폴라 트랜지스터 및 그것을 구비하는 증폭기{HETEROJUNCTION BIPOLAR TRANSISTOR AND AMPLIFIER INCLUDING THE SAME}
도 1은 본 발명의 실시예 1에 따른 헤테로 접합 바이폴라 트랜지스터(HBT)의 구조를 도시하는 단면도.
도 2는 HBT의 불순물 농도 프로파일을 도시하는 도면.
도 3은 HBT의 콜렉터 전류-콜렉터 전압특성을 도시하는 그래프.
도 4는 HBT의 밴드 다이어그램을 도시하는 도면.
도 5는 HBT의 밴드 다이어그램을 도시하는 도면.
도 6은 HBT를 사용해서 구성된 이미터 접지형 고출력 증폭기에 있어서, 콜렉터 전압과 이득과의 관계를 도시하는 그래프.
도 7은 본 발명의 실시예 2에 따른 헤테로 접합 바이폴라 트랜지스터(HBT)의 구조를 도시하는 단면도.
도 8은 HBT의 불순물 농도 프로파일을 도시하는 도면.
도 9는 HBT의 밴드 다이어그램을 도시하는 도면이다.
[도면의 주요부분에 대한 부호의 설명]
1 : N+형 이미터 콘택층 2 : N형 이미터층
3 : P+형 베이스층 4, 5, 10 : N형 콜렉터층
6 : N+형 콜렉터 콘택층 7 : 반절연성 기판
8 : N형 전계 완화층 11 : 이미터 전극
12 : 베이스 전극 13 : 콜렉터 전극
21∼28 : 영역 31∼33 : 다이어그램
100, 101 : HBT
[기술분야]
본 발명은, 헤테로 접합 바이폴라 트랜지스터에 관한 것으로서, 특히, 그것을 구비하는 증폭기에 있어서의 이득의 콜렉터 전압 의존성을 저감하기 위한 기술에 관한 것이다.
[배경기술]
종래의 이미터 접지형 고출력 증폭기에 이용되는 헤테로 접합 바이폴라 트랜지스터는, 표준동작시에 미리 설정된 원하는 이득이 얻어지고, 상정되는 가장 높은 전원전압(콜렉터 전압)에서의 동작시에도 온 내압을 확보할 수 있도록, 콜렉터층이 소정의 불순물 농도로, 충분한 두께를 가지도록 설계되어 있다. 이러한 헤테로 접합 바이폴라 트랜지스터의 예는, 예를 들면 특허문헌 1∼3에 개시되어 있다.
[특허문헌 1] 일본국 공개특허공보 특개평4-93035호
[특허문헌 2] 일본국 공개특허공보 특개평5-190562호
[특허문헌 3] 일본국 공개특허공보 특개2003-218123호
[발명의 개시]
그러나, 콜렉터 전압을, 표준동작시의 전압값으로부터 낮게 하면, 표준동작시에 비교하여 콜렉터층 내의 공핍층 두께가 작아지므로, 입력―출력간의 귀환 용량으로서의 베이스 콜렉터간의 용량이 증대한다. 그 때문에 증폭기에 있어서의 이득이, 미리 설정된 값에서 저하하게 된다는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로서, 이득의 콜렉터 전압 의존성을 저감할 수 있는 헤테로 접합 바이폴라 트랜지스터 및 그것을 구비하는 증폭기를 제공하는 것을 목적으로 하고 있다.
[과제를 해결하기 위한 수단]
본 발명에 따른 헤테로 접합 바이폴라 트랜지스터는, 제1도전형 콜렉터층, 제1도전형 이미터층 및 상기 제1도전형 콜렉터층과 상기 제1도전형 이미터층 사이에 개재하는 제2도전형 베이스층을 구비하는 헤테로 접합 바이폴라 트랜지스터로서, 상기 제1도전형 콜렉터층은, 상기 제2도전형 베이스층에 접하는 제1도전형 제1콜렉터층과, 상기 제1도전형 제1콜렉터층에 접하는 제1도전형 제2콜렉터층을 갖고, 상기 제1도전형 제1콜렉터층은, 사용시 상정되는 가장 낮은 콜렉터 전압으로서, 최저 전압보다 높고 최고 전압보다 낮은 표준 콜렉터 전압보다 낮은 최저 콜렉터 전압을 공급했을 경우에 모든 영역이 공핍화하고, 상기 제1도전형 제2콜렉터층은, 사용시 상정되는 가장 높은 콜렉터 전압으로서, 상기 표준 콜렉터 전압보다 높은 최고 콜렉터 전압에 근거하는 공간 전하 농도보다 낮은 캐리어 농도를 갖고, 상기 최고 콜렉터 전압을 공급했을 경우에 모든 영역이 공핍화 하고, 상기 제1도전형 제2콜렉터층은, 상기 표준 콜렉터 전압에 근거하는 공간 전하 농도보다 높은 캐리어 농도를 갖고, 상기 표준 콜렉터 전압을 공급했을 경우에 형성되는 공핍층 두께의 비율이 상기 제1도전형 콜렉터층 전체에 형성되는 공핍층 두께의 20％ 이하인 것을 특징으로 한다.
[발명을 실시하기 위한 최선의 형태]
본 발명에 따른 헤테로 접합 바이폴라 트랜지스터는, 비교적 공핍화 되기 쉬운 N형 콜렉터층과 비교적 공핍화 되기 어려운 N형 콜렉터층으로 이루어지는 2층 구조의 N형 콜렉터층을 구비하는 것을 특징으로 한다.
이하, 본 발명에 따른 실시예를, NPN형 헤테로 접합 바이폴라 트랜지스터를 사용해서 이미터 접지형 고출력 증폭기를 구성했을 경우를 예로 들어 도면을 참조하여 설명한다.
<실시예 1>
도 1은, 본 발명의 실시예 1에 따른 헤테로 접합 바이폴라 트랜지스터(이하에서는, HBT라고 부른다)(100)의 구조를 도시하는 단면도이다.
도 1에 있어서, 반절연성 기판(7) 위에는, 고농도의 N형 불순물을 포함하는 N+형 콜렉터 콘택층(6)(제1도전형 고캐리어 농도 콜렉터 콘택층)이 형성되어 있다. N+형 콜렉터 콘택층(6)위에는, 콜렉터 전극(13) 및 N형 콜렉터층(10)(제1도전형 콜렉터층)이 부분적으로 형성되어 있다. N형 콜렉터층(10)은, N+형 콜렉터 콘택층(6)위에 부분적으로 형성된 N형 콜렉터층(5)(제1도전형 제2콜렉터층)과, N형 콜렉터층(5)위에 전면적으로 형성된 N형 콜렉터층(4)(제1도전형 제1콜렉터층)으로 이루어진다. 여기에서, N형 콜렉터층(4, 5)은, 서로, 불순물 농도와 두께가 다르지만, 그 이외의 특성(재료중에서의 전자의 포화 속도나 재료의 유전율 등)은 동일하게 한다.
N형 콜렉터층(4)위에는, 고농도의 P형 불순물을 포함하는 P+형 베이스층(3)(제2도전형 베이스층)이 전면적으로 형성되어 있다. P+형 베이스층(3)위에는, 베이스 전극(12) 및 N형 이미터층(2)(제1도전형 이미터층)이 부분적으로 형성되어 있다. N형 이미터층(2)위에는, 고농도의 N형 불순물을 포함하는 N+형 이미터 콘택층(1)이 전면적으로 형성되어 있다. N+형 이미터 콘택층(1) 위에는, 이미터 전극(11)이 전면적으로 형성되어 있다.
HBT(100)가 이미터 접지형 고출력 증폭기를 구성할 경우에는, 이미터 전극(11)은 접지되고, 콜렉터 전극(13)에는 전원전압(콜렉터 전압)이 공급된다.
도 2는, 도 1의 A-A' 단면에 있어서의 불순물 농도 프로파일을 이온화한 순 공간전하로 나타낸 도면이다. 세로축의 화살표 방향이 양의 공간전하(이온화한 도너 ND +)를 나타내고, 그 반대 방향이 음의 공간전하(이온화한 억셉터 NA -)를 나타내고 이다. 도 2에 있어서, 영역(21∼27)은, 각각, N+형 이미터 콘택층(1), N형 이미터층(2), P+형 베이스층(3), N형 콜렉터층(4), N형 콜렉터층(5), N+형 콜렉터 콘택층(6) 및 반절연성 기판(7)의 불순물 농도 프로파일을 나타내고 있다. 여기에서, 각 영역의 높이는 각층의 불순물 농도를 나타내고, 각 영역의 폭은 각층의 두께(층 두께)를 나타내고 있다.
도 3은, 도 1에 도시하는 HBT(100)의 콜렉터 전류-콜렉터 전압특성을 도시하는 그래프이다. 도 3에 있어서는, 표준동작시의 콜렉터 전압인 전압 VB(표준 콜렉터 전압)과, 사용에 있어서 상정되는 가장 낮은 콜렉터 전압인 전압 VC(최저 콜렉터 전압)과, 사용에 있어서 상정되는 가장 높은 콜렉터 전압인 전압 VD(최고 콜렉터 전압)이 도시되어 있다. 또한 도 3에는, 전압 VB∼VD에 각각 대응하여 HBT(100)를 흐르는 콜렉터 전류의 전류 밀도 JB∼JD가 나타나 있다. 또, 도 3에는, 바이어스점 B(VB,JB)∼바이어스점 D(VD, JD)를 각각 지나 소정의 기울기를 가지는 부하선이 각각 점선으로 나타나고 있다. 이들의 3개의 부하선의 기울기는, 부하의 크기를 나타내고 있으며, 콜렉터 전압값에 따르지 않고 일정하게 한다.
도 2에 있어서, 영역(24, 25)의 높이는, 각각, N형 콜렉터층(4)의 불순물 농도ND1 및 N형 콜렉터층(5)의 불순물 농도 ND2를 나타내고 있다. 또한 도 2에 있어서, 영역(24, 25)의 폭은, 각각, N형 콜렉터층(4)의 층 두께 L1 및 N형 콜렉터층(5)의 층 두께 L2를 나타내고 있다.
도 4는, HBT(100)의 밴드 다이어그램을 도시하는 도면이다. 다이어그램(31∼33)은, 각각, 콜렉터 전압으로서 전압 VB∼VD가 인가되었을 경우를 나타내고 있 다. 또한, 도 4이후의 각 도에 있어서는, N형 콜렉터층(5)의 불순물 농도 ND2가 N형 콜렉터층(4)의 불순물 농도 ND1의 5배인 경우에 대해서, 도시를 하고 있다.
여기에서, N형 콜렉터층(4)의 불순물 농도 ND1은, 바이어스 점 B에서의 전류밀도 JB와, 기본 전하량 q와, N형 콜렉터층(10)의 재료중에서의 전자의 포화 속도 VSAT로 정해지는 공간 전하 농도 QB=JB/(q x VSAT)와 동일하게 했다.
또한 N형 콜렉터층(4)의 층 두께 L1은, 불순물 농도 ND1과, 베이스 전압 VBASE와, 베이스-콜렉터간의 PN접합의 빌트인 전위φi와, N형 콜렉터층(10)의 재료의 유전율ε로 정해지는 공핍층 두께 LD1= [2 ×ε×（φi-VBASE)/ (q x ND1-Jc/VSAT)]-1/2과 같게 하거나, 또는 그것보다도 약간 작은 것으로 한다. 공핍층 두께는 인가되는 콜렉터 전압이 높은 만큼 커지므로, N형 콜렉터층(4)의 층 두께 L1를 이렇게 정함으로써, N형 콜렉터층(4)은, 전압 VB∼VD의 어느 것이 인가된 경우에 있어서도, 모든 영역이 공핍화 된다. 또한, N형 콜렉터층(4)의 층 두께 L1가 공핍층 두께 LD1과 같을 경우에는, 전압 Vc이 인가되었을 때 N형 콜렉터층(5)은 공핍화 되지 않지만, N형 콜렉터층(4)의 층 두께 L1이 공핍층 두께 LD1보다 작을 경우에는, 전압 Vc이 인가되었을 때에 N형 콜렉터층(5) 중 N형 콜렉터층(4)에 접하는 일부의 영역이 약간 공핍화 된다.
또한 N형 콜렉터층(5)의 불순물 농도 ND2는, 바이어스 점 B에서의 전류밀도 JB와, 기본 전하량 q와, N형 콜렉터층(10)의 재료 안에서의 전자의 포화 속도 VSAT로 정해지는 공간 전하 농도 QB=JB/(q x VSAT)보다 충분히 높고, 또한, 바이어스 점 D에서의 전류밀도 JD와, 기본 전하량 q와, N형 콜렉터층(10)의 재료 중에서 전자의 포화 속도 VSAT로 정해지는 공간 전하 농도 QD=JD/(q x VSAT)의 공간 전하 효과 및 전압 VD에 의해, N형 콜렉터층(5)의 모든 영역이 공핍화 되도록 정한다. N형 콜렉터층(5)의 불순물 농도ND2를 이렇게 정함으로써, N형 콜렉터층(5)은, 전압 VB 또는 전압 VC가 인가되었을 경우에는 대부분의 영역이 공핍화 되지 않지만(N형 콜렉터층(5)에 형성되는 공핍층의 층 두께가 N형 콜렉터층(10) 전체에 형성되는 공핍층의 층 두께에 대하여 20％이하의 비율이 된다), 전압 VD가 인가되었을 경우에는 모든 영역이 공핍화 된다.
도 4에 나타나 있는 바와 같이, 다이어그램(31, 32) 중 어디에 있어서도, N형 콜렉터층(4)은 모든 영역이 공핍화 되고, N형 콜렉터층(5)은 대부분의 영역이 공핍화 되지 않는다. 따라서, 전압 VB, VC중 어느 것이 인가된 경우에 있어서도, N형 콜렉터 층(10) 전체의 공핍층 두께는, N형 콜렉터 층(4)의 층 두께 L1에 거의 동일하다. 따라서, 콜렉터 전압을, 표준 동작시의 전압 VB로부터 사용에 있어서 상정되는 가장 낮은 전압 Vc까지 내린 경우에 있어서도, N형 콜렉터층(10) 전체의 공핍층 두께가 대부분 작아지지 않기 때문에, 공핍화에 따른 입력―출력간의 귀환 용량으로서의 베이스 콜렉터간의 용량인 공핍층 용량 CBC이 대폭 증대하지 않는다. 따라서, HBT(100)를 사용한 이미터 접지형 고출력 증폭기에 있어서의 이득이, 미리 설정된 값으로부터 대폭 저하하는 경우는 없기 때문에, 이미터 접지형 고출력 증폭기에 있어서의 이득의 콜렉터 전압 의존성을 저감할 수 있다.
또한 상기한 바와 같이, 전압 VD가 인가되었을 경우를 도시하는 다이어그램(33)에 있어서는, N형 콜렉터층(4, 5)은 모두, 모든 영역이 공핍화 된다. 또한 N형 콜렉터층(5)의 층 두께 L2는, 바이어스 점 D에 있어서도, HBT(100)가 충분한 온 내압을 가지도록 정해지는 것으로 한다. 즉, N형 콜렉터층(10)의 층 두께 (L1 + L2)는, 바이어스 점 D에 있어서 충분한 온 내압을 가지는 두께로 한다. 예를 들면 콜렉터의 반도체재료가 갈륨 아세나이드(GaAs)이면, 충분한 내압을 30V로 하면, 층 두께 (L1+L2)는 약 1㎛가 된다.
도 5는, 비교를 위해, HBT(100)에 있어서 N형 콜렉터층(5)을 설치하지 않고 N형 콜렉터층(4')만 사용한 HBT(100')의 밴드 다이어그램을 도시하는 도면이다. 다이어그램(31'∼33')은, 각각, 전압 VB∼VD가 인가된 경우를 나타내고 있다.
도 5에 도시되는 N형 콜렉터층(4')의 두께는, 도 4에 표시되는 N형 콜렉터층(4)의 층 두께 L1과 N형 콜렉터층(5)의 층 두께 L2의 합과 같은 것으로 한다. 또한 N형 콜렉터층(4')은, 층 두께 이외는, N형 콜렉터층(4)과 같은 특성을 가지고 있는 것으로 한다. 즉, HBT(100')는, HBT(100)에 있어서 N형 콜렉터층(5)을 N형 콜렉터층(4)으로 치환한 것이다.
도 5에 있어서의 다이어그램(31')으로 공핍층 두께 LD2로서 나타내는 바와 같이, N형 콜렉터층(4')은, 전압 VB가 인가되었을 경우에는, 대부분의 영역이 공핍화 된다.
또한 도 5에 있어서의 다이어그램(32')으로 공핍층 두께 LD3로서 나타나 있는 바와 같이, N형 콜렉터층(4')은, 전압 VC이 인가되었을 경우에는, 절반 정도의 영역이 공핍화 된다. 따라서, HBT(100')에 있어서는, 인가되는 콜렉터 전압을 전압 VB에서 전압 VC까지 내려갔을 경우에는, 콜렉터층의 공핍층 두께는, 공핍층 두께 LD2로부터 공핍층 두께 LD3까지 작아진다.
한편, 상기한 바와 같이, HBT(100)는, 콜렉터 전압을, 전압 VB에서 전압 VC까지 내렸을 경우에 있어서도, N형 콜렉터층(10) 전체의 공핍층 두께가 대부분 작아지지 않는다. 또한 HBT(100)는, 콜렉터 전압을, 전압 VB로부터 전압 VD까지 상승시켰을 경우에 있어서는, 도 5에 있어서의 N형 콜렉터층(4')과 마찬가지로, N형 콜렉터층(10)전체가 공핍화 된다. 따라서, HBT(100)는, HBT(100')에 비해, 온 내압을 확보하면서 이미터 접지형 고출력 증폭기에 있어서의 이득의 콜렉터 전압 의존성을 저감할 수 있는 효과를 가진다.
도 6은, 도 4에 도시되는 HBT(100)와 도 5에 도시되는 HBT(100')를 각각 사용하여 구성된 이미터 접지형 고출력 증폭기에 있어서, 콜렉터 전압(전원전압)과 이득과의 관계를 도시하는 그래프이다. 또한, 이득에 대해서는, 콜렉터 전압이 전압 Vc=3.5V일 경우의 이득과의 비로 나타내고 있다. 도 6에 있어서, HBT(100')는, 콜렉터 전압이 전압 VB에서 전압 VC까지 내릴 수 있으면, 이득이 크게 저하하고 있다. 한편, HBT(100)는, 콜렉터 전압이 전압 VB에서 전압 VC까지 내릴 수 있어도, 이득은 대부분 저하하고 있지 않다.
이와 같이, 본 실시예에 따른 HBT(100)에 있어서는, 콜렉터 전압을 표준 콜렉터 전압으로부터 최저 콜렉터 전압까지 내린 경우에 있어서도, N형 콜렉터층(10)의 공핍층 두께가 대부분 작아지지 않는다. 따라서, 공핍화에 따르는 입력―출력간의 귀환 용량으로서의 베이스 콜렉터간의 용량인 공핍층 용량 CBC가 대폭 증대하는 경우는 없다. 따라서, HBT(100)를 증폭 소자로서 구비하는 이미터 접지형 고출력 증폭기에 있어서, 이득이 미리 설정된 값으로부터 대폭 저하하는 경우는 없다 즉, 이미터 접지형 고출력 증폭기에 있어서의 이득의 콜렉터 전압 의존성을 저감하는 것이 가능하게 된다.
또한 콜렉터 전압을 표준 콜렉터 전압에서 최고 콜렉터 전압으로 올린 경우에 있어서는, N형 콜렉터층(10) 전체가 공핍화 되므로, 온 내압을 확보할 수 있다.
<실시예 2>
실시예 1에 따른 HBT(100)의 밴드 다이어그램은, N형 콜렉터층(10)에 있어서는, 도 4에서 다이어그램(31, 32)으로서 각각 나타내는 바와 같이, 전압 VB, VC를 인가한 경우에는 아래로 볼록한 곡선이지만, 도 4에서 다이어그램(33)으로서 나타나 있는 바와 같이, 전압 VD를 인가했을 경우에는 약간 위로 볼록한 곡선이 된다. 또한 전압 VD에 근거하는 공간 전하 농도는, 전압 VB, VC에 각각 근거하는 공간 전하 농도보다 높다. 따라서, N형 콜렉터층(5)과 N+형 콜렉터 콘택층(6)과의 계면 근방에 있어서는, 밴드 다이어그램의 기울기의 변화량이 최대가 되므로, 전계의 크기가 최대가 된다.
도 7은, 본 발명의 실시예 2에 따른 HBT(101)의 구조를 도시하는 단면도이다. 도 7에 도시되는 HBT(101)는, 도 1에 도시되는 HBT(100)에 있어서, N형 콜렉터층(5)과 N+형 콜렉터 콘택층(6) 사이에, N형 불순물을 포함하는 N형 전계 완화층(8)(제1도전형 전계 완화층)을 형성시킨 구조로 이루어진다.
도 8은, 도 7의 E-E'단면에 있어서의 불순물 농도 프로파일을 도시하는 도면이다. 즉, 도 8은, 도 2에 있어서, 영역(25)과 영역(26) 사이에, N형 전계 완화층(8)의 불순물 농도 프로파일을 도시하는 영역(28)을 배치한 것이다.
도 8에 도시하는 것과 같이, N형 전계 완화층(8)의 불순물 농도(영역(28)의 높이)는, N형 콜렉터층(5)의 불순물 농도(영역(25)의 높이)보다 높고 N+형 콜렉터 콘택층(6)의 불순물 농도(영역(26)의 높이)보다 낮다. 따라서, 도 9에 파선으로 나타내는 바와 같이, 밴드 다이어그램의 기울기의 변화량은, N형 전계 완화층(8)에 의해 완화되므로, 실선으로 나타내는 N형 전계 완화층(8)이 개재하지 않을 경우의 곡선(도 4에 도시되는 다이어그램(33)과 거의 같은 곡선)에 비하여, 전계 크기의 최대값을 작게 할 수 있다. 도 9에 있어서는, N형 콜렉터층(5)의 불순물 농도가 5 ×1016cm-3이고, N+형 콜렉터 콘택층(6)의 불순물 농도가 3 ×1018cm-3이고, N형 전계 완화층(8)의 불순물 농도가 1 ×1018cm-3일 경우의 밴드 다이어그램이 나타내고 있다. N형 콜렉터층(5)의 불순물 농도와 N+형 콜렉터 콘택층(6)의 불순물 농도와의 차이는 상당히 크지만, N형 콜렉터층(5)과 N+형 콜렉터 콘택층(6) 사이에 이들의 중간 정도의 불순물 농도를 가지는 N형 전계 완화층(8)을 개재시킴으로써, 전계를 완화하는 것이 가능하게 된다.
이와 같이, 본 실시예에 따른 HBT(101)는, 실시예 1에 따른 HBT(100)에 있어서, N형 콜렉터층(5)과 N+형 콜렉터 콘택층(6)과의 사이에 N형 불순물을 포함하는 N형 전계 완화층(8)을 개재시킨 구조로 이루어진다. 따라서, 콜렉터 전압으로서 온 내압에 가까운 전압 VD를 인가한 경우에 있어서의 전계의 최대값을 작게 할 수 있다. 따라서, 실시예 1의 효과에 더해서, 온 내압을 보다 높게 할 수 있는 효과를 가진다.
본 발명에 따른 헤테로 접합 바이폴라 트랜지스터는, 제1도전형 콜렉터층, 제1도전형 이미터층 및 제1도전형 콜렉터층-제1도전형 이미터 층 사이에 개재하는 제2도전형 베이스층을 구비하는 헤테로 접합 바이폴라 트랜지스터이며, 제1도전형 콜렉터층은, 제2도전형 베이스층에 접하는 제1도전형 제1콜렉터층과, 제1도전형 제1콜렉터층에 접하는 제1도전형 제2콜렉터층을 갖고, 제1도전형 제1콜렉터층은, 사용에 있어서 상정되는 가장 낮은 콜렉터 전압인 최저 콜렉터 전압을 공급했을 경우에 모든 영역이 공핍화 하고, 제1도전형 제2콜렉터층은, 표준 콜렉터 전압에 근거하는 공간 전하 농도보다 높은 캐리어 농도를 갖고, 표준 콜렉터 전압을 공급했을 경우에 형성되는 공핍층 두께의 비율이 제1도전형 콜렉터층 전체에 형성되는 공핍층 두께의 20％이하인 것을 특징으로 한다. 따라서, 콜렉터 전압을 표준 콜렉터 전압으로부터 최저 콜렉터 전압까지 하강시켰을 경우에 있어서도, 제1도전형 콜렉터층의 공핍층 두께가 대부분 작아지지 않는다. 따라서, 공핍화에 따르는 입력―출력간의 귀환 용량으로서의 베이스 콜렉터간의 용량인 공핍층 용량이 대폭 증대하는 경우는 없다. 따라서, 이득이 미리 설정된 값으로부터 대폭 저하하는 경우는 없다. 즉, 이득의 콜렉터 전압 의존성을 저감하는 것이 가능하게 된다.

Claims (6)

  1. 제1도전형 콜렉터층, 제1도전형 이미터층 및 상기 제1도전형 콜렉터층과 상기 제1도전형 이미터층 사이에 개재하는 제2도전형 베이스층을 구비하는 헤테로 접합 바이폴라 트랜지스터로서,
    상기 제1도전형 콜렉터층은,
    상기 제2도전형 베이스층에 접하는 제1도전형 제1콜렉터층과,
    상기 제1도전형 제1콜렉터층에 접하는 제1도전형 제2콜렉터층을 갖고,
    상기 제1도전형 제1콜렉터층은, 사용시 상정되는 가장 낮은 콜렉터 전압으로서, 최저 전압보다 높고 최고 전압보다 낮은 표준 콜렉터 전압보다 낮은 최저 콜렉터 전압을 공급했을 경우에 모든 영역이 공핍화하고,
    상기 제1도전형 제2콜렉터층은, 사용시 상정되는 가장 높은 콜렉터 전압으로서, 상기 표준 콜렉터 전압보다 높은 최고 콜렉터 전압에 근거하는 공간 전하 농도보다 낮은 캐리어 농도를 갖고, 상기 최고 콜렉터 전압을 공급했을 경우에 모든 영역이 공핍화 하고,
    상기 제1도전형 제2콜렉터층은, 상기 표준 콜렉터 전압에 근거하는 공간 전하 농도보다 높은 캐리어 농도를 갖고, 상기 표준 콜렉터 전압을 공급했을 경우에 형성되는 공핍층 두께의 비율이 상기 제1도전형 콜렉터층 전체에 형성되는 공핍층 두께의 20％ 이하인 것을 특징으로 하는 헤테로 접합 바이폴라 트랜지스터.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제1도전형 제2콜렉터층에 접하는 제1도전형 고캐리어 농도 콜렉터 콘택층과,
    상기 제1도전형 제2콜렉터층-상기 제1도전형 고캐리어 농도 콜렉터 콘택층 사이에 개재하고, 상기 제1도전형 제2콜렉터층보다 높고 상기 제1도전형 고캐리어 농도 콜렉터 콘택층보다 낮은 불순물 농도를 가지는 제1도전형 전계 완화층을 더 구비하는 것을 특징으로 하는 헤테로 접합 바이폴라 트랜지스터.
  4. 제 1항에 기재된 헤테로 접합 바이폴라 트랜지스터를 증폭 소자로서 구비하는 것을 특징으로 하는 증폭기.
  5. 삭제
  6. 제 3항에 기재된 헤테로 접합 바이폴라 트랜지스터를 증폭 소자로서 구비하는 것을 특징으로 하는 증폭기.
KR1020060036085A 2005-04-21 2006-04-21 헤테로 접합 바이폴라 트랜지스터 및 그것을 구비하는 증폭기 KR100769958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005123525A JP2006303222A (ja) 2005-04-21 2005-04-21 ヘテロ接合バイポーラトランジスタおよびそれを備える増幅器
JPJP-P-2005-00123525 2005-04-21

Publications (2)

Publication Number Publication Date
KR20060110837A KR20060110837A (ko) 2006-10-25
KR100769958B1 true KR100769958B1 (ko) 2007-10-25

Family

ID=37185947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060036085A KR100769958B1 (ko) 2005-04-21 2006-04-21 헤테로 접합 바이폴라 트랜지스터 및 그것을 구비하는 증폭기

Country Status (3)

Country Link
US (1) US20060237747A1 (ko)
JP (1) JP2006303222A (ko)
KR (1) KR100769958B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197405A (ja) * 2004-01-06 2005-07-21 Toshiba Corp 半導体装置とその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105925A (ja) * 1989-09-19 1991-05-02 Fujitsu Ltd 半導体装置
US5329145A (en) 1991-10-15 1994-07-12 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and its integration method
KR20020065888A (ko) * 2000-10-26 2002-08-14 마츠시다 덴코 가부시키가이샤 전계방사형 전자원
KR20030063075A (ko) * 2002-01-18 2003-07-28 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 헤테로접합 바이폴라트랜지스터 및 이를 이용한반도체집적회로장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2587826B2 (ja) * 1987-03-27 1997-03-05 日本電信電話株式会社 バイポ−ラトランジスタとその製造方法
US4821082A (en) * 1987-10-30 1989-04-11 International Business Machines Corporation Heterojunction bipolar transistor with substantially aligned energy levels
JPH02291135A (ja) * 1989-05-01 1990-11-30 Sumitomo Electric Ind Ltd ヘテロ接合バイポーラトランジスタ
US5171697A (en) * 1991-06-28 1992-12-15 Texas Instruments Incorporated Method of forming multiple layer collector structure for bipolar transistors
JPH0541388A (ja) * 1991-08-05 1993-02-19 Nippon Telegr & Teleph Corp <Ntt> ヘテロバイポ−ラトランジスタ
KR20040030942A (ko) * 2001-08-07 2004-04-09 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 바이폴라 트랜지스터 및 바이폴라 트랜지스터 제조 방법
US6809400B2 (en) * 2003-03-14 2004-10-26 Eric Harmon Composite pinin collector structure for heterojunction bipolar transistors
JP2005197440A (ja) * 2004-01-07 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105925A (ja) * 1989-09-19 1991-05-02 Fujitsu Ltd 半導体装置
US5329145A (en) 1991-10-15 1994-07-12 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and its integration method
KR20020065888A (ko) * 2000-10-26 2002-08-14 마츠시다 덴코 가부시키가이샤 전계방사형 전자원
KR20030063075A (ko) * 2002-01-18 2003-07-28 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 헤테로접합 바이폴라트랜지스터 및 이를 이용한반도체집적회로장치

Also Published As

Publication number Publication date
KR20060110837A (ko) 2006-10-25
US20060237747A1 (en) 2006-10-26
JP2006303222A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
KR100508894B1 (ko) 헤테로접합 바이폴라트랜지스터 및 이를 이용한반도체집적회로장치
US20070023783A1 (en) Semiconductor device
TWI643337B (zh) 具有能隙漸變的電洞阻隔層之異質接面雙極性電晶體結構
JP2003533887A (ja) 電荷キャリヤ抽出トランジスタ
US9019028B2 (en) Integrated epitaxial structure for compound semiconductor devices
US6563145B1 (en) Methods and apparatus for a composite collector double heterojunction bipolar transistor
US7304333B2 (en) Semiconductor device
US7821037B2 (en) Heterojunction bipolar transistor
CN115188805A (zh) 异质结双极晶体管
KR100769958B1 (ko) 헤테로 접합 바이폴라 트랜지스터 및 그것을 구비하는 증폭기
US6809400B2 (en) Composite pinin collector structure for heterojunction bipolar transistors
US6459103B1 (en) Negative-differential-resistance heterojunction bipolar transistor with topee-shaped current-voltage characteristics
JP4789489B2 (ja) マイクロ波モノリシック集積回路
US7573080B1 (en) Transient suppression semiconductor device
CA2407364C (en) Bipolar transistor
WO1987000692A1 (en) Semiconductor device
US8921213B2 (en) Method of making less electric current dependence of electric current gain of semiconductor device
CN103489859B (zh) 化合物半导体组件晶圆整合结构
US10818781B2 (en) Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer
Tsai et al. Investigation of AlInAs/GaInAs heterostructure-emitter-confinement bipolar transistors
JP2004022818A (ja) ダブルへテロ接合バイポーラトランジスタ
JP2010287603A (ja) 化合物半導体素子及びその製造方法
Tsai et al. Investigation of InP/InGaAs superlattice-emitter resonant tunneling bipolar transistor at room temperature
US9018685B2 (en) Semiconductor structure for an electronic interruptor power switch
Tsai High performances of InP/InGaAs heterojunction bipolar transistors with a δ-doped sheet between two spacer layers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 11