JPS59104180A - 可変容量ダイオ−ド - Google Patents
可変容量ダイオ−ドInfo
- Publication number
- JPS59104180A JPS59104180A JP21451882A JP21451882A JPS59104180A JP S59104180 A JPS59104180 A JP S59104180A JP 21451882 A JP21451882 A JP 21451882A JP 21451882 A JP21451882 A JP 21451882A JP S59104180 A JPS59104180 A JP S59104180A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control gate
- electrode
- variable capacitance
- capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/93—Variable capacitance diodes, e.g. varactors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は容量変化率を任意に制御し得る可変容量ダイオ
ードに関する。
ードに関する。
従来、半導体基板内に形成されたＰＮ接合に外部制御電
圧を印加し５この電圧によってＰＮ接合部に形成される
容量が変化することを利用した可変容量ダイオードはバ
リキャッグと呼ばれ広く利用されている。その可変容量
ダイオードの代表的な例を第１図乃至第２図について説
明する。第１図は従来公知の可変容量ダイオードの構造
で、低抵抗のシリコン基板１のに面に高抵抗のシリコン
層２が形成され、このシリコン層２０衣而に不純物の選
択拡散によってリング状あるいはライン状の基板に対し
逆導電型の高不純物濃度層３，４が作られる。この３及
び４と２との間にＰＮ接合５゜６が形成される。それぞ
れの領域に７． ８． ９゜１０で示ｊ電極が設けられ
ている。この電極７゜８はＰ＋層３，４に逆バイアス電
圧を印加するためのコントロールゲート端子で、を極９
が容量変化を読み出ｊための読み出し端子である。又電
極１０は共通端子で、１２は基板異面に設けられた絶縁
物層である。
圧を印加し５この電圧によってＰＮ接合部に形成される
容量が変化することを利用した可変容量ダイオードはバ
リキャッグと呼ばれ広く利用されている。その可変容量
ダイオードの代表的な例を第１図乃至第２図について説
明する。第１図は従来公知の可変容量ダイオードの構造
で、低抵抗のシリコン基板１のに面に高抵抗のシリコン
層２が形成され、このシリコン層２０衣而に不純物の選
択拡散によってリング状あるいはライン状の基板に対し
逆導電型の高不純物濃度層３，４が作られる。この３及
び４と２との間にＰＮ接合５゜６が形成される。それぞ
れの領域に７． ８． ９゜１０で示ｊ電極が設けられ
ている。この電極７゜８はＰ＋層３，４に逆バイアス電
圧を印加するためのコントロールゲート端子で、を極９
が容量変化を読み出ｊための読み出し端子である。又電
極１０は共通端子で、１２は基板異面に設けられた絶縁
物層である。
次に１図に示された可変容量ダイオードの動作について
説明する。コントロールゲート端子７゜８と共通端子１
０間に逆バイアス電圧を印加してシリコン層２中に空乏
１−１１ Ｙ広げ、読み出し端子９と共通端子ＩＯとの
間の容量を変化させる。コントロールゲート端子７．８
と共通端子ＩＯとの間の電圧（以下ＣＧ電圧と略す）と
絖み出し端子９と共通端子１０との間の容量（以下１（
容量と略丁）との関係な代表的なものについて示すと第
２図の通りである。図に示すようＫＣＧ電圧に対してＲ
容量が変わるので、この部分を利用して可変容量ダイオ
ードとして利用する。この制御電圧と容量との特性は半
導体基板の比抵抗等で決められ固定されｋものであつに
０従って、第２図に示す容量変化率のゆるやかなダイオ
ードあるいは急激に変化するダイオードを得る場合には
個々に所定の半導体基板にダイオードを作る必要がある
。一般に第１図に示した公知の可変容量ダイオードの特
性は急激なものであって、ゆるやかな容量変化率の可変
容量ダイオードを得るのは難かしく、それだけ回路設計
に制約を与えている。
説明する。コントロールゲート端子７゜８と共通端子１
０間に逆バイアス電圧を印加してシリコン層２中に空乏
１−１１ Ｙ広げ、読み出し端子９と共通端子ＩＯとの
間の容量を変化させる。コントロールゲート端子７．８
と共通端子ＩＯとの間の電圧（以下ＣＧ電圧と略す）と
絖み出し端子９と共通端子１０との間の容量（以下１（
容量と略丁）との関係な代表的なものについて示すと第
２図の通りである。図に示すようＫＣＧ電圧に対してＲ
容量が変わるので、この部分を利用して可変容量ダイオ
ードとして利用する。この制御電圧と容量との特性は半
導体基板の比抵抗等で決められ固定されｋものであつに
０従って、第２図に示す容量変化率のゆるやかなダイオ
ードあるいは急激に変化するダイオードを得る場合には
個々に所定の半導体基板にダイオードを作る必要がある
。一般に第１図に示した公知の可変容量ダイオードの特
性は急激なものであって、ゆるやかな容量変化率の可変
容量ダイオードを得るのは難かしく、それだけ回路設計
に制約を与えている。
そこで１本発明の目的は容量変化率を任意に制御可能に
した可変容量ダイオードを提供するに在る。
した可変容量ダイオードを提供するに在る。
本発明は、可変容量ダイオードのコントロールゲートと
して使われているＰ＋領域の両端ＫＧ数の電極を設けｋ
もので、それぞれの電極に制御用電圧を印加するように
した可変容量ダイオードであるｂ本発明に於いて、容量
は従来の三端子可変容量ダイオードと同様、読み出しｔ
＠！、と共通端子間で検ｇＪする。
して使われているＰ＋領域の両端ＫＧ数の電極を設けｋ
もので、それぞれの電極に制御用電圧を印加するように
した可変容量ダイオードであるｂ本発明に於いて、容量
は従来の三端子可変容量ダイオードと同様、読み出しｔ
＠！、と共通端子間で検ｇＪする。
以下１本発明の一実施例について説明する。
第３図乃至第４図は発明に係わる可変容量ダイオードの
上面図及びＡ−Ａ部の縦断面図である。
上面図及びＡ−Ａ部の縦断面図である。
本実施例に於いては二つのコントロール［＆ヲ設けて容
量変化率を制御するものである。図に於いて、ｌは低抵
抗Ｎ＋型シリコン基板で、２はその異面に作られに高抵
抗Ｎ型シリコン層である。この層の所定領域ＫＰ型不純
物の拡散によって作られりＰ＋領域３，４が在る。シリ
コン層２０衣面は絶縁物層１２で被われているが、一部
にＰ領域３，４のコンタクト用の孔が作られそれぞれ電
極金属層１３、１４．１５．１６が設けられている。電
極金属層１３゜１４は共通に接続され第１のコントロー
ルゲート電極となり、 １５．１６も又共通に接続され
て第２のコントロールゲートを極となる。尚、電極金属
９とＩＯは読み出し端子、共通端子である。１］は第１
及び第２のコントロールゲート端子に外部制御用 ３− 電圧を印加することによってシリプン層２中に広がった
空乏層１】ヲ示している。図の場合第１のコントロール
ゲート電極に印加された電圧が第２コントロールゲート
電極に印加した電圧より高−・場合を示している。
量変化率を制御するものである。図に於いて、ｌは低抵
抗Ｎ＋型シリコン基板で、２はその異面に作られに高抵
抗Ｎ型シリコン層である。この層の所定領域ＫＰ型不純
物の拡散によって作られりＰ＋領域３，４が在る。シリ
コン層２０衣面は絶縁物層１２で被われているが、一部
にＰ領域３，４のコンタクト用の孔が作られそれぞれ電
極金属層１３、１４．１５．１６が設けられている。電
極金属層１３゜１４は共通に接続され第１のコントロー
ルゲート電極となり、 １５．１６も又共通に接続され
て第２のコントロールゲートを極となる。尚、電極金属
９とＩＯは読み出し端子、共通端子である。１］は第１
及び第２のコントロールゲート端子に外部制御用 ３− 電圧を印加することによってシリプン層２中に広がった
空乏層１】ヲ示している。図の場合第１のコントロール
ゲート電極に印加された電圧が第２コントロールゲート
電極に印加した電圧より高−・場合を示している。
空乏層の広がりは、ＰＮ接合の逆ノぐイアスミ圧によっ
て決まるので第１コントロールゲートと第２コントロー
ルゲートのｔ位をそれぞれ共通端子に対して任意に設定
丁れば、読み出し電極で読み出される容量は任意にコン
トロールできることになる。特に第２コントロールゲー
ト電位を共通端子１０と同一にし、第１コントロールゲ
ート電位を共通端子１０に対して負にすれば第１コント
ロールゲート付近の空乏層は大きく広がり１ｍ２コント
ロールゲート付近の空乏層は広がらない。この時第１コ
ントロールゲート電位をさらに負方向に大きく丁れば読
み出し電極下の絶縁膜直下にまで空乏層は広がるが、第
２コントロールゲート付近では空乏層は広がらないので
読み出し電極から読み出される容量の変化はさほど急激
にはならな（１゜ ４− このようにして、従来の三端子可変容量ダイオードの欠
点である急激な容量変化を防ぐことができる。又、第１
コントロールゲートと第２コントロールゲート電位を独
立に設定することにより、容量変化の割合（容量変化率
）を自由に選ぶことができる。
て決まるので第１コントロールゲートと第２コントロー
ルゲートのｔ位をそれぞれ共通端子に対して任意に設定
丁れば、読み出し電極で読み出される容量は任意にコン
トロールできることになる。特に第２コントロールゲー
ト電位を共通端子１０と同一にし、第１コントロールゲ
ート電位を共通端子１０に対して負にすれば第１コント
ロールゲート付近の空乏層は大きく広がり１ｍ２コント
ロールゲート付近の空乏層は広がらない。この時第１コ
ントロールゲート電位をさらに負方向に大きく丁れば読
み出し電極下の絶縁膜直下にまで空乏層は広がるが、第
２コントロールゲート付近では空乏層は広がらないので
読み出し電極から読み出される容量の変化はさほど急激
にはならな（１゜ ４− このようにして、従来の三端子可変容量ダイオードの欠
点である急激な容量変化を防ぐことができる。又、第１
コントロールゲートと第２コントロールゲート電位を独
立に設定することにより、容量変化の割合（容量変化率
）を自由に選ぶことができる。
尚１両コントロールゲート電位を同一にすれば従来の三
端子可変容量ダイオードと同じものができる。
端子可変容量ダイオードと同じものができる。
以上１本発明の実施例から明らかな辿り、可変容量ダイ
オードの容量変化率を、外部印加電圧によって任意に設
定できるため、同調回路等の設計の余裕度を増すことが
できる。
オードの容量変化率を、外部印加電圧によって任意に設
定できるため、同調回路等の設計の余裕度を増すことが
できる。
本発明は上述した実施例に限定されず１本発明は本発明
の要旨から逸脱しない範囲から種々変更し得る。例えば
、コントロールゲート端子を２端子について説明したが
、３端子にして更にきめこまかく容量変化率を調整する
ことも可能である０
の要旨から逸脱しない範囲から種々変更し得る。例えば
、コントロールゲート端子を２端子について説明したが
、３端子にして更にきめこまかく容量変化率を調整する
ことも可能である０
第１図は公知の可変容量ダイオードの縦断面図。
第２図は従来の可変容量ダイオードの特性図、第３図は
本発明に係わる可変容量ダイオードの上面図、第４図は
第３図のＡ −Ａ’部縦断面図である。 １・・・へ型シリコン基板、２°°゛へ型シリコン層。 ９゛°°読み出し端子、 １０・・・共通端子、１１・
・・空乏層。 １３、１４・・・第２コントロールゲート端子、 １５
．１６・・・第２コントロールゲート端子。 ≠ ＩＮ 第２図 ＣＧ １ｉμ
本発明に係わる可変容量ダイオードの上面図、第４図は
第３図のＡ −Ａ’部縦断面図である。 １・・・へ型シリコン基板、２°°゛へ型シリコン層。 ９゛°°読み出し端子、 １０・・・共通端子、１１・
・・空乏層。 １３、１４・・・第２コントロールゲート端子、 １５
．１６・・・第２コントロールゲート端子。 ≠ ＩＮ 第２図 ＣＧ １ｉμ
Claims (1)
- １、半導体基板に形成されたＰＮ接合Ｋｉ！ｒ：圧を印
加し、上記ＰＮ接合部に形成される空乏層の厚さを容量
変化として検知する可変容量ダイオードに於いて、上記
ＰＮ接合に複数の電位供給端子が設けられていることを
特徴とする可変容量ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21451882A JPS59104180A (ja) | 1982-12-06 | 1982-12-06 | 可変容量ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21451882A JPS59104180A (ja) | 1982-12-06 | 1982-12-06 | 可変容量ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104180A true JPS59104180A (ja) | 1984-06-15 |
| JPS6329421B2 JPS6329421B2 (ja) | 1988-06-14 |
Family
ID=16657045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21451882A Granted JPS59104180A (ja) | 1982-12-06 | 1982-12-06 | 可変容量ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104180A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288986A (ja) * | 1985-06-18 | 1986-12-19 | 株式会社 サンエス商工 | ロボツトの関節 |
| JPS61289659A (ja) * | 1985-06-18 | 1986-12-19 | Fuji Photo Film Co Ltd | 固体撮像装置 |
| US5220194A (en) * | 1989-11-27 | 1993-06-15 | Motorola, Inc. | Tunable capacitor with RF-DC isolation |
| US6128183A (en) * | 1997-05-09 | 2000-10-03 | International Business Machines Corporation | Attachment structure for a display device and an equipment in which such structure is provided |
| JP2001516955A (ja) * | 1997-09-11 | 2001-10-02 | テレフオンアクチーボラゲツト エル エム エリクソン | 電気デバイスおよびその製造方法 |
| US7211875B2 (en) | 2003-04-08 | 2007-05-01 | Nec Electronics Corporation | Voltage-controlled capacitive element and semiconductor integrated circuit |
-
1982
- 1982-12-06 JP JP21451882A patent/JPS59104180A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288986A (ja) * | 1985-06-18 | 1986-12-19 | 株式会社 サンエス商工 | ロボツトの関節 |
| JPS61289659A (ja) * | 1985-06-18 | 1986-12-19 | Fuji Photo Film Co Ltd | 固体撮像装置 |
| JPH0373435B2 (ja) * | 1985-06-18 | 1991-11-21 | Sanesu Shoko Kk | |
| US5220194A (en) * | 1989-11-27 | 1993-06-15 | Motorola, Inc. | Tunable capacitor with RF-DC isolation |
| US6128183A (en) * | 1997-05-09 | 2000-10-03 | International Business Machines Corporation | Attachment structure for a display device and an equipment in which such structure is provided |
| JP2001516955A (ja) * | 1997-09-11 | 2001-10-02 | テレフオンアクチーボラゲツト エル エム エリクソン | 電気デバイスおよびその製造方法 |
| US7211875B2 (en) | 2003-04-08 | 2007-05-01 | Nec Electronics Corporation | Voltage-controlled capacitive element and semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6329421B2 (ja) | 1988-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2989650A (en) | Semiconductor capacitor | |
| JPS5951141B2 (ja) | 選局装置 | |
| US3488564A (en) | Planar epitaxial resistors | |
| US3404321A (en) | Transistor body enclosing a submerged integrated resistor | |
| US3925803A (en) | Oriented polycrystal jfet | |
| US2951191A (en) | Semiconductor devices | |
| US3333168A (en) | Unipolar transistor having plurality of insulated gate-electrodes on same side | |
| US4651181A (en) | Field effect transistors having parallel-connected subtransistors | |
| US3368123A (en) | Semiconductor device having uniform current density on emitter periphery | |
| US3786318A (en) | Semiconductor device having channel preventing structure | |
| US4529995A (en) | Variable capacitance device | |
| US3325705A (en) | Unijunction transistor | |
| JPS59104180A (ja) | 可変容量ダイオ−ド | |
| JPH07147420A (ja) | 可変容量装置および該可変容量装置を有する半導体集積回路装置 | |
| US4291325A (en) | Dual gate controlled thyristor with highly doped cathode base grid covered with high resistivity base layer | |
| US4529994A (en) | Variable capacitor with single depletion layer | |
| US3882529A (en) | Punch-through semiconductor diodes | |
| US4170019A (en) | Semiconductor device with variable grid openings for controlling turn-off pattern | |
| US3938174A (en) | Semiconductor integrated circuit and method of manufacture | |
| JPS5825275A (ja) | 可変容量装置 | |
| JPS6048111B2 (ja) | 不揮発性半導体記憶装置 | |
| US3358198A (en) | Field-effect transistor with improved transmission admittance | |
| JPS55120178A (en) | Mis variable capacitance diode with plural electrode structures | |
| JPH04225238A (ja) | ラテラルトランジスタ及びそれを用いたカレントミラー回路 | |
| JPS6155974A (ja) | 定電圧ダイオ−ド |