JPS61185959A - 半導体抵抗装置 - Google Patents
半導体抵抗装置Info
- Publication number
- JPS61185959A JPS61185959A JP2601085A JP2601085A JPS61185959A JP S61185959 A JPS61185959 A JP S61185959A JP 2601085 A JP2601085 A JP 2601085A JP 2601085 A JP2601085 A JP 2601085A JP S61185959 A JPS61185959 A JP S61185959A
- Authority
- JP
- Japan
- Prior art keywords
- regions
- resistance
- insular
- region
- impressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000012535 impurity Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 150000002739 metals Chemical class 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、抵抗装置に関し、特に半導体装置における抵
抗装置に関する。
抗装置に関する。
背景技術
例えば電流ミラー回路の如く複数の抵抗を含みかつこれ
ら複数の抵抗間の比の精度を高くする必要がある回路を
集積化する場合、複数の抵抗として次の如き抵抗装置を
用いることが考えられる。
ら複数の抵抗間の比の精度を高くする必要がある回路を
集積化する場合、複数の抵抗として次の如き抵抗装置を
用いることが考えられる。
すなわち、先ず半導体基板上にＮｚ Ｃｒａ Ｓｓ Ｃ
ｒ等の抵抗体を蒸着等によって付着させたのちレーザビ
ームで当該抵抗体の一部を焼損させるいわゆるレーザト
リミングによって形成され、抵抗値を高精度に設定でき
る抵抗装置を用いることが考えられる。しかしながら、
とのレーザトリミングによって形成される抵抗装置にお
いてはＩＣ（集積回路）の製造プロセスが複雑になるこ
と、一度トリミングを行なった抵抗体を元の状態に戻せ
ないこと、高価なトリミング装置が必要であること等の
欠点がある。
ｒ等の抵抗体を蒸着等によって付着させたのちレーザビ
ームで当該抵抗体の一部を焼損させるいわゆるレーザト
リミングによって形成され、抵抗値を高精度に設定でき
る抵抗装置を用いることが考えられる。しかしながら、
とのレーザトリミングによって形成される抵抗装置にお
いてはＩＣ（集積回路）の製造プロセスが複雑になるこ
と、一度トリミングを行なった抵抗体を元の状態に戻せ
ないこと、高価なトリミング装置が必要であること等の
欠点がある。
また、抵抗体にアルミ配線によって複数のタップを設け
たのち必要な１本を残して他のタップをレーザビームで
切断して得られる抵抗装置を用いることも考えられる。
たのち必要な１本を残して他のタップをレーザビームで
切断して得られる抵抗装置を用いることも考えられる。
しかしながら、かかる抵抗装置においてはタップの本数
が有限なので複数の抵抗間の比の精度を十分高くするこ
とができないという欠点がある。
が有限なので複数の抵抗間の比の精度を十分高くするこ
とができないという欠点がある。
発明の概要
本発明の目的は高価な装置を用いることなく複数の抵抗
間の比の精度を十分高くすることができる半導体抵抗装
置を提供することである。
間の比の精度を十分高くすることができる半導体抵抗装
置を提供することである。
本発明による半導体抵抗装置は、半導体層の複数の島領
域と、この島領域の各々に設けられかつ島領域とは逆導
電型の抵抗領域とからなり、島領域と抵抗領域との各対
間に印加する電圧を個別に可変制御するようにした構成
となっている。
域と、この島領域の各々に設けられかつ島領域とは逆導
電型の抵抗領域とからなり、島領域と抵抗領域との各対
間に印加する電圧を個別に可変制御するようにした構成
となっている。
実施例
以下、本発明の実施例につき添付図面を参照して詳細に
説明する。
説明する。
第１図及び第２図において、島領域１及び２内にトラン
ジスタＱ１及びＱ２がそれぞれ形成されている。トラン
ジスタＱ１．Ｑ、の各ペースＢ１． Ｂ。
ジスタＱ１及びＱ２がそれぞれ形成されている。トラン
ジスタＱ１．Ｑ、の各ペースＢ１． Ｂ。
には配線用メタルＭ１を介してバイアス電圧ＶＢが印加
されている。また、トランジスタＱ１− Ｑｓの各コレ
クタＣ１，Ｃ，は配線用メタルＭＢ 、 Ｍ、の各々を
介して例えば電流加算タイプのＤ／Ａコンバータにおけ
るアナログスイッチ等の他の回路に接続されている。こ
れらトランジスタＱ１− Ｑｓの各エミッタＥ、 、
Ｅ、は配線用メタルＭ４１Ｍｓの各々を介して本発明に
よる半導体抵抗装置３における拡散抵抗Ｒ，ｌ、 もの
各々の一端に接続されている。
されている。また、トランジスタＱ１− Ｑｓの各コレ
クタＣ１，Ｃ，は配線用メタルＭＢ 、 Ｍ、の各々を
介して例えば電流加算タイプのＤ／Ａコンバータにおけ
るアナログスイッチ等の他の回路に接続されている。こ
れらトランジスタＱ１− Ｑｓの各エミッタＥ、 、
Ｅ、は配線用メタルＭ４１Ｍｓの各々を介して本発明に
よる半導体抵抗装置３における拡散抵抗Ｒ，ｌ、 もの
各々の一端に接続されている。
拡散抵抗Ｒ，、Ｒ，の他端は、配線用メタルＭ６を介し
て接地端子ＧＮＤに接続されている。これらトランジス
タＱｉ 、Ｑ−の各々及び拡散抵抗Ｒ工、融の各々は、
それぞれ定電流源を形成している。拡散抵抗Ｒ，、Ｒ，
、は、それぞれ島領域５及び６内に形成されている。島
領域５及び６にはそれぞれ逆バイアス用電極７及び８が
設けられている。これら逆バイアス用電極７及び８は配
線用メタルＭ、及びＭ８の各々を介してコントロール端
子Ｃ０ＮＴ１及びＣ０ＮＴ２ に接続されている。
て接地端子ＧＮＤに接続されている。これらトランジス
タＱｉ 、Ｑ−の各々及び拡散抵抗Ｒ工、融の各々は、
それぞれ定電流源を形成している。拡散抵抗Ｒ，、Ｒ，
、は、それぞれ島領域５及び６内に形成されている。島
領域５及び６にはそれぞれ逆バイアス用電極７及び８が
設けられている。これら逆バイアス用電極７及び８は配
線用メタルＭ、及びＭ８の各々を介してコントロール端
子Ｃ０ＮＴ１及びＣ０ＮＴ２ に接続されている。
第３図は、半導体抵抗装置３の構造を示している。第３
図において、高比抵抗のＰ型半導体基板９の主面上にエ
ピタキシャル成長されたＮ型半導体層１０の島領域５内
に、他のトランジスタのペース拡散と同時に設けられが
っ抵抗Ｒ１として作用するＰ型不純物領域１１が存在す
る。このＰ型不純物領域１１の両端から電極１２．１３
が導出されて第１図及び第２図のトランジスタＱ０のエ
ミッタＥ１及び接地端子ＧＮＤへそれぞれ接続されてい
る。伺、１４はコレクタ埋込層であシ、１５はエピタキ
シャル層に複数の互いに電気的に分離された島領域５を
形成するためのＰ型分離領域である。
図において、高比抵抗のＰ型半導体基板９の主面上にエ
ピタキシャル成長されたＮ型半導体層１０の島領域５内
に、他のトランジスタのペース拡散と同時に設けられが
っ抵抗Ｒ１として作用するＰ型不純物領域１１が存在す
る。このＰ型不純物領域１１の両端から電極１２．１３
が導出されて第１図及び第２図のトランジスタＱ０のエ
ミッタＥ１及び接地端子ＧＮＤへそれぞれ接続されてい
る。伺、１４はコレクタ埋込層であシ、１５はエピタキ
シャル層に複数の互いに電気的に分離された島領域５を
形成するためのＰ型分離領域である。
また、１６は表面保護用の酸化膜である。
島領域５内にはＮ型の高濃度領域１７が選択的に設けら
れておシ、この領域１７から逆バイアス用電極７が導出
されている。この逆バイアス用電極７に逆バイアス電圧
を印加するとＰｆｉ不純物領域１１とＮ型半導体層１０
との接合面を包含しかつ逆バイアス電圧の値に応じた厚
さを有する空乏層１８が形成される。このとき、島領域
５がゲートであ）かつ抵抗として作用するＰ型不純物領
域１１がチャネルのＪ−ＦＥＴと同様の作用が働き、Ｐ
型不純物領域１１とＮ型半導体層１０間の電圧によシ抵
抗値が変化する。すなわち、抵抗値のバイアス電圧によ
る変化ΔＲはゼロバイアス時のシート抵抗をｐｓｏとす
ると次式の如く表わされる。
れておシ、この領域１７から逆バイアス用電極７が導出
されている。この逆バイアス用電極７に逆バイアス電圧
を印加するとＰｆｉ不純物領域１１とＮ型半導体層１０
との接合面を包含しかつ逆バイアス電圧の値に応じた厚
さを有する空乏層１８が形成される。このとき、島領域
５がゲートであ）かつ抵抗として作用するＰ型不純物領
域１１がチャネルのＪ−ＦＥＴと同様の作用が働き、Ｐ
型不純物領域１１とＮ型半導体層１０間の電圧によシ抵
抗値が変化する。すなわち、抵抗値のバイアス電圧によ
る変化ΔＲはゼロバイアス時のシート抵抗をｐｓｏとす
ると次式の如く表わされる。
ΔＲｓ ｐｓｏ” ｉｔ ｌ Ｑｉ ｌ −−−（
１）ここに、μは多数キャリヤの平均移動度、Ｑ’は抵
抗領域の空乏層の総電荷量である。
１）ここに、μは多数キャリヤの平均移動度、Ｑ’は抵
抗領域の空乏層の総電荷量である。
従って、第１図及び第２図の回路においてトランジスタ
Ｑｔ −Ｑ！が対をなすように配置されてもＩＣプロセ
ス中におけるエツチングによる誤差、拡散のバラツキに
よる誤差等、種々の要因によってＶＢＩＩｋｌ、等の特
性が等しくならなくてもＰ型不純物領域１１の抵抗値を
バイアス電圧によって制御することによシトランジスタ
Ｑ、 、 Ｑ、のコレクタ電流Ｉ０゜工、を相等しくす
ることができることとなる。
Ｑｔ −Ｑ！が対をなすように配置されてもＩＣプロセ
ス中におけるエツチングによる誤差、拡散のバラツキに
よる誤差等、種々の要因によってＶＢＩＩｋｌ、等の特
性が等しくならなくてもＰ型不純物領域１１の抵抗値を
バイアス電圧によって制御することによシトランジスタ
Ｑ、 、 Ｑ、のコレクタ電流Ｉ０゜工、を相等しくす
ることができることとなる。
尚、コントロール電圧はＩＣ外部から供給してもよいが
、ＩＣ内部に例えば抵抗Ｒ，１，Ｒ，の両端間の電圧に
応じた補正電圧を発生する回路を設は自動制御を行なう
ようにすることも考えられる。また、以上の説明におい
ては、コレクタ電流Ｉ０．Ｉ。
、ＩＣ内部に例えば抵抗Ｒ，１，Ｒ，の両端間の電圧に
応じた補正電圧を発生する回路を設は自動制御を行なう
ようにすることも考えられる。また、以上の説明におい
ては、コレクタ電流Ｉ０．Ｉ。
の比は１：１であるとしたが、コレクタ電流工、。
Ｉ、の比は１：１に限らずいずれでありてもよい。
発明の効果
以上詳述した如く本発明による半導体抵抗装置は、複数
の島領域と、この島領域の各々とは逆導電型の複数の抵
抗領域とから、島領域と抵抗領域との各対間に印加する
電圧を個別に可変制御するようにした構成となっている
ので、抵抗値の微調整が可能となって高価な装置を用い
ることなく複数の抵抗間の比の精度を十分高くすること
ができることとなる。従りて、本発明による半導体抵抗
装置は、互いに精確に１＝２１の関係を有する複数の電
流源が必要な電流加算タイプのＡ／Ｄ変換器。
の島領域と、この島領域の各々とは逆導電型の複数の抵
抗領域とから、島領域と抵抗領域との各対間に印加する
電圧を個別に可変制御するようにした構成となっている
ので、抵抗値の微調整が可能となって高価な装置を用い
ることなく複数の抵抗間の比の精度を十分高くすること
ができることとなる。従りて、本発明による半導体抵抗
装置は、互いに精確に１＝２１の関係を有する複数の電
流源が必要な電流加算タイプのＡ／Ｄ変換器。
Ｄ／Ａ変換器等に使用して好適である。
第１図は、本発明による半導体抵抗装置を含む半導体装
置の平面図、第２図は、第１図の装置の回路図、第３図
は、本発明による半導体抵抗装置の断面図である。 主要部分の符号の説明 ５・・・・・・島領域
置の平面図、第２図は、第１図の装置の回路図、第３図
は、本発明による半導体抵抗装置の断面図である。 主要部分の符号の説明 ５・・・・・・島領域
Claims (1)
- 半導体層の複数の島領域と、前記島領域の各々に設け
られかつ前記島領域とは逆導電型の抵抗領域とからなる
半導体抵抗装置であつて、前記島領域と前記抵抗領域と
の各対間に印加する電圧を個別に可変制御するようにし
たことを特徴とする半導体抵抗装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2601085A JPS61185959A (ja) | 1985-02-13 | 1985-02-13 | 半導体抵抗装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2601085A JPS61185959A (ja) | 1985-02-13 | 1985-02-13 | 半導体抵抗装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61185959A true JPS61185959A (ja) | 1986-08-19 |
Family
ID=12181727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2601085A Pending JPS61185959A (ja) | 1985-02-13 | 1985-02-13 | 半導体抵抗装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61185959A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0316104A2 (en) * | 1987-11-03 | 1989-05-17 | Stc Plc | Integrated circuits comprising resistors and bipolar transistors |
| JPH02202066A (ja) * | 1989-01-31 | 1990-08-10 | Mitsubishi Electric Corp | 半導体圧力センサ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556886A (en) * | 1978-06-29 | 1980-01-18 | Ibm | Semiconductor resistor |
-
1985
- 1985-02-13 JP JP2601085A patent/JPS61185959A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556886A (en) * | 1978-06-29 | 1980-01-18 | Ibm | Semiconductor resistor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0316104A2 (en) * | 1987-11-03 | 1989-05-17 | Stc Plc | Integrated circuits comprising resistors and bipolar transistors |
| JPH02202066A (ja) * | 1989-01-31 | 1990-08-10 | Mitsubishi Electric Corp | 半導体圧力センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4263518A (en) | Arrangement for correcting the voltage coefficient of resistance of resistors integral with a semiconductor body | |
| JPH0543300B2 (ja) | ||
| GB1154805A (en) | Monolithic Semiconductor Microcircuits with Improved Means for Connecting Points of Common Potential | |
| US4261004A (en) | Semiconductor device | |
| US4053915A (en) | Temperature compensated constant current source device | |
| US4424461A (en) | Semiconductor integrated circuit providing temperature compensation | |
| US4164668A (en) | Method of correcting the voltage coefficient of resistors implanted or diffused in a semiconductor substrate | |
| US4161742A (en) | Semiconductor devices with matched resistor portions | |
| JPH0865063A (ja) | 半導体集積回路 | |
| US4336528A (en) | Semiconductor resistive network | |
| US4309626A (en) | Diffused resistor | |
| US3333168A (en) | Unipolar transistor having plurality of insulated gate-electrodes on same side | |
| US6441460B1 (en) | Largely voltage-independent electrical resistor formed in an integrated semiconductor circuit | |
| US4665423A (en) | MIS variable resistor | |
| US3430112A (en) | Insulated gate field effect transistor with channel portions of different conductivity | |
| JPS6356707B2 (ja) | ||
| JPS61185959A (ja) | 半導体抵抗装置 | |
| JPH0546109B2 (ja) | ||
| US4223335A (en) | Semiconductor device body having identical isolated composite resistor regions | |
| US4864379A (en) | Bipolar transistor with field shields | |
| US3631313A (en) | Resistor for integrated circuit | |
| JPS61502087A (ja) | モノリシツクに集積されたプレ−ナ半導体装置およびその製造方法 | |
| JP2606380B2 (ja) | 半導体集積回路 | |
| JPH05235365A (ja) | 複合半導体装置 | |
| EP0283479A1 (en) | CIRCUIT USING RESISTANCE SET BY METAL WALK. |