JPH05160347A - アナログアレイ方式集積回路装置 - Google Patents
アナログアレイ方式集積回路装置Info
- Publication number
- JPH05160347A JPH05160347A JP6022691A JP6022691A JPH05160347A JP H05160347 A JPH05160347 A JP H05160347A JP 6022691 A JP6022691 A JP 6022691A JP 6022691 A JP6022691 A JP 6022691A JP H05160347 A JPH05160347 A JP H05160347A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- resistors
- circuit device
- analog array
- wiring process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 アナログアレイ方式集積回路において、適切
なサージ保護抵抗を配線工程のみで得ることを目的とす
る。 【構成】 構造または形状の異なる数種類のサージ保護
抵抗７〜１０を配線工程前に設けておき、配線工程によ
り選択するようにしたので、内部回路に適合したサージ
保護抵抗を配線工程のみで選択できる。
なサージ保護抵抗を配線工程のみで得ることを目的とす
る。 【構成】 構造または形状の異なる数種類のサージ保護
抵抗７〜１０を配線工程前に設けておき、配線工程によ
り選択するようにしたので、内部回路に適合したサージ
保護抵抗を配線工程のみで選択できる。
Description
【０００１】
【産業上の利用分野】この発明は、配線工程のみで集積
回路上に回路を構成できるアナログアレイ方式集積回路
装置に関し、特にその静電破壊を防止するためのサージ
保護抵抗を設けたものに関するものである。
回路上に回路を構成できるアナログアレイ方式集積回路
装置に関し、特にその静電破壊を防止するためのサージ
保護抵抗を設けたものに関するものである。
【０００２】
【従来の技術】アナログアレイ方式集積回路装置は、Ｉ
Ｃチップ上にアナログ回路素子からなる単位セルを配置
しておき、配線工程のみをＩＣの品種毎に変更すること
により多品種のアナログ集積回路装置を短期間に開発，
製造できるようにしたものである。
Ｃチップ上にアナログ回路素子からなる単位セルを配置
しておき、配線工程のみをＩＣの品種毎に変更すること
により多品種のアナログ集積回路装置を短期間に開発，
製造できるようにしたものである。
【０００３】図２は従来のアナログアレイ方式集積回路
装置を示し、同一集積回路上にそのサージ保護抵抗（以
下、単に保護抵抗と称す）を集積したパターンレイアウ
トを示す一例である。図において、１はボンディングパ
ット、７は保護抵抗である。ボンディングパット１はア
ルミ配線３とコンタクトホール５を介して上記保護抵抗
７に接続される。保護抵抗７のもう１つの端は同様にコ
ンタクトホール６及びアルミ配線４を介して内部回路へ
と接続される。また、分離拡散２により保護抵抗７と他
の回路は分離される。
装置を示し、同一集積回路上にそのサージ保護抵抗（以
下、単に保護抵抗と称す）を集積したパターンレイアウ
トを示す一例である。図において、１はボンディングパ
ット、７は保護抵抗である。ボンディングパット１はア
ルミ配線３とコンタクトホール５を介して上記保護抵抗
７に接続される。保護抵抗７のもう１つの端は同様にコ
ンタクトホール６及びアルミ配線４を介して内部回路へ
と接続される。また、分離拡散２により保護抵抗７と他
の回路は分離される。
【０００４】このように保護抵抗を予め形成しておくこ
とにより、ボンディングパット１に静電気により高電圧
が印加された場合、保護抵抗７により電圧降下を起こす
ので、内部回路に直接高電圧は印加されない。
とにより、ボンディングパット１に静電気により高電圧
が印加された場合、保護抵抗７により電圧降下を起こす
ので、内部回路に直接高電圧は印加されない。
【０００５】
【発明が解決しようとする課題】従来のアナログアレイ
方式集積回路装置は以上のように構成されており、図２
のようなパターンレイアウト構成では、保護抵抗として
１つの構造，形状によるのみであり、内部回路の構成に
よっては、保護抵抗の抵抗値が影響し、期待する特性が
得られないなどの問題がある。このような問題を解決す
る手法として抵抗の構造，形状を変更することが考えら
れるが、アナログアレイ方式集積回路では、その抵抗の
構造，形状を変更するのに配線工程以外の工程を変更す
る必要がある。
方式集積回路装置は以上のように構成されており、図２
のようなパターンレイアウト構成では、保護抵抗として
１つの構造，形状によるのみであり、内部回路の構成に
よっては、保護抵抗の抵抗値が影響し、期待する特性が
得られないなどの問題がある。このような問題を解決す
る手法として抵抗の構造，形状を変更することが考えら
れるが、アナログアレイ方式集積回路では、その抵抗の
構造，形状を変更するのに配線工程以外の工程を変更す
る必要がある。
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、配線工程のみで保護抵抗を選
択でき内部回路に適した保護抵抗をパターンレイアウト
上に構成することができるアナログアレイ方式集積回路
装置を得ることを目的とする。
るためになされたもので、配線工程のみで保護抵抗を選
択でき内部回路に適した保護抵抗をパターンレイアウト
上に構成することができるアナログアレイ方式集積回路
装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るアナログ
アレイ方式集積回路装置は、配線工程（スライス工程）
より前の工程（マスター工程）において、構造または形
状の異なる複数個の保護抵抗を配置しておくようにした
ものである。
アレイ方式集積回路装置は、配線工程（スライス工程）
より前の工程（マスター工程）において、構造または形
状の異なる複数個の保護抵抗を配置しておくようにした
ものである。
【０００８】
【作用】この発明におけるアナログアレイ方式集積回路
装置においては、配置されてある複数個の保護抵抗に配
線工程により、コンタクトホール及びアルミ配線を配置
して、複数個の抵抗の中から内部回路に適合した抵抗を
選択できるので、回路の特性を充分に生かせることがで
きると同時に、最も効果の期待できるサージ保護抵抗を
配置することができる。
装置においては、配置されてある複数個の保護抵抗に配
線工程により、コンタクトホール及びアルミ配線を配置
して、複数個の抵抗の中から内部回路に適合した抵抗を
選択できるので、回路の特性を充分に生かせることがで
きると同時に、最も効果の期待できるサージ保護抵抗を
配置することができる。
【０００９】
【実施例】図１は本発明の一実施例によるアナログアレ
イ方式集積回路装置を示すパターンレイアウトの構成図
であり、図において、１〜６は上記従来のパターンレイ
アウト構成と全く同一のものである。７，８，９，１０
は相互に構造または形状の異なる保護抵抗である。
イ方式集積回路装置を示すパターンレイアウトの構成図
であり、図において、１〜６は上記従来のパターンレイ
アウト構成と全く同一のものである。７，８，９，１０
は相互に構造または形状の異なる保護抵抗である。
【００１０】次に作用，効果について説明する。この実
施例においては、マスター工程において予め複数個の抵
抗７〜１０が形成されており、コンタクトホール５，６
及びアルミ配線３，４を配線工程のみでその配置を変え
ることができる。このため、内部回路に適合した保護抵
抗を７〜１０より選択することにより、内部回路に影響
を及ぼすことなく、サージに対する保護を行なうことが
できる。
施例においては、マスター工程において予め複数個の抵
抗７〜１０が形成されており、コンタクトホール５，６
及びアルミ配線３，４を配線工程のみでその配置を変え
ることができる。このため、内部回路に適合した保護抵
抗を７〜１０より選択することにより、内部回路に影響
を及ぼすことなく、サージに対する保護を行なうことが
できる。
【００１１】なお、上記実施例では抵抗７〜１０を、同
一構造で形状のみが相互に異なるようにすることによ
り、各抵抗に相異なる抵抗値を持たせるようにしたが、
例えば拡散抵抗と金属抵抗という具合に、各抵抗の構造
を変えることにより異なる抵抗値を持たせるようにして
もよく、上記実施例と同様の効果を奏する。この場合、
各抵抗の形状は必ずしも同一でなくてもよいことは言う
までもない。
一構造で形状のみが相互に異なるようにすることによ
り、各抵抗に相異なる抵抗値を持たせるようにしたが、
例えば拡散抵抗と金属抵抗という具合に、各抵抗の構造
を変えることにより異なる抵抗値を持たせるようにして
もよく、上記実施例と同様の効果を奏する。この場合、
各抵抗の形状は必ずしも同一でなくてもよいことは言う
までもない。
【００１２】また、上記実施例では、配線工程におい
て、コンタクトホールを配置しない部分はアルミ配線を
配置することができ、未使用の保護抵抗の上はアルミ配
線領域として使用することができる。
て、コンタクトホールを配置しない部分はアルミ配線を
配置することができ、未使用の保護抵抗の上はアルミ配
線領域として使用することができる。
【００１３】
【発明の効果】以上のように、この発明に係るアナログ
アレイ方式集積回路装置によれば、保護抵抗を複数個配
置したので、その保護抵抗の中から内部回路に適合した
抵抗値，構造を持つものを配線工程のみで選択すること
ができ、広範囲のアナログアレイ回路構成に対応できる
アナログアレイ用サージ保護抵抗を得られる効果があ
る。
アレイ方式集積回路装置によれば、保護抵抗を複数個配
置したので、その保護抵抗の中から内部回路に適合した
抵抗値，構造を持つものを配線工程のみで選択すること
ができ、広範囲のアナログアレイ回路構成に対応できる
アナログアレイ用サージ保護抵抗を得られる効果があ
る。
【図面の簡単な説明】
【図１】この発明の一実施例によるアナログアレイ方式
集積回路装置のパターンレイアウト構成図である。
集積回路装置のパターンレイアウト構成図である。
【図２】従来のアナログアレイ方式集積回路装置のパタ
ーンレイアウト構成図である。
ーンレイアウト構成図である。
【符号の説明】 １ ボンディングパット ２ 分離拡散 ３，４ アルミ配線 ５，６ コンタクトホール ７，８，９，１０ 保護抵抗
Claims (1)
- 【請求項１】 集積回路チップ上に予め形成されたアナ
ログ回路素子を、配線工程にて適宜接続して所要の回路
を得るようにしたアナログアレイ方式集積回路装置にお
いて、 サージ保護抵抗として構造または形状の異なる抵抗を複
数個配置しておき、 配線工程のみでその抵抗を選択可能としたことを特徴と
するアナログアレイ方式集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6022691A JPH05160347A (ja) | 1991-03-25 | 1991-03-25 | アナログアレイ方式集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6022691A JPH05160347A (ja) | 1991-03-25 | 1991-03-25 | アナログアレイ方式集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160347A true JPH05160347A (ja) | 1993-06-25 |
Family
ID=13136045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6022691A Pending JPH05160347A (ja) | 1991-03-25 | 1991-03-25 | アナログアレイ方式集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160347A (ja) |
-
1991
- 1991-03-25 JP JP6022691A patent/JPH05160347A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006100826A (ja) | 集積回路の抵抗体の抵抗値を調整する構造および方法 | |
| US5693973A (en) | Protection structure of semiconductor integrated circuit | |
| JP3787591B2 (ja) | 抵抗回路 | |
| EP0021661B1 (en) | Semiconductor master-slice device | |
| JPH05160347A (ja) | アナログアレイ方式集積回路装置 | |
| KR100730231B1 (ko) | 반도체 장치 | |
| JPH11220093A (ja) | 半導体集積回路 | |
| JPS6124251A (ja) | 半導体装置 | |
| JP2000174211A (ja) | 半導体トリミング装置とそのトリミング方法 | |
| JPH0541568A (ja) | プリント基板のパターン配置方法 | |
| JP2929784B2 (ja) | 半導体集積回路装置 | |
| JPH06232345A (ja) | 半導体デバイスにおける静電破壊防止回路およびその形成方法 | |
| JP2878765B2 (ja) | 半導体装置 | |
| JPS5879743A (ja) | モノリシツク集積回路 | |
| JP2959176B2 (ja) | アナログマスタスライス型半導体装置 | |
| JP2710357B2 (ja) | 集積回路装置 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JP2000294732A (ja) | 半導体装置 | |
| KR960002096B1 (ko) | 정전 방전 보호 기능을 가지는 반도체 장치 | |
| JPS5951558A (ja) | 半導体装置 | |
| JPH03152969A (ja) | マスタースライス集積回路の構成方法 | |
| JP2624280B2 (ja) | Ｉｉｌ素子 | |
| JPH06178445A (ja) | 半導体装置の入出力保護回路 | |
| JPH02172257A (ja) | マスタースライス方式集積回路装置 | |
| JPS62242351A (ja) | 半導体装置 |