JP2710357B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP2710357B2 JP2710357B2 JP63246511A JP24651188A JP2710357B2 JP 2710357 B2 JP2710357 B2 JP 2710357B2 JP 63246511 A JP63246511 A JP 63246511A JP 24651188 A JP24651188 A JP 24651188A JP 2710357 B2 JP2710357 B2 JP 2710357B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- chip
- circuit device
- terminals
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に関し、特に１枚の集積回路ウ
ェハ上に複数の種類の異なるチップを有する集積回路装
置に関する。
ェハ上に複数の種類の異なるチップを有する集積回路装
置に関する。
一般に、集積回路装置の製造に際して１枚の集積回路
ウェハ上に複数の種類の異なるチップを形成する方法を
とることがある。この場合、夫々のチップに適した機能
試験を行うためには、夫々チップの種類を正確に認識す
る必要がある。従来、この認識を行うために、第３図に
示すように、各来チップの出力バッファブロックＭを配
設している箇所に一対の測定端子T21，T22を設け、これ
らの端子間に各チップで相違する値の抵抗体Ｒを接続す
る構成（特開昭58−176966号）がとられている。
ウェハ上に複数の種類の異なるチップを形成する方法を
とることがある。この場合、夫々のチップに適した機能
試験を行うためには、夫々チップの種類を正確に認識す
る必要がある。従来、この認識を行うために、第３図に
示すように、各来チップの出力バッファブロックＭを配
設している箇所に一対の測定端子T21，T22を設け、これ
らの端子間に各チップで相違する値の抵抗体Ｒを接続す
る構成（特開昭58−176966号）がとられている。
この構成では、機能試験前に両測定端子T21，T22間の
抵抗値を測定すれば、その抵抗値に基づいてチップの種
類を認識することが可能となる。
抵抗値を測定すれば、その抵抗値に基づいてチップの種
類を認識することが可能となる。
上述した従来の構成では、抵抗体Ｒを内部回路の一部
として構成する必要があるため、この抵抗体を設計する
ための手間がかかるという問題がある。また、この抵抗
体が占める領域だけ内部回路の配設面積が減少し、内部
回路を設計する上での障害になるという問題がある。
として構成する必要があるため、この抵抗体を設計する
ための手間がかかるという問題がある。また、この抵抗
体が占める領域だけ内部回路の配設面積が減少し、内部
回路を設計する上での障害になるという問題がある。
本発明はこのような問題を解消して簡単に設計でき、
かつ内部回路面積を低減することがない集積回路装置を
提供することを目的とする。
かつ内部回路面積を低減することがない集積回路装置を
提供することを目的とする。
本発明の集積回路装置は、１枚の半導体ウェハに形成
された異なる複数の種類の集積回路チップは、各チップ
が有する電極端子のうちの特定の電極端子がフローティ
ング状態の測定端子として構成され、かつこの測定端子
は異なる種類のチップ間でそれぞれ異なる位置に配置さ
れている。
された異なる複数の種類の集積回路チップは、各チップ
が有する電極端子のうちの特定の電極端子がフローティ
ング状態の測定端子として構成され、かつこの測定端子
は異なる種類のチップ間でそれぞれ異なる位置に配置さ
れている。
上述した構成では、フローティング状態の測定端子を
判別することで、各チップの種類を認識でき、内部回路
の一部を抵抗体を形成する手間を省き、また内部回路を
使用しない分チップ面積を有効に使用できるようにす
る。
判別することで、各チップの種類を認識でき、内部回路
の一部を抵抗体を形成する手間を省き、また内部回路を
使用しない分チップ面積を有効に使用できるようにす
る。
次に、本発明を図面に参照して説明する。
第１図は本発明の一実施例の要部の平面図、第２図は
半導体ウェハの全体平面図である。なお、この実施例で
は４種の異なるチップを同一ウェハに形成した例を示し
ている。
半導体ウェハの全体平面図である。なお、この実施例で
は４種の異なるチップを同一ウェハに形成した例を示し
ている。
第２図において、１枚の半導体ウェハＷには枡目状に
多数個の集積回路チップを形成しているが、ここでは種
類の異なる４種のチップＡ〜Ｄを四角位置に配列形成し
ている。
多数個の集積回路チップを形成しているが、ここでは種
類の異なる４種のチップＡ〜Ｄを四角位置に配列形成し
ている。
第１図に第２図の鎖線領域を拡大して示す。図におい
て、第１の種類のチップＡはその周辺部に配設した電極
端子Ｔに対して全て入出力バッファブロックＭを配置し
ている。これに対し、第２の種類のチップＢは周辺部に
設けた電極端子Ｔのうち、１の箇所に設けた電極端子に
は入出力バッファブロックＭを配置せず、この電極端子
をフローティング状態の測定端子T11として構成してい
る。同様にして、第３の種類のチップＣは２の箇所に設
けた電極端子に入出力バッファブロックＭを配置せず、
この電極端子をフローティング状態の測定端子T12とし
て構成している。更に、第４の種類のチップＤは３の箇
所に設けた電極端子に入出力バッファブロックＭを配置
せず、この電極端子をフローティング状態の測定端子T
13として構成している。
て、第１の種類のチップＡはその周辺部に配設した電極
端子Ｔに対して全て入出力バッファブロックＭを配置し
ている。これに対し、第２の種類のチップＢは周辺部に
設けた電極端子Ｔのうち、１の箇所に設けた電極端子に
は入出力バッファブロックＭを配置せず、この電極端子
をフローティング状態の測定端子T11として構成してい
る。同様にして、第３の種類のチップＣは２の箇所に設
けた電極端子に入出力バッファブロックＭを配置せず、
この電極端子をフローティング状態の測定端子T12とし
て構成している。更に、第４の種類のチップＤは３の箇
所に設けた電極端子に入出力バッファブロックＭを配置
せず、この電極端子をフローティング状態の測定端子T
13として構成している。
したがって、この構成によれば、通常入出力バッファ
ブロックＭは入力保護抵抗（通常数ＫΩ位）を有してい
るため、チップＡの電極端子Ｔではこの入力保護抵抗の
抵抗値が測定できる。これに対し、チップB,C,Dでは、
測定端子T11，T12，T13はフローティング状態、即ちオ
ープンの状態であり、これらの測定端子における抵抗値
は略無限大となる。このため、これらの端子とグランド
との間に電流を印加し、電圧を測定して各端子における
抵抗値を測定すれば、無限大の抵抗値となる電極位置を
判別でき、これから現在測定しているチップが第１〜第
４のいずれの種類のチップであるか認識することが可能
となる。
ブロックＭは入力保護抵抗（通常数ＫΩ位）を有してい
るため、チップＡの電極端子Ｔではこの入力保護抵抗の
抵抗値が測定できる。これに対し、チップB,C,Dでは、
測定端子T11，T12，T13はフローティング状態、即ちオ
ープンの状態であり、これらの測定端子における抵抗値
は略無限大となる。このため、これらの端子とグランド
との間に電流を印加し、電圧を測定して各端子における
抵抗値を測定すれば、無限大の抵抗値となる電極位置を
判別でき、これから現在測定しているチップが第１〜第
４のいずれの種類のチップであるか認識することが可能
となる。
したがって、この認識を行った上で、各チップの夫々
所定の測定条件でのテストを行えば、各チップの良否の
判定を適切に行うことができる。
所定の測定条件でのテストを行えば、各チップの良否の
判定を適切に行うことができる。
なお、上述の実施例ではチップＢ〜Ｄにおいて電極端
子に入出力バッファブロックＭを接続しないことで測定
端子T11，T12，T13を構成しているが、これらの電極端
子を絶縁膜で覆うことで、該当端子における抵抗値を無
限大にするようにしてもよい。また、入出力バッファブ
ロック全体を絶縁層で覆うようにしてもよい。
子に入出力バッファブロックＭを接続しないことで測定
端子T11，T12，T13を構成しているが、これらの電極端
子を絶縁膜で覆うことで、該当端子における抵抗値を無
限大にするようにしてもよい。また、入出力バッファブ
ロック全体を絶縁層で覆うようにしてもよい。
以上説明したように本発明は、異なる種類のチップ
に、フローティング状態の測定端子を夫々異なる位置に
形成しているので、略無限大となる抵抗値の測定端子を
判別することで、各チップの種類を認識することが可能
となり、内部回路の一部に抵抗体を形成する手間を省
き、また内部回路を使用しない分チップ面積を有効に使
用できるという効果がある。
に、フローティング状態の測定端子を夫々異なる位置に
形成しているので、略無限大となる抵抗値の測定端子を
判別することで、各チップの種類を認識することが可能
となり、内部回路の一部に抵抗体を形成する手間を省
き、また内部回路を使用しない分チップ面積を有効に使
用できるという効果がある。
第１図は本発明の一実施例の要部の拡大平面図、第２図
は第１図の集積回路装置を含む半導体ウェハの平面図、
第３図は従来の集積回路装置の平面図である。 Ｗ…半導体ウェハ、Ａ〜Ｄ…集積回路チップ、Ｔ…電極
端子、T11〜T13…測定端子、T21〜T22…従来の測定端
子、Ｒ…抵抗体。
は第１図の集積回路装置を含む半導体ウェハの平面図、
第３図は従来の集積回路装置の平面図である。 Ｗ…半導体ウェハ、Ａ〜Ｄ…集積回路チップ、Ｔ…電極
端子、T11〜T13…測定端子、T21〜T22…従来の測定端
子、Ｒ…抵抗体。
Claims (1)
- 【請求項１】１枚の半導体ウェハに異なる複数の種類の
集積回路チップを配置した集積回路装置において、各チ
ップが有する電極端子のうちの特定の電極端子がフロー
ティング状態の測定端子として構成され、かつこの測定
端子は異なる種類のチップ間でそれぞれ異なる位置に配
置されていることを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246511A JP2710357B2 (ja) | 1988-09-30 | 1988-09-30 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246511A JP2710357B2 (ja) | 1988-09-30 | 1988-09-30 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0294539A JPH0294539A (ja) | 1990-04-05 |
| JP2710357B2 true JP2710357B2 (ja) | 1998-02-10 |
Family
ID=17149480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63246511A Expired - Fee Related JP2710357B2 (ja) | 1988-09-30 | 1988-09-30 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710357B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05144905A (ja) * | 1991-05-31 | 1993-06-11 | Sharp Corp | 半導体装置とそれのテスト方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107531A (ja) * | 1982-12-13 | 1984-06-21 | Hitachi Ltd | 半導体検査方法 |
| JPS6313341A (ja) * | 1986-07-03 | 1988-01-20 | Nec Corp | 半導体集積回路とその試験方法 |
-
1988
- 1988-09-30 JP JP63246511A patent/JP2710357B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0294539A (ja) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030154456A1 (en) | Resistor circuit | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| JP2710357B2 (ja) | 集積回路装置 | |
| JPH07122604A (ja) | 半導体集積回路装置 | |
| JPH05335117A (ja) | チップネットワーク抵抗器 | |
| JPS6216009B2 (ja) | ||
| JPH03180047A (ja) | 集積回路及びその製造方法 | |
| JPS58144A (ja) | 半導体装置 | |
| US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JPH01217976A (ja) | 縦型電界効果トランジスタおよびその選別・組立方法 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JPH09199565A (ja) | プロセス監視回路 | |
| JP2765467B2 (ja) | 半導体集積回路装置 | |
| JP2890682B2 (ja) | 半導体装置 | |
| JPS6333665A (ja) | コンタクト抵抗測定パタ−ン | |
| JPH06252234A (ja) | 半導体装置 | |
| JPH05136243A (ja) | エージング等テスト用パターンを付加した半導体ウエハー | |
| JPS63226942A (ja) | リニアアレイ | |
| JPH0153513B2 (ja) | ||
| JPS634922B2 (ja) | ||
| JPH01216552A (ja) | マスタースライス半導体集積回路 | |
| JPH0388343A (ja) | 半導体素子 | |
| JPH0435907B2 (ja) | ||
| JPH05251519A (ja) | 半導体デバイス測定用テスター | |
| JPH036053A (ja) | トリミング抵抗およびその抵抗値の調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |