JPS59107531A - 半導体検査方法 - Google Patents
半導体検査方法Info
- Publication number
- JPS59107531A JPS59107531A JP21684682A JP21684682A JPS59107531A JP S59107531 A JPS59107531 A JP S59107531A JP 21684682 A JP21684682 A JP 21684682A JP 21684682 A JP21684682 A JP 21684682A JP S59107531 A JPS59107531 A JP S59107531A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- pellet
- test
- wiring pattern
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体検査方法、特に、ペレットの良否の判定
やグレード分けをペレット単位で自動的に確実に行うこ
とのできる半導体検査方法に関する。
やグレード分けをペレット単位で自動的に確実に行うこ
とのできる半導体検査方法に関する。
一般に、半導体装置の製造過程におけるウェハの処理工
程では、プローブ検査、外観検査等の多数の検査項目が
要求され、集積回路の微−細化の傾向に伴って、検査は
ますまず多種多様となりかつ厳格さが必要となって来て
いる。
程では、プローブ検査、外観検査等の多数の検査項目が
要求され、集積回路の微−細化の傾向に伴って、検査は
ますまず多種多様となりかつ厳格さが必要となって来て
いる。
そこで、従来は、ウェハのペレットに対してプローブ検
査を施して良否を判定し、ペレット上に赤インクでマー
クを付けた後、外観検査を行い、両検査共に合格したペ
レットをピックアップして組立作業を行っている。しか
し、この従来方法では、ペレットに赤インクでマークを
付けるため、自動化が困難であり、検査精度にも難点が
ある。
査を施して良否を判定し、ペレット上に赤インクでマー
クを付けた後、外観検査を行い、両検査共に合格したペ
レットをピックアップして組立作業を行っている。しか
し、この従来方法では、ペレットに赤インクでマークを
付けるため、自動化が困難であり、検査精度にも難点が
ある。
また、別の従来技術として、プローブ検査、外観検査等
の結果をディスク、テープに記録し、ウェハと一緒に流
す方法がある。しかし、この従来方法の場合、ウェハ上
の各ペレットとディスクまたはテープのデータとが完全
に対応するためには管理が弗素に面倒である七に、検査
結果の記録のために大容量のメモリが必要となり、コス
トもかさむ等の問題がある。
の結果をディスク、テープに記録し、ウェハと一緒に流
す方法がある。しかし、この従来方法の場合、ウェハ上
の各ペレットとディスクまたはテープのデータとが完全
に対応するためには管理が弗素に面倒である七に、検査
結果の記録のために大容量のメモリが必要となり、コス
トもかさむ等の問題がある。
本発明の目的は、前記従来技術の問題点を解決し、ペレ
ットの良否判定、グレート分けを自動化でき、しかも別
の記録手段を必要とせずに後工程°ζノヘレノ１一単位
での処理、管理を行うことのできる半導体検査方法を提
供することにある。
ットの良否判定、グレート分けを自動化でき、しかも別
の記録手段を必要とせずに後工程°ζノヘレノ１一単位
での処理、管理を行うことのできる半導体検査方法を提
供することにある。
以下、本発明を図面に示す実施例にしたがって詳細に説
明する。
明する。
第１図は本発明による半導体検査方法の一実施例を示ず
ウェハの平面図であり、第２図はその１つのペレノ１〜
の拡大斜視図である。
ウェハの平面図であり、第２図はその１つのペレノ１〜
の拡大斜視図である。
本実施例はウェハ１−ヒの各ペレット２の１つのコーナ
一部分に検査用配線パターン３が形成されている。
一部分に検査用配線パターン３が形成されている。
この検査用配線パターン３はウェハ処理の最終過程にお
けるアルミニウムのホトリソグラフィ工程で形成される
。
けるアルミニウムのホトリソグラフィ工程で形成される
。
本実施例の検査用配線パターン３は第３図に示すように
、４（ｌｌｉＩの検査パッド４．４ａ、４ｂ、４Ｃ１を
くし状の細い溶断可能な接続路５．５ａ、５ｂ、５Ｃで
互いに導電接続した平面構造よりなる。検査パット４．
４ａ、４ｂ、４Ｃはその２つの間にたとえはプローブを
当てて導通または不導通を検出するもので、接続路５．
５ａ、５ｂ、５Ｃは検査不良の時はたとえばレーサー光
や電圧の印加で溶断される。
、４（ｌｌｉＩの検査パッド４．４ａ、４ｂ、４Ｃ１を
くし状の細い溶断可能な接続路５．５ａ、５ｂ、５Ｃで
互いに導電接続した平面構造よりなる。検査パット４．
４ａ、４ｂ、４Ｃはその２つの間にたとえはプローブを
当てて導通または不導通を検出するもので、接続路５．
５ａ、５ｂ、５Ｃは検査不良の時はたとえばレーサー光
や電圧の印加で溶断される。
検査パット４．４ａ、４ｂ、４Ｃのうら検査パット４は
共ｊｍのパッドであり、残りの検査パット４ａ、４ｂ、
４Ｃはそれぞれたとえばプローブ検査、外観検査の如く
ペレット２にりＪして実施される各検査のためのもので
ある。したがって、本実施例では例示的に３種類までの
検査を行うよう構成されているが、４種類以上の検査を
行う必要がある場合には、検査パットと接続路の個数を
増大さゼればよ（、容易に可能である。
共ｊｍのパッドであり、残りの検査パット４ａ、４ｂ、
４Ｃはそれぞれたとえばプローブ検査、外観検査の如く
ペレット２にりＪして実施される各検査のためのもので
ある。したがって、本実施例では例示的に３種類までの
検査を行うよう構成されているが、４種類以上の検査を
行う必要がある場合には、検査パットと接続路の個数を
増大さゼればよ（、容易に可能である。
次に、本実施例によりペレノｌ−の検査を行う場合につ
い”ζ説明Ｊ−る。
い”ζ説明Ｊ−る。
〕ことえば、まず最初にペレット２に対してプローブ検
査を行うとすると、その検査結果が合格の場合には検査
用配線パターン３はそのままであるが、不合格の場合に
は不良ペレットとして、たとえばレーザー光の照射また
は電圧の印加により第３図に二点鎖線の円Ａで示す溶断
部において接続路５ａを溶断する。それにより、検査パ
ｙ Ｆ’ ４ ａは他の検査パット４．４ｂ、４ｃがら
分断され、不導通状態となる。したがって、たとえば後
工程において検査パッド４と４ａとにプローブを当てる
と両パッド４．４ａは不導通であるので、それによって
そのペレット２はプローブ検査に不合格であったことが
わかり、そのペレット２を組立作業から除外することが
できる。
査を行うとすると、その検査結果が合格の場合には検査
用配線パターン３はそのままであるが、不合格の場合に
は不良ペレットとして、たとえばレーザー光の照射また
は電圧の印加により第３図に二点鎖線の円Ａで示す溶断
部において接続路５ａを溶断する。それにより、検査パ
ｙ Ｆ’ ４ ａは他の検査パット４．４ｂ、４ｃがら
分断され、不導通状態となる。したがって、たとえば後
工程において検査パッド４と４ａとにプローブを当てる
と両パッド４．４ａは不導通であるので、それによって
そのペレット２はプローブ検査に不合格であったことが
わかり、そのペレット２を組立作業から除外することが
できる。
次いでベレン１−２に対してたとえば外観検査を施し、
その合否に応じてたとえば検査パッド４ｂの接続路５ｂ
をそのままにするが、あるいは溶断じて検査パッド４ｂ
を他の検査パッド４．４ａ、４（に対して不導通とする
。したがって、この場合にも、たとえば後工程で検査パ
ッド４と４ｂとの間でプローブを当てると、その導通ま
たは不導通によりペレット２の外観検査の合否がわかり
、選別のミスを起こすことを防止できる。
その合否に応じてたとえば検査パッド４ｂの接続路５ｂ
をそのままにするが、あるいは溶断じて検査パッド４ｂ
を他の検査パッド４．４ａ、４（に対して不導通とする
。したがって、この場合にも、たとえば後工程で検査パ
ッド４と４ｂとの間でプローブを当てると、その導通ま
たは不導通によりペレット２の外観検査の合否がわかり
、選別のミスを起こすことを防止できる。
さらに第３番目の検査を行う必要がある場合にも同様に
して検査結果の合否により接続路５Ｃをそのままにずろ
かあるいは溶断する。
して検査結果の合否により接続路５Ｃをそのままにずろ
かあるいは溶断する。
したがって、本実施例によれは、実際のウェハ■上で各
ペレット２毎の合否がわかり、しかも検査結果がペレノ
１−２自体の検査用配線パターン３に記録されているの
で、ディスクやテープのような別個の記録手段が不要で
あり、また後工程におりる良品ペレットの検出やグレー
１８分り等を自動化でき、ペレット単位の処理、管理を
容易に行うことができる。
ペレット２毎の合否がわかり、しかも検査結果がペレノ
１−２自体の検査用配線パターン３に記録されているの
で、ディスクやテープのような別個の記録手段が不要で
あり、また後工程におりる良品ペレットの検出やグレー
１８分り等を自動化でき、ペレット単位の処理、管理を
容易に行うことができる。
なお、本発明は前記実施例に限定されるものではなく、
たとえば本実施例をｉｌ當の記録方式と併用してもよい
。
たとえば本実施例をｉｌ當の記録方式と併用してもよい
。
また、ウェハ処理工程の途中で検査を行うような場合に
は、アルミニウムのホトリソグラフィによる検査用配線
パターン３を形成する代りに、ペレット２の一ノーイｌ
ライド膜またはＣＶＤ膜（蒸着膜）等を検査用パターン
として利用し、これらの膜に孔をあけること等により検
査結果の合否をペレ、１・自体の物理的または化学的破
壊によりペレット自体に記録することができる。さらに
、検査用配線パターンとしてダミーゲ−１−を別に作っ
ておき、検査結果に応してそのダミーゲートに電圧を印
加して破壊し、その後の工程で該ダミーゲートの状態を
検出して良否の判定を行うようにすること等も可能であ
る。
は、アルミニウムのホトリソグラフィによる検査用配線
パターン３を形成する代りに、ペレット２の一ノーイｌ
ライド膜またはＣＶＤ膜（蒸着膜）等を検査用パターン
として利用し、これらの膜に孔をあけること等により検
査結果の合否をペレ、１・自体の物理的または化学的破
壊によりペレット自体に記録することができる。さらに
、検査用配線パターンとしてダミーゲ−１−を別に作っ
ておき、検査結果に応してそのダミーゲートに電圧を印
加して破壊し、その後の工程で該ダミーゲートの状態を
検出して良否の判定を行うようにすること等も可能であ
る。
以上説明したように、本発明によれば、ペレットの良否
やグレード分は等をウェハ」二で各ペレット単位で判定
し、別の記録手段を必要とすることなく後工程でのペレ
ットの処理や管理をペレット単位で行うことができ、ま
た自動化が可能であり、選別ミスを防止することもでき
る。
やグレード分は等をウェハ」二で各ペレット単位で判定
し、別の記録手段を必要とすることなく後工程でのペレ
ットの処理や管理をペレット単位で行うことができ、ま
た自動化が可能であり、選別ミスを防止することもでき
る。
第１図は本発明による半導体検査方法の一実施例を示ず
ウェハの平面図、 第２図はペレットの拡大斜視図、 第３図は検査用配線パターンの一実施例の拡大平面図で
ある。 Ｉ−・・ウェハ、２・・・ペレット、３・・・検査用配
線パターン、４．４ａ、４ｂ、４ｃｍ −・検査バット
、５．５ａ、５ｂ、５ｃ・・・溶断可能な接続路。
ウェハの平面図、 第２図はペレットの拡大斜視図、 第３図は検査用配線パターンの一実施例の拡大平面図で
ある。 Ｉ−・・ウェハ、２・・・ペレット、３・・・検査用配
線パターン、４．４ａ、４ｂ、４ｃｍ −・検査バット
、５．５ａ、５ｂ、５ｃ・・・溶断可能な接続路。
Claims (1)
- 【特許請求の範囲】 １、半導体素子の検査方法において、ウェハ上の各ペレ
ソ１−の一部分に１個または複数個の検査用パターンを
設け、検査結果に合せて前記検査用パターンの所定部分
を破壊しておき、その検査用パターンを用いて後工程で
のペレットの処理、管理を行うことを特徴とする半導体
検査方法。 ２、検査用パターンは、ウェハのアルミニウムホ１−リ
ソグラフイエ程で形成されたアルミニウムの検査用配線
パターンよりなり、この検査用配線パターンは、複数個
の検査パッドを分断可能な接続路で接続してなり、検査
結果に応じてこの接続路を分断することを特徴とする特
許請求の範囲第１項記載の半導体検査方法。 ３、検査用バクーンとしてナイトライド膜または蒸着膜
等を使用し、検査結果に応じて前記膜の所定部分に孔を
あけることを特徴とする特許請求の範囲第１項記載の半
導体検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21684682A JPS59107531A (ja) | 1982-12-13 | 1982-12-13 | 半導体検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21684682A JPS59107531A (ja) | 1982-12-13 | 1982-12-13 | 半導体検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59107531A true JPS59107531A (ja) | 1984-06-21 |
Family
ID=16694819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21684682A Pending JPS59107531A (ja) | 1982-12-13 | 1982-12-13 | 半導体検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59107531A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0294539A (ja) * | 1988-09-30 | 1990-04-05 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
-
1982
- 1982-12-13 JP JP21684682A patent/JPS59107531A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0294539A (ja) * | 1988-09-30 | 1990-04-05 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279923B2 (en) | LSI inspection method and defect inspection data analysis apparatus | |
| US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
| Zorian | A universal testability strategy for multi-chip modules based on BIST and boundary-scan | |
| JPH0772206A (ja) | Ｌｓｉ検査装置及び方法 | |
| JPS59107531A (ja) | 半導体検査方法 | |
| US6401048B2 (en) | Circuit trace probe and method | |
| US7571399B2 (en) | Process for checking the quality of the metallization of a printed circuit | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| Sabate et al. | Maximizing ATPG Diagnosis Resolution on Unique Single Failing Devices | |
| JPS58210575A (ja) | 電子回路パツケ−ジの故障診断方法 | |
| JPH06104322A (ja) | 半導体ウエハ及び半導体ウエハの試験方法 | |
| JP2822738B2 (ja) | 半導体ｉｃの検査方法 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPH02238645A (ja) | ウェハー | |
| US8519731B1 (en) | Determination of whether a line is open or shorted in an integrated circuit | |
| JPS61190955A (ja) | 配線パタ−ンの検査方法及びその検査装置 | |
| JP2003077972A (ja) | 半導体装置の製造方法 | |
| KR100203930B1 (ko) | 패드가 형성된 금속 배선을 갖는 반도체 칩 | |
| JPH02260696A (ja) | 多層プリント基板の検査方法 | |
| JPH0424937A (ja) | 欠陥検査装置およびそれを備えたプローバ | |
| Krott | Methodology for identification of process-induced electrically active defects | |
| JPH05341011A (ja) | テスト生成方法 | |
| JPS615539A (ja) | 半導体装置 | |
| JPS61290734A (ja) | 半導体装置およびその製造方法 | |
| JPH0316781B2 (ja) |