JPS61190955A - 配線パタ−ンの検査方法及びその検査装置 - Google Patents
配線パタ−ンの検査方法及びその検査装置Info
- Publication number
- JPS61190955A JPS61190955A JP60030383A JP3038385A JPS61190955A JP S61190955 A JPS61190955 A JP S61190955A JP 60030383 A JP60030383 A JP 60030383A JP 3038385 A JP3038385 A JP 3038385A JP S61190955 A JPS61190955 A JP S61190955A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring pattern
- terminals
- inspection
- inspecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は配線チップ(あるいは配線基板)やコントロー
ル・コラプス・ボンデインク(以下、CCBと略称する
。)採用のLSIチップなどの配線パターンの検査方法
及びその検査装置に関するものである。
ル・コラプス・ボンデインク(以下、CCBと略称する
。)採用のLSIチップなどの配線パターンの検査方法
及びその検査装置に関するものである。
(W景技術〕
現在、マルチチップモジュール(一般にはメモリモジュ
ールなどと呼ばれている。)の開発が丘われているが、
このマルチチップモジュールは配線チップ(あるいは配
線基板)にロジックやメモリのLSIをのせて一つのL
SIにしたものである。
ールなどと呼ばれている。)の開発が丘われているが、
このマルチチップモジュールは配線チップ(あるいは配
線基板)にロジックやメモリのLSIをのせて一つのL
SIにしたものである。
この配線チップは、第5図に示すように配線チップ1の
基板上に配設したワイヤポンディングパッド2とCCB
パッド3間、あるいはCCBパッド3相互間に配線4が
施され、更にはんだバンプ3′を利用して1点MvAで
示すようにメモリLSI5やロジックLSI6が取り付
けられ複雑なシステム化実装を可能としたものである。
基板上に配設したワイヤポンディングパッド2とCCB
パッド3間、あるいはCCBパッド3相互間に配線4が
施され、更にはんだバンプ3′を利用して1点MvAで
示すようにメモリLSI5やロジックLSI6が取り付
けられ複雑なシステム化実装を可能としたものである。
ところで、配線4の開放(オーブン)および短絡(ショ
ート)のチェックは、先ずメモリやロジックのLSI5
.6の取り付は前に行う必要がある。そこで、前述のよ
うに配線4を施した後、隣合う2つのCCBパッド3を
すべて第6図に示すようにはんだブリッジ7によりショ
ートし、その後、ポンディングパッド2にプローバのプ
ローブを当てて、ポンディングパッド2側から配線4の
オーブン/ショートの検査をすることでチェックしてい
る。そして実際の実装時には第6図のはんだブリッジ7
に対しはんだリフロー処理(熱処理)を行って、第7図
に示すように隣合うCCBパッド3間に形成されたはん
だブリッジ7をすべて切りオーブン状態とする。そして
形成されたはんだバンブ上に各LSI5.6をのせてシ
ステム化実装を行う。
ート)のチェックは、先ずメモリやロジックのLSI5
.6の取り付は前に行う必要がある。そこで、前述のよ
うに配線4を施した後、隣合う2つのCCBパッド3を
すべて第6図に示すようにはんだブリッジ7によりショ
ートし、その後、ポンディングパッド2にプローバのプ
ローブを当てて、ポンディングパッド2側から配線4の
オーブン/ショートの検査をすることでチェックしてい
る。そして実際の実装時には第6図のはんだブリッジ7
に対しはんだリフロー処理(熱処理)を行って、第7図
に示すように隣合うCCBパッド3間に形成されたはん
だブリッジ7をすべて切りオーブン状態とする。そして
形成されたはんだバンブ上に各LSI5.6をのせてシ
ステム化実装を行う。
また、配線チップ1の選別には、前述したはんだブリッ
ジで隣合うCCBバフド3をすべてショートした際の第
1のテスト結果と、はんだリフロー処理によりすべての
はんだブリッジがオープン状態となった際の第2のテス
ト結果とから、配線チップ1の良否を判別している。従
って、判別工程は、第1のテスト−熱処理−第2のテス
トというような工程となり判別工程が長く判別に時間が
かかる。さらに熱処理を1個の配線チップ1に対応した
ウェハ単位で行っている現状では、はんだブリッジ7で
すべてのCCBバッド3間をショートしたときのテスト
結果と、すべてのCCBパッド3間をオーブンしたとき
のテスト結果とから配線チップ1の良否が判断されるが
、テスト条件が2つしかないことから配線パターンのテ
ストパスの活性化ができない。従って次のように配線の
不良検出ができない場合がある。即ち熱処理前の状態が
第8図のような場合には、CCBパッドB部分とCCB
パッドC部分がショートし、また0088710部分と
E部分とがショートしており、このためポンディングパ
ッドAとポンディングパッドFとがショート状態にある
(第9図(a)参照)。従ってこのときポンディングパ
ッドAとGlGとFにプローブ検査を行い、ポンディン
グパッドGに接続された配線4aと配線4bとのショー
トの有無、またポンディングパッドAとH,HとFにプ
ローブ検査を行い、ポンディングパッドHに接続された
配線4cと配線4dとのシs−トの有無が夫々検出でき
る。ところが、熱処理を行うと、CCBバフドB、0間
、CCBパッドD、 E間が夫々オーブン状態となり
このオープン状態でのテスト結果からも、前述の熱処理
前のテスト結果からも、配m4bと40のショートを検
出することができない。このように配線の不良検出がで
きない場合があり不良検出率が低い。
ジで隣合うCCBバフド3をすべてショートした際の第
1のテスト結果と、はんだリフロー処理によりすべての
はんだブリッジがオープン状態となった際の第2のテス
ト結果とから、配線チップ1の良否を判別している。従
って、判別工程は、第1のテスト−熱処理−第2のテス
トというような工程となり判別工程が長く判別に時間が
かかる。さらに熱処理を1個の配線チップ1に対応した
ウェハ単位で行っている現状では、はんだブリッジ7で
すべてのCCBバッド3間をショートしたときのテスト
結果と、すべてのCCBパッド3間をオーブンしたとき
のテスト結果とから配線チップ1の良否が判断されるが
、テスト条件が2つしかないことから配線パターンのテ
ストパスの活性化ができない。従って次のように配線の
不良検出ができない場合がある。即ち熱処理前の状態が
第8図のような場合には、CCBパッドB部分とCCB
パッドC部分がショートし、また0088710部分と
E部分とがショートしており、このためポンディングパ
ッドAとポンディングパッドFとがショート状態にある
(第9図(a)参照)。従ってこのときポンディングパ
ッドAとGlGとFにプローブ検査を行い、ポンディン
グパッドGに接続された配線4aと配線4bとのショー
トの有無、またポンディングパッドAとH,HとFにプ
ローブ検査を行い、ポンディングパッドHに接続された
配線4cと配線4dとのシs−トの有無が夫々検出でき
る。ところが、熱処理を行うと、CCBバフドB、0間
、CCBパッドD、 E間が夫々オーブン状態となり
このオープン状態でのテスト結果からも、前述の熱処理
前のテスト結果からも、配m4bと40のショートを検
出することができない。このように配線の不良検出がで
きない場合があり不良検出率が低い。
なお、ウェハプローバ技術を詳しく述べである例として
は、工業調査会発行電子材料1981年11月号別冊、
昭和56年11月10日発行、P、221〜225があ
る。
は、工業調査会発行電子材料1981年11月号別冊、
昭和56年11月10日発行、P、221〜225があ
る。
本発明の目的は、テスト条件を多くして配線パターンの
テストパスの活性化を図ることができ、これにより配線
の不良検出率を向上させて信頼性の向上を図ることがで
きると共に、配線パターンが形成された基板の良否を選
別するための工程の短縮を図り、製品コストの低減を図
ることができるようにした配線パターンの検査方法及び
その検査装置を提供することにある。
テストパスの活性化を図ることができ、これにより配線
の不良検出率を向上させて信頼性の向上を図ることがで
きると共に、配線パターンが形成された基板の良否を選
別するための工程の短縮を図り、製品コストの低減を図
ることができるようにした配線パターンの検査方法及び
その検査装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、配線チップの基板上に配設したCCBバッド
やポンディングパッドの各端子間を配線して形成された
配線パターンの検査をするに当たり、チェックに必要な
CCBパッド間を検査用導電部材としてのはんだブリッ
ジにて予め接続しておき、検査時にその各はんだブリッ
ジに対し、レーザ光線照射装置によりレーザ光線を順次
照射し、その照射エネルギでチェックに必要な該当箇所
のはんだブリフジを順次切断しながら、所定箇所のポン
ディングパッド間の短絡の有無をプローバにてプローブ
検査をおこないその検出信号にもとづきテスタで配線パ
ターンの必要箇所の配線の短絡の有無をチェックできる
ようにしたもので、レーザ光線の照射ではんだブリフジ
を切る位置、順序、範囲によってテスト条件を多くする
ことができ、配線パターンのテストパスの活性化を図り
配線の不良検査率の向上、ひいては信頼性の向上を図る
ことができる。更にプローブ検査実施時に同時にはんだ
リフロー処理を行うことができるので、配線チップの良
否を選別するための工程の短縮を図ることができ、その
選別時間の短縮と製品コストの低減を図ることができる
ものである。
やポンディングパッドの各端子間を配線して形成された
配線パターンの検査をするに当たり、チェックに必要な
CCBパッド間を検査用導電部材としてのはんだブリッ
ジにて予め接続しておき、検査時にその各はんだブリッ
ジに対し、レーザ光線照射装置によりレーザ光線を順次
照射し、その照射エネルギでチェックに必要な該当箇所
のはんだブリフジを順次切断しながら、所定箇所のポン
ディングパッド間の短絡の有無をプローバにてプローブ
検査をおこないその検出信号にもとづきテスタで配線パ
ターンの必要箇所の配線の短絡の有無をチェックできる
ようにしたもので、レーザ光線の照射ではんだブリフジ
を切る位置、順序、範囲によってテスト条件を多くする
ことができ、配線パターンのテストパスの活性化を図り
配線の不良検査率の向上、ひいては信頼性の向上を図る
ことができる。更にプローブ検査実施時に同時にはんだ
リフロー処理を行うことができるので、配線チップの良
否を選別するための工程の短縮を図ることができ、その
選別時間の短縮と製品コストの低減を図ることができる
ものである。
第1図は本発明による配線パターン検査装置の一実施例
を示し、第2図および第3図は本発明による配線パター
ンの検査方法の一実施例を示すものである。以下、本発
明を配線チップの検査に適用した場合を例にとり第1図
〜第5図を参照しながら説明する。
を示し、第2図および第3図は本発明による配線パター
ンの検査方法の一実施例を示すものである。以下、本発
明を配線チップの検査に適用した場合を例にとり第1図
〜第5図を参照しながら説明する。
まず本発明が適用される配線チップ11は第5図で説明
したと同様に構成される。即ち基板の周囲にポンディン
グパッド2が、その内側にはCCBバッド3が配設され
、これらポンディングパッド2とCCBパッド3間、及
びCCBパフド3相互間に配線がなされ配線パターンが
形成されている。これらのCCBパフド3上にメモリL
SI5やロジックLSI6などが取り付けられるもので
ある。
したと同様に構成される。即ち基板の周囲にポンディン
グパッド2が、その内側にはCCBバッド3が配設され
、これらポンディングパッド2とCCBパッド3間、及
びCCBパフド3相互間に配線がなされ配線パターンが
形成されている。これらのCCBパフド3上にメモリL
SI5やロジックLSI6などが取り付けられるもので
ある。
ところで、この配線チップ11の良否の選別(判断)の
ためには、配線パターンのオープン/ショートチェック
即ち配線パターンの配線のオープン/ショートの有無を
チェックしなければならない。そこで、配線チップll
上に形成された配線パターンの検査をするに当たり、予
め各CCBパッド3のうちチェックに必要な隣合うCC
Bパッド3間を夫々検査用導電部材としてのはんだブリ
ッジ7で短絡(ショート)シておき、これらのはんだブ
リッジ7を順次部分的に切断しながら配線4のオープン
/ショートの有無をチェックする配線パターン検査装置
は次のように構成されている。
ためには、配線パターンのオープン/ショートチェック
即ち配線パターンの配線のオープン/ショートの有無を
チェックしなければならない。そこで、配線チップll
上に形成された配線パターンの検査をするに当たり、予
め各CCBパッド3のうちチェックに必要な隣合うCC
Bパッド3間を夫々検査用導電部材としてのはんだブリ
ッジ7で短絡(ショート)シておき、これらのはんだブ
リッジ7を順次部分的に切断しながら配線4のオープン
/ショートの有無をチェックする配線パターン検査装置
は次のように構成されている。
即ち、12はステージであって、このステージ12は駆
動回路13によって駆動させられ、この駆動回路はテス
タ14の制御部15によって制御されるようになってい
る。このステージ12上に配線チップ11が載置される
。この配線チップ11の載置については真空吸着方式を
用いてもよい。16は中央部に矩形状(断面形状)の貫
通孔16aを有するプローバであって、このプローバ1
6は第2図、第3図に示す如く多数のプローブ針16b
を有しており、これらのプローブ針16bの夫々が各ポ
ンディングパッド2上に対応配置されるように、各プロ
ーブ針16bが所定間隔で位置決めされている。このプ
ローバ16の中央の貫通孔16a上にエネルギ照射装置
としてのレーザ光線照射装置17が配設されている。こ
のレーザ光線照射装置17はプローバ16と一体的に構
成してもよいし、又は個別に設けてもよい。
動回路13によって駆動させられ、この駆動回路はテス
タ14の制御部15によって制御されるようになってい
る。このステージ12上に配線チップ11が載置される
。この配線チップ11の載置については真空吸着方式を
用いてもよい。16は中央部に矩形状(断面形状)の貫
通孔16aを有するプローバであって、このプローバ1
6は第2図、第3図に示す如く多数のプローブ針16b
を有しており、これらのプローブ針16bの夫々が各ポ
ンディングパッド2上に対応配置されるように、各プロ
ーブ針16bが所定間隔で位置決めされている。このプ
ローバ16の中央の貫通孔16a上にエネルギ照射装置
としてのレーザ光線照射装置17が配設されている。こ
のレーザ光線照射装置17はプローバ16と一体的に構
成してもよいし、又は個別に設けてもよい。
ところで、配線チップ11においては、ポンディングパ
ッド2の位置に対し、CCBパッド3の位置はレイアウ
トにより決定される。従ってテスタ14には予め配線チ
ップ11のCCBパッド3の位置情報を入力しておく、
又、検査時には、予め1ノーザ光線照射装置17とプロ
ーバ16と配線チップ11との位置合わせを行なう、即
ちポンディングパッド2とプローブ16bの位置合わせ
、レーザ光線の照射位置とはんだブリフジとの位置合わ
せなどを行なう、ここでは、配線チップ11の位置合わ
せが完了したものとして、以下説明する。
ッド2の位置に対し、CCBパッド3の位置はレイアウ
トにより決定される。従ってテスタ14には予め配線チ
ップ11のCCBパッド3の位置情報を入力しておく、
又、検査時には、予め1ノーザ光線照射装置17とプロ
ーバ16と配線チップ11との位置合わせを行なう、即
ちポンディングパッド2とプローブ16bの位置合わせ
、レーザ光線の照射位置とはんだブリフジとの位置合わ
せなどを行なう、ここでは、配線チップ11の位置合わ
せが完了したものとして、以下説明する。
テスタ14の制御部15はレーザ光線照射装置17に前
記CCBパッド3の位置情報に従い、切断すべき箇所の
はんだブリッジ7の位置を指示する位置命令信号にもと
づき該当箇所のCCBパッド3間のはんだブリッジ7に
対し、第1図、第2図に示す如くエネルギ線としてのレ
ーザ光線18を照射し、その照射エネルギではんだブリ
ッジ7を切断(溶断)する、このときの照射エネルギで
はんだリフロー処理され、はんだバンブ3′が形成され
る。この場合、レーザ光線照射装置17は制御部15か
らの前記CCBパッド3の位置情報にもとづく位置命令
信号にもとづき、スキャン制御される構成となっている
。第2図、第3図ではレーザ光線照射装置17とプロー
バ16とが一体的構成の場合で、装置自体を矢印19〜
22の各方向にスキャンすることができ、これによりレ
ーザ光スポット23を矢印19〜22方向にスキャンす
ることができる。従ってレーザ光線照射装置17により
レーザ光スポット23をスキャンさせて、次々に前記位
置命令信号にもとづき、該当箇所のCCBパッド3間の
はんだブリッジ7を順次溶断していく。一方プローバ1
6には制御部15から前記位置命令信号に対応した検出
命令信号が供給されており、この検出命令信号にもとづ
きプローバ16は該当箇所のプローブ16bが配置され
ている。ポンディングパッド2からの検出信号(′H,
流信号又は電圧信号)をテスタ14側の測定部24に送
出する。測定部24はこの検出信号を測定し、これを比
較部25で所定のしきい値と比較して所定のしきい値以
上なら#1″、それより小さいならsrsというように
ディジタル信号に変換し、メモリ部26に入力する。こ
のメモリ部26には、レーザ光線のスキャンに合わせて
次々に溶断されてい< CCBパッド3間の検出信号に
対応して該当する配線のショートの有無(1#。
記CCBパッド3の位置情報に従い、切断すべき箇所の
はんだブリッジ7の位置を指示する位置命令信号にもと
づき該当箇所のCCBパッド3間のはんだブリッジ7に
対し、第1図、第2図に示す如くエネルギ線としてのレ
ーザ光線18を照射し、その照射エネルギではんだブリ
ッジ7を切断(溶断)する、このときの照射エネルギで
はんだリフロー処理され、はんだバンブ3′が形成され
る。この場合、レーザ光線照射装置17は制御部15か
らの前記CCBパッド3の位置情報にもとづく位置命令
信号にもとづき、スキャン制御される構成となっている
。第2図、第3図ではレーザ光線照射装置17とプロー
バ16とが一体的構成の場合で、装置自体を矢印19〜
22の各方向にスキャンすることができ、これによりレ
ーザ光スポット23を矢印19〜22方向にスキャンす
ることができる。従ってレーザ光線照射装置17により
レーザ光スポット23をスキャンさせて、次々に前記位
置命令信号にもとづき、該当箇所のCCBパッド3間の
はんだブリッジ7を順次溶断していく。一方プローバ1
6には制御部15から前記位置命令信号に対応した検出
命令信号が供給されており、この検出命令信号にもとづ
きプローバ16は該当箇所のプローブ16bが配置され
ている。ポンディングパッド2からの検出信号(′H,
流信号又は電圧信号)をテスタ14側の測定部24に送
出する。測定部24はこの検出信号を測定し、これを比
較部25で所定のしきい値と比較して所定のしきい値以
上なら#1″、それより小さいならsrsというように
ディジタル信号に変換し、メモリ部26に入力する。こ
のメモリ部26には、レーザ光線のスキャンに合わせて
次々に溶断されてい< CCBパッド3間の検出信号に
対応して該当する配線のショートの有無(1#。
“0″)が記憶されていく。一方、メモリ部27には予
め設計通りの配線パターンの配線のショートの有無(オ
ープン/ショート情報)(#1″。
め設計通りの配線パターンの配線のショートの有無(オ
ープン/ショート情報)(#1″。
0″)が入力されている。従って比較部28で両メモリ
部26.27からの情報を比較することにより、不一致
のとき配線パターンの配線の不良が検出され、表示部2
9にその配線不良(ショート)の箇所や配線チップ11
の良否の判定結果などが表示される。また比較部28で
の比較による配線チップ11の良否の判定信号や配線不
良の判定信号などが外部へ適宜取り出せるようになって
いる。
部26.27からの情報を比較することにより、不一致
のとき配線パターンの配線の不良が検出され、表示部2
9にその配線不良(ショート)の箇所や配線チップ11
の良否の判定結果などが表示される。また比較部28で
の比較による配線チップ11の良否の判定信号や配線不
良の判定信号などが外部へ適宜取り出せるようになって
いる。
テスタ14は、制御部15、測定部24、比較25.2
B、メモリ部26,27、表示部29などからなり、こ
のテスタ14により配線チップ11の配線パターンの必
要箇所の配線の短絡の有無をチェックすることができ従
って配線チップ11の良否が判定(選別)されることに
なる。
B、メモリ部26,27、表示部29などからなり、こ
のテスタ14により配線チップ11の配線パターンの必
要箇所の配線の短絡の有無をチェックすることができ従
って配線チップ11の良否が判定(選別)されることに
なる。
以上のようにして、配線パターンの検査を行なうと、配
線チップ11上の配線パターンが第8図のような構成の
場合、CCBパッドB部分とC部分間及びCC8871
0部分とE部分間とがはんだブリッジ7によりショート
しているとき、ポンディングパッドA、F間がショート
状態となっており、ポンディングパッドAとG、又はボ
ンディングバンドFとGに対するプローブ検査からポン
ディングパッドG(ポンディングパッドGに接続された
配線4a)とのショートをチェック(検出)することが
でき、かつボンディングバンドl:H1又はボンディン
グバンドFとHに対するプローブ検査からポンディング
パッドH(ボンディングバンドHに接続された配線46
)とのショートをチェック(検出)できる。これについ
ては現状通りであるが、メモリ実装部(1)部分のはん
だブリッジ7へのレーザ光線の照射により、CCBパッ
ドB部分とC部分とがオープンになると、ポンディング
パッドA、F間のショートの有無を、ボンディングバン
ドAとFに対するプローブ検査を行なうことにより検査
することで、現状ではチェック(検出)できなかった配
線4bと4eのショートの有無(不良)をチェック(検
出)できる(第9図(b)参照)0次にロジック実装部
〔■〕部分へのレーザ光線の照射により、更にCCBパ
ッドD部分とE部分がオープン状態となり前述した熱処
理(リフロー処理)が終了したときと同じ状態となる。
線チップ11上の配線パターンが第8図のような構成の
場合、CCBパッドB部分とC部分間及びCC8871
0部分とE部分間とがはんだブリッジ7によりショート
しているとき、ポンディングパッドA、F間がショート
状態となっており、ポンディングパッドAとG、又はボ
ンディングバンドFとGに対するプローブ検査からポン
ディングパッドG(ポンディングパッドGに接続された
配線4a)とのショートをチェック(検出)することが
でき、かつボンディングバンドl:H1又はボンディン
グバンドFとHに対するプローブ検査からポンディング
パッドH(ボンディングバンドHに接続された配線46
)とのショートをチェック(検出)できる。これについ
ては現状通りであるが、メモリ実装部(1)部分のはん
だブリッジ7へのレーザ光線の照射により、CCBパッ
ドB部分とC部分とがオープンになると、ポンディング
パッドA、F間のショートの有無を、ボンディングバン
ドAとFに対するプローブ検査を行なうことにより検査
することで、現状ではチェック(検出)できなかった配
線4bと4eのショートの有無(不良)をチェック(検
出)できる(第9図(b)参照)0次にロジック実装部
〔■〕部分へのレーザ光線の照射により、更にCCBパ
ッドD部分とE部分がオープン状態となり前述した熱処
理(リフロー処理)が終了したときと同じ状態となる。
以上のように本発明ではすべてのはんだブリッジ7がオ
ープンしてから検査するのではなく、はんだブリッジ7
が形成された0088713間を順次オープンしていく
ことにより、現状では検出できなかった配線間のショ・
−トの有無を検出することができる。
ープンしてから検査するのではなく、はんだブリッジ7
が形成された0088713間を順次オープンしていく
ことにより、現状では検出できなかった配線間のショ・
−トの有無を検出することができる。
またテスタ14からの制御部15から、位置命令信号に
よりレーザ光線照射装置17にょるレーザ光スポットの
スキャンを制御することにより、順次必要なはんだブリ
ッジ7を切断(溶断)することができ、この場合レーザ
光線の照射ではんだブリッジ7を切る位置、順序、範囲
によってテスト条件を多くすることができ、配線パター
ンのテストパスの活性化を図ることができ、得られるテ
スト結果の信頼性を上げることができる。
よりレーザ光線照射装置17にょるレーザ光スポットの
スキャンを制御することにより、順次必要なはんだブリ
ッジ7を切断(溶断)することができ、この場合レーザ
光線の照射ではんだブリッジ7を切る位置、順序、範囲
によってテスト条件を多くすることができ、配線パター
ンのテストパスの活性化を図ることができ、得られるテ
スト結果の信頼性を上げることができる。
更にテスト実行時、即ちプローブ検査実施時に、はんだ
ブリッジ7の切断と同時にはんだリフロー処理を行なう
ことができるので、はんだブリッジ7の切断がすべて終
了したとき、はんだリフロー処理もすべて完了し、この
ため特に熱処理工程を設ける必要がない、従って配線チ
ップ11の良否の選別(判別)のための工程が短縮され
、判別時間の短縮と製品コストの低減を図ることができ
る。
ブリッジ7の切断と同時にはんだリフロー処理を行なう
ことができるので、はんだブリッジ7の切断がすべて終
了したとき、はんだリフロー処理もすべて完了し、この
ため特に熱処理工程を設ける必要がない、従って配線チ
ップ11の良否の選別(判別)のための工程が短縮され
、判別時間の短縮と製品コストの低減を図ることができ
る。
(1)エネルギ線の照射で、基板上に配設したチェック
に必要な端子間を予め接続しである検査用導電部材を切
る位置、順序、範囲によって配線パターンのテスト条件
を多くすることができ、配線パターンのテストパスの活
性化を図ることができ配線の不良検出率ひいては配線パ
ターンが形成されている基板の不良検出率を向上させる
ことができ、配線パターン検査(前記基板の良否の検査
)の信鎖度を上げることができる。
に必要な端子間を予め接続しである検査用導電部材を切
る位置、順序、範囲によって配線パターンのテスト条件
を多くすることができ、配線パターンのテストパスの活
性化を図ることができ配線の不良検出率ひいては配線パ
ターンが形成されている基板の不良検出率を向上させる
ことができ、配線パターン検査(前記基板の良否の検査
)の信鎖度を上げることができる。
(2)プローブ検査実施時に検査用導電部材(たとえば
前述したはんだブリッジ7や八1など)の切断と同時に
その導電部材に対するリフロー処理(熱処理)を行なう
ことができるので、基板上のチェックに必要な端子間に
接続されている導電部材の切断がすべて終了したとき、
導電部材に対するリフロー処理も完了し、このため特に
熱処理工程を設ける必要がなくなる。従って、前記基板
の良否の短縮と製品コストの低減を図ることができる。
前述したはんだブリッジ7や八1など)の切断と同時に
その導電部材に対するリフロー処理(熱処理)を行なう
ことができるので、基板上のチェックに必要な端子間に
接続されている導電部材の切断がすべて終了したとき、
導電部材に対するリフロー処理も完了し、このため特に
熱処理工程を設ける必要がなくなる。従って、前記基板
の良否の短縮と製品コストの低減を図ることができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない、たとえば、CCBバッ
ド3間を予め接続しておく検査用導電部材としてはんだ
ブリッジ7を用いているが、第4図に示す如き導電性部
材(たとえばAj!や多結晶シリコンなど)を用いた配
線試験用パターン30を用いてもよい。なお第4図にお
いては、たとえばポンディングパッドIとCCBバッド
J間、CCBバッドにとポンディングパッドL間の配線
パターンのオープン/ショートのチェックを行なうため
、基板上に配線パターンの形成をするときに予めはんだ
ブリッジ7の代わりに前記配線試験用パターン30を付
加しておき、テスト時にレーザ光線にて直接そのパター
ン30を切断する(切断箇所をX印で図示しである。)
ことにしたもので1.前記パターン30を用いた場合で
も前述して本実施例と同様の作用効果を得ることができ
る。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない、たとえば、CCBバッ
ド3間を予め接続しておく検査用導電部材としてはんだ
ブリッジ7を用いているが、第4図に示す如き導電性部
材(たとえばAj!や多結晶シリコンなど)を用いた配
線試験用パターン30を用いてもよい。なお第4図にお
いては、たとえばポンディングパッドIとCCBバッド
J間、CCBバッドにとポンディングパッドL間の配線
パターンのオープン/ショートのチェックを行なうため
、基板上に配線パターンの形成をするときに予めはんだ
ブリッジ7の代わりに前記配線試験用パターン30を付
加しておき、テスト時にレーザ光線にて直接そのパター
ン30を切断する(切断箇所をX印で図示しである。)
ことにしたもので1.前記パターン30を用いた場合で
も前述して本実施例と同様の作用効果を得ることができ
る。
またエネルギ線照射装置として、エネルギ線としてレー
ザ光線を用いてなるレーザ光線照射装置17を用いてい
るが、エネルギ線としてX線やイオン線、更には電子線
なども考えることができ、これらのエネルギ線を用いて
なるエネルギ線照射装置を用いてもよい。
ザ光線を用いてなるレーザ光線照射装置17を用いてい
るが、エネルギ線としてX線やイオン線、更には電子線
なども考えることができ、これらのエネルギ線を用いて
なるエネルギ線照射装置を用いてもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である配線チップの検査に
適用した場合について説明したが、それに限定されるも
のではなく、たとえば一般的CCB採用LSIチップの
検査などに適用できる。
をその背景となった利用分野である配線チップの検査に
適用した場合について説明したが、それに限定されるも
のではなく、たとえば一般的CCB採用LSIチップの
検査などに適用できる。
第1図は本発明による配線パターン検査装置の一実施例
を示す簡略図、 第2図及び第3図は本発明による配線パターンの検査方
法の一実施例を示す簡略説明図、第4図は本発明による
配線パターンの検査方法の他の実施例を示す簡略説明図
、 第5図は配線チップのシステム化実装を説明するための
説明図、 第6図(a)及び(b)は夫々CCBバッド間にはんだ
ブリッジが形成された状態を示す断面図及び平面図、 第7図(a)および(b)は夫々第6図のはんだブリフ
ジに対し熱処理を行なった後の状態を示す断面図および
平面図、 第8図は従来の配線パターンの検査方法の一例を示す説
明図、 第9図(a)〜(C)は第8図の電気的結線を示す要部
断面図である。 2・・・ポンディングパッド、3・・・CCBパッド、
3′・・・はんだバンブ、4(4a〜4e)・・・配線
、7・・・はんだブリッジ、11・・・配線チップ、1
2・・・ステージ、13・・・駆動回路、14・・・テ
スタ、15・・・制御部、16・・・ブローμ、16b
・・・プローブ針、17・・・レーザ光線照射装置、1
8・・・レーザ光線、23・・・レーザ光スポット、2
4・・・測定部、25゜28・・・比較部、26.27
・・・メモリ部、29・・・表示部、30・・・配線試
験用パターン。 第 4 図 第 6 図 第 7 図(第
8 図 第 9 図 〔π〕〔1〕
を示す簡略図、 第2図及び第3図は本発明による配線パターンの検査方
法の一実施例を示す簡略説明図、第4図は本発明による
配線パターンの検査方法の他の実施例を示す簡略説明図
、 第5図は配線チップのシステム化実装を説明するための
説明図、 第6図(a)及び(b)は夫々CCBバッド間にはんだ
ブリッジが形成された状態を示す断面図及び平面図、 第7図(a)および(b)は夫々第6図のはんだブリフ
ジに対し熱処理を行なった後の状態を示す断面図および
平面図、 第8図は従来の配線パターンの検査方法の一例を示す説
明図、 第9図(a)〜(C)は第8図の電気的結線を示す要部
断面図である。 2・・・ポンディングパッド、3・・・CCBパッド、
3′・・・はんだバンブ、4(4a〜4e)・・・配線
、7・・・はんだブリッジ、11・・・配線チップ、1
2・・・ステージ、13・・・駆動回路、14・・・テ
スタ、15・・・制御部、16・・・ブローμ、16b
・・・プローブ針、17・・・レーザ光線照射装置、1
8・・・レーザ光線、23・・・レーザ光スポット、2
4・・・測定部、25゜28・・・比較部、26.27
・・・メモリ部、29・・・表示部、30・・・配線試
験用パターン。 第 4 図 第 6 図 第 7 図(第
8 図 第 9 図 〔π〕〔1〕
Claims (1)
- 【特許請求の範囲】 1、基板上に配設した端子間を配線して形成された配線
パターンの検査方法において、前記基板上の各端子のう
ち、チェックに必要な端子間を検査用導電部材で予め接
続しておき、検査時に前記端子間の導電部材に対し、エ
ネルギ線を順次照射し、その照射エネルギでチェックに
必要な該当箇所の前記導電部材を順次切断しながら、所
定箇所の端子間の開放短絡の有無を検査することで、前
記配線パターンの必要箇所の配線の開放短絡の有無をチ
ェックできるようにしたことを特徴とする配線パターン
の検査方法。 2、前記エネルギ線としてレーザ光線やイオン線あるい
はX線などを用いてなる特許請求の範囲第1項記載の配
線パターンの検査方法。 3、基板上に配設した端子間を配線して形成された配線
パターンの検査をするに当たり、予め前記各端子のうち
チェックに必要な端子間を夫々検査用導電部材で短絡し
ておき、これらの導電部材を順次切断しながら、配線の
開放短絡の有無をチェックする配線パターン検査装置に
おいて、前記基板上の検査に必要な各端子上に配置され
るプローブを有し、検出命令信号にもとづき該当箇所の
プローブが配置される端子からの検出信号を送出するプ
ローバと、位置命令信号にもとづき該当箇所の前記端子
間の導電部材に対しエネルギ線を照射し、その照射エネ
ルギで前記導電部材を切断するためのエネルギ線照射装
置と、このエネルギ線照射装置に対し切断すべき前記導
電部材の位置を指示する前記位置命令信号を送出すると
共に、前記プローバに前記位置命令信号に対応した検出
命令信号を送出し、更に前記プローバからの検出信号に
もとづいて配線パターンの必要箇所の配線の開放短絡の
有無をチェックするテスタとを少なくとも具備してなる
ことを特徴とする配線パターン検査装置。 4、前記エネルギ照射装置は、前記テスタからの位置命
令信号にもとづきエネルギ線の照射位置をスキャン制御
できるように構成してなる特許請求の範囲第3項記載の
配線パターン検査装置。 5、前記プローバと前記エネルギ線照射装置とを一体的
に構成してなる特許請求の範囲第3項又は第4項記載の
配線パターン検査装置。 6、前記エネルギ照射装置におけるエネルギ線としてレ
ーザ光線やイオン線あるいはX線を用いてなる特許請求
の範囲第3項ないし第5項のいずれかに記載の配線パタ
ーン検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60030383A JPH0648706B2 (ja) | 1985-02-20 | 1985-02-20 | 配線パタ−ンの検査方法及びその検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60030383A JPH0648706B2 (ja) | 1985-02-20 | 1985-02-20 | 配線パタ−ンの検査方法及びその検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61190955A true JPS61190955A (ja) | 1986-08-25 |
JPH0648706B2 JPH0648706B2 (ja) | 1994-06-22 |
Family
ID=12302365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60030383A Expired - Lifetime JPH0648706B2 (ja) | 1985-02-20 | 1985-02-20 | 配線パタ−ンの検査方法及びその検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0648706B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6403399B1 (en) * | 2000-08-11 | 2002-06-11 | Lsi Logic Corporation | Method of rapid wafer bumping |
US6538857B1 (en) * | 2000-09-14 | 2003-03-25 | International Business Machines Corporation | Read head with N-cycle switch for electrostatic discharge (ESD) protection |
JP4648505B1 (ja) * | 2010-03-30 | 2011-03-09 | 株式会社東芝 | 電子装置および電子システム |
-
1985
- 1985-02-20 JP JP60030383A patent/JPH0648706B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6403399B1 (en) * | 2000-08-11 | 2002-06-11 | Lsi Logic Corporation | Method of rapid wafer bumping |
US6538857B1 (en) * | 2000-09-14 | 2003-03-25 | International Business Machines Corporation | Read head with N-cycle switch for electrostatic discharge (ESD) protection |
JP4648505B1 (ja) * | 2010-03-30 | 2011-03-09 | 株式会社東芝 | 電子装置および電子システム |
WO2011121725A1 (ja) * | 2010-03-30 | 2011-10-06 | 株式会社 東芝 | 電子装置および電子システム |
US9383401B2 (en) | 2010-03-30 | 2016-07-05 | Kabushiki Kaisha Toshiba | Device and system detecting breakage in dummy bumps and method thereof |
Also Published As
Publication number | Publication date |
---|---|
JPH0648706B2 (ja) | 1994-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900007993B1 (ko) | 반도체검사장치 및 반도체검사방법 | |
US5159752A (en) | Scanning electron microscope based parametric testing method and apparatus | |
JP2005333128A (ja) | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター | |
US4978908A (en) | Scanning electron microscope based parametric testing method and apparatus | |
JP3356056B2 (ja) | 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法 | |
JPH01184935A (ja) | 半導体装置 | |
JPS61190955A (ja) | 配線パタ−ンの検査方法及びその検査装置 | |
JPH11154695A (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
JP2006214950A (ja) | 半導体チップ並びにその検査装置および検査方法 | |
JP2004061264A (ja) | インサーキットテスタ及びプリント基板テスト方法 | |
US11372024B2 (en) | Probe card test apparatus | |
JP3346707B2 (ja) | 半導体集積回路装置の検査方法 | |
JPS60120519A (ja) | ホトマスクおよび自動欠陥検査装置 | |
JP2000124278A (ja) | 半導体装置及び半導体装置の試験方法 | |
US6184569B1 (en) | Semiconductor chip inspection structures | |
KR20040013255A (ko) | 반도체 칩의 전기적 특성 검사 방법 | |
JPH08306747A (ja) | 半導体装置の検査方法及びその検査に用いるプローブカード | |
KR100531957B1 (ko) | 전/후면 겸용 불량 위치 검출 장치 및 방법 | |
US20060076965A1 (en) | Contact-free test system for semiconductor device | |
US20030210068A1 (en) | Apparatus of testing semiconductor | |
JPH04239145A (ja) | 半導体集積回路装置のマーキング方法 | |
JPH0287544A (ja) | 半導体装置の製造方法 | |
KR100203930B1 (ko) | 패드가 형성된 금속 배선을 갖는 반도체 칩 | |
JP2717884B2 (ja) | 半導体ウエハ測定方法 | |
JPH10335404A (ja) | 検査装置及び検査方法 |