JPH0316781B2 - - Google Patents
Info
- Publication number
- JPH0316781B2 JPH0316781B2 JP58112002A JP11200283A JPH0316781B2 JP H0316781 B2 JPH0316781 B2 JP H0316781B2 JP 58112002 A JP58112002 A JP 58112002A JP 11200283 A JP11200283 A JP 11200283A JP H0316781 B2 JPH0316781 B2 JP H0316781B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor devices
- mask
- semiconductor device
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 80
- 230000007547 defect Effects 0.000 claims description 20
- 230000002950 deficient Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 239000000523 sample Substances 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 3
- 238000010998 test method Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 18
- 238000007689 inspection Methods 0.000 description 9
- 239000000428 dust Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
この発明は、半導体装置の検査方法に関し、特
に半導体ウエハー上に規則正しく配列された半導
体装置の検査方法に関する。
に半導体ウエハー上に規則正しく配列された半導
体装置の検査方法に関する。
従来、半導体ウエハー上に規則正しく配列され
た半導体装置を検査する装置（ICテスターと呼
ばれる測定部と、ウエハープローバーと呼ばれる
駆動部）がある。この検査装置を使つて、半導体
ウエハー上の半導体装置の不良解析をする場合、
半導体ウエハー上の１つの半導体装置の検査を行
ない、電気的に不良になる箇所を検出していた。
たとえば、メモリー品種の場合は、そのアドレス
を記録し、ランダムロジツク品種の場合は、不良
になるパターンの位置を記録し、その後に、金属
顕微鏡等で前記アドレスやパターンの位置に対応
する半導体装置内の位置の外観を検査し、不良原
因を解析していた。一方、半導体装置の製造装置
において、半導体ウエハー上に、数個づつ半導体
装置のパターンを焼きつける装置がある（以下ス
テツパー露光機と称する。）。
た半導体装置を検査する装置（ICテスターと呼
ばれる測定部と、ウエハープローバーと呼ばれる
駆動部）がある。この検査装置を使つて、半導体
ウエハー上の半導体装置の不良解析をする場合、
半導体ウエハー上の１つの半導体装置の検査を行
ない、電気的に不良になる箇所を検出していた。
たとえば、メモリー品種の場合は、そのアドレス
を記録し、ランダムロジツク品種の場合は、不良
になるパターンの位置を記録し、その後に、金属
顕微鏡等で前記アドレスやパターンの位置に対応
する半導体装置内の位置の外観を検査し、不良原
因を解析していた。一方、半導体装置の製造装置
において、半導体ウエハー上に、数個づつ半導体
装置のパターンを焼きつける装置がある（以下ス
テツパー露光機と称する。）。
この装置により製造する場合、数個の半導体装
置のパターンのマスクをステツパー露光機に装着
し、このマスクを通して光を半導体ウエハーの表
面に塗布されたホトレジストと呼ばれる感光物質
に照射することによつて、ホトレジストに半導体
装置数個分の焼きつけを行なう。また、その次に
一定距離を離して、次の数個分の焼きつけを行な
うという動作を繰り返し、半導体ウエハー全面に
半導体装置の焼きつけを行なう。ところで、この
焼きつけを行なうマスクに欠陥があつたり、ゴミ
が付着している場合は、その欠陥箇所が半導体ウ
エハー上の数個分の半導体装置のうちの定まつた
位置に不良として発生してしまう。これらの不良
が発生すると、その欠陥がある半導体装置は不良
となる為、すみやかにその不良の原因となるマス
クの交換やゴミの除去を行なう必要がある。
置のパターンのマスクをステツパー露光機に装着
し、このマスクを通して光を半導体ウエハーの表
面に塗布されたホトレジストと呼ばれる感光物質
に照射することによつて、ホトレジストに半導体
装置数個分の焼きつけを行なう。また、その次に
一定距離を離して、次の数個分の焼きつけを行な
うという動作を繰り返し、半導体ウエハー全面に
半導体装置の焼きつけを行なう。ところで、この
焼きつけを行なうマスクに欠陥があつたり、ゴミ
が付着している場合は、その欠陥箇所が半導体ウ
エハー上の数個分の半導体装置のうちの定まつた
位置に不良として発生してしまう。これらの不良
が発生すると、その欠陥がある半導体装置は不良
となる為、すみやかにその不良の原因となるマス
クの交換やゴミの除去を行なう必要がある。
ところが、これらの不良を他の不良と区別して
見分ける為には、半導体装置の数個のブロツクを
少なくとも２ブロツク不良箇所をすべて検出し、
それらの２ブロツクを対応する半導体装置で共通
する不良箇所がないかどうかを検査しなければな
らず、多大な時間と工数が必要とされ、また、人
が作業する為のミスも多く発生していた。
見分ける為には、半導体装置の数個のブロツクを
少なくとも２ブロツク不良箇所をすべて検出し、
それらの２ブロツクを対応する半導体装置で共通
する不良箇所がないかどうかを検査しなければな
らず、多大な時間と工数が必要とされ、また、人
が作業する為のミスも多く発生していた。
本発明の目的は、かかる半導体装置製造プロセ
ス中のマスクの欠陥、ゴミによる不良を、ミスな
く、迅速に発見することができる半導体装置の検
査装置を提供することにある。
ス中のマスクの欠陥、ゴミによる不良を、ミスな
く、迅速に発見することができる半導体装置の検
査装置を提供することにある。
本発明の特徴は、数個分の半導体装置のパター
ンを有するマスクをステツパー露光機に装着し
て、半導体ウエハーの表面に塗布された感光物質
に光を照射して半導体装置の前記数個分の焼きつ
けを行い、次に一定距離を離して該マスクにより
次の数個分の焼きつけを行う動作を繰り返して該
半導体ウエハー上に多数の半導体装置に対する焼
きつけを行う工程を経た、半導体ウエハー上に規
則正しく配列された半導体装置をプローブカード
に固着された探針群により検査する方法におい
て、前記検査を行う検査装置には記憶部、比較部
および出力部を具備し、前記記憶部に、前記マス
クの同じ場所により焼きつけられて形成された半
導体装置群に属する各半導体装置の半導体ウエハ
ー上の位置をあらかじめ記憶させておき、前記比
較部で複数の半導体装置の不良個所の比較を行う
場合には、同じ半導体装置群に属している各半導
体装置について行い、もし同じ半導体装置群に属
している各半導体装置の同一箇所に不良個所があ
ることが判定されたときは、前記出力部より信号
を発生し、これによりマスクに帰因する不良原因
を発見できるようにした半導体装置の検査方法に
ある。
ンを有するマスクをステツパー露光機に装着し
て、半導体ウエハーの表面に塗布された感光物質
に光を照射して半導体装置の前記数個分の焼きつ
けを行い、次に一定距離を離して該マスクにより
次の数個分の焼きつけを行う動作を繰り返して該
半導体ウエハー上に多数の半導体装置に対する焼
きつけを行う工程を経た、半導体ウエハー上に規
則正しく配列された半導体装置をプローブカード
に固着された探針群により検査する方法におい
て、前記検査を行う検査装置には記憶部、比較部
および出力部を具備し、前記記憶部に、前記マス
クの同じ場所により焼きつけられて形成された半
導体装置群に属する各半導体装置の半導体ウエハ
ー上の位置をあらかじめ記憶させておき、前記比
較部で複数の半導体装置の不良個所の比較を行う
場合には、同じ半導体装置群に属している各半導
体装置について行い、もし同じ半導体装置群に属
している各半導体装置の同一箇所に不良個所があ
ることが判定されたときは、前記出力部より信号
を発生し、これによりマスクに帰因する不良原因
を発見できるようにした半導体装置の検査方法に
ある。
本発明によれば、複数の半導体装置の検査結果
を比較し、共通する不良発生箇所をみつけること
ができる半導体装置の検査装置が得られるので、
ミスなく、迅速にマスクの欠陥、ゴミによる不良
を発見することができる。
を比較し、共通する不良発生箇所をみつけること
ができる半導体装置の検査装置が得られるので、
ミスなく、迅速にマスクの欠陥、ゴミによる不良
を発見することができる。
以下、図面を参照して、本発明の実施例を説明
する。第１図は、被検査対象となる半導体ウエハ
ー上に規則正しく配列された半導体装置を模式的
に表わした図である。第１図のブロツク１１を構
成するそれぞれの半導体装置１−１，２−１，３
−１，４−１，５−１，６−１は、１つのマスク
上に作られた半導体装置６個のパターンを光照射
により同時にホトレジスト上に焼きつけて作られ
ている。ブロツク１２，１３，……Ｘ，Ｘ＋１…
…も同様に、同じ１つのマスク上のパターンを繰
り返しホトレジスト上に焼きつけて作られたもの
である。マスク上にゴミが付着して、いる場合、
たとえば半導体装置５−１に対応するマスク上に
ゴミが付着するとそれがホトレジスト上に転写さ
れＡの不良箇所ができてしまう。この不良箇所は
半導体装置５−１，５−２……５−（Ｘ＋１），５
−（Ｘ＋２）……の同じ個所にＡ，A′，A″，……
A(X-1)，A(X+2)……として発生する。
する。第１図は、被検査対象となる半導体ウエハ
ー上に規則正しく配列された半導体装置を模式的
に表わした図である。第１図のブロツク１１を構
成するそれぞれの半導体装置１−１，２−１，３
−１，４−１，５−１，６−１は、１つのマスク
上に作られた半導体装置６個のパターンを光照射
により同時にホトレジスト上に焼きつけて作られ
ている。ブロツク１２，１３，……Ｘ，Ｘ＋１…
…も同様に、同じ１つのマスク上のパターンを繰
り返しホトレジスト上に焼きつけて作られたもの
である。マスク上にゴミが付着して、いる場合、
たとえば半導体装置５−１に対応するマスク上に
ゴミが付着するとそれがホトレジスト上に転写さ
れＡの不良箇所ができてしまう。この不良箇所は
半導体装置５−１，５−２……５−（Ｘ＋１），５
−（Ｘ＋２）……の同じ個所にＡ，A′，A″，……
A(X-1)，A(X+2)……として発生する。
第２図は、本発明の半導体装置の検査装置を模
式的に表わした図である。載物台１０５上に半導
体ウエハー１０６が載せられ、プローブカード１
０７とよばれるプリント板に固着された探針群１
０８により、半導体装置の検査を判定部１０９で
行ない、記憶部１１０に不良箇所と半導体ウエハ
ー上の位置を記憶する。次に、載物台１０５を移
動させ別の半導体装置を検査し、その結果と記憶
部１１０の不良箇所を比較部１１１で比較し、も
し、同一箇所があれば出力部１１２より出力する
ことができる。ウエハー上の半導体装置１−１，
１−２……，２−１，２−２……の対応する位置
は、あらかじめ記憶部に入力されているので、比
較部で複数の半導体装置の不良箇所の比較を行な
う場合は、それらの半導体装置１−１，１−２…
…について、半導体装置２−１，２−２……につ
いてそれぞれ行なわれる。これらの検査、比較は
自動的に迅速に行なわれる為、マスクの欠陥、ゴ
ミによる不良をミスなく、迅速に発見できる。
式的に表わした図である。載物台１０５上に半導
体ウエハー１０６が載せられ、プローブカード１
０７とよばれるプリント板に固着された探針群１
０８により、半導体装置の検査を判定部１０９で
行ない、記憶部１１０に不良箇所と半導体ウエハ
ー上の位置を記憶する。次に、載物台１０５を移
動させ別の半導体装置を検査し、その結果と記憶
部１１０の不良箇所を比較部１１１で比較し、も
し、同一箇所があれば出力部１１２より出力する
ことができる。ウエハー上の半導体装置１−１，
１−２……，２−１，２−２……の対応する位置
は、あらかじめ記憶部に入力されているので、比
較部で複数の半導体装置の不良箇所の比較を行な
う場合は、それらの半導体装置１−１，１−２…
…について、半導体装置２−１，２−２……につ
いてそれぞれ行なわれる。これらの検査、比較は
自動的に迅速に行なわれる為、マスクの欠陥、ゴ
ミによる不良をミスなく、迅速に発見できる。
第１図は被検査対象となる半導体ウエハー上に
規則正しく配列された半導体装置を模式的に表わ
した図である。第２図は、本発明の実施例の半導
体装置の検査方法に用いられる検査装置を模式的
に表わした図である。 なお図において、１１，１２，１３……Ｘ，Ｘ
＋１……：１回の露光で同時に焼きつけられる６
個の半導体装置の組、１−１，２−１，３−１，
４−１，５−１，６−１：それぞれ１回の露光で
同時に焼きつけられる半導体装置、Ａ，A′，A″，
−AX，A(X+1)，……：それぞれマスク上のゴミが
転写された不良箇所、１０５：半導体ウエハーを
載せる載物台、１０６：半導体装置を多数形成し
た半導体ウエハー、１０７：プローブ・カード、
１０８：探針群、１０９：半導体装置の検査装置
の判定部、１１０：記憶部、１１１：比較部、１
１２：出力部である。
規則正しく配列された半導体装置を模式的に表わ
した図である。第２図は、本発明の実施例の半導
体装置の検査方法に用いられる検査装置を模式的
に表わした図である。 なお図において、１１，１２，１３……Ｘ，Ｘ
＋１……：１回の露光で同時に焼きつけられる６
個の半導体装置の組、１−１，２−１，３−１，
４−１，５−１，６−１：それぞれ１回の露光で
同時に焼きつけられる半導体装置、Ａ，A′，A″，
−AX，A(X+1)，……：それぞれマスク上のゴミが
転写された不良箇所、１０５：半導体ウエハーを
載せる載物台、１０６：半導体装置を多数形成し
た半導体ウエハー、１０７：プローブ・カード、
１０８：探針群、１０９：半導体装置の検査装置
の判定部、１１０：記憶部、１１１：比較部、１
１２：出力部である。
Claims (1)
- １ 数個分の半導体装置のパターンを有するマス
クをステツパー露光機に装着して、半導体ウエハ
ーの表面に塗布された感光物質に光を照射して半
導体装置の前記数個分の焼きつけを行い、次に一
定距離を離して該マスクにより次の数個分の焼き
つけを行う動作を繰り返して該半導体ウエハー上
に多数の半導体装置に対する焼きつけを行う工程
を経た、半導体ウエハー上に規則正しく配列され
た半導体装置を、プローブカードに固着された探
針群により検査する方法において、前記検査を行
う検査装置には記憶部、比較部および出力部を具
備し、前記記憶部に、前記マスクの同じ場所によ
り焼きつけられて形成された半導体装置群に属す
る各半導体装置の半導体ウエハー上の位置をあら
かじめ記憶されており、前記比較部で複数の半導
体装置の不良個所の比較を行う場合には、同じ半
導体装置群に属している各半導体装置について行
い、もし同じ半導体装置群に属している各半導体
装置の同一箇所に不良個所があることが判定され
たときは、前記出力部より信号を発生し、これに
よりマスクに帰因する不良原因を発見できるよう
にしたことを特徴とする半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11200283A JPS604231A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11200283A JPS604231A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS604231A JPS604231A (ja) | 1985-01-10 |
| JPH0316781B2 true JPH0316781B2 (ja) | 1991-03-06 |
Family
ID=14575491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11200283A Granted JPS604231A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604231A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4170611B2 (ja) * | 2001-03-29 | 2008-10-22 | 株式会社東芝 | 半導体集積回路の不良検出方法及び不良検出装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584940A (ja) * | 1981-06-30 | 1983-01-12 | Yamagata Nippon Denki Kk | 半導体装置テストシステム |
-
1983
- 1983-06-22 JP JP11200283A patent/JPS604231A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584940A (ja) * | 1981-06-30 | 1983-01-12 | Yamagata Nippon Denki Kk | 半導体装置テストシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS604231A (ja) | 1985-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7135344B2 (en) | Design-based monitoring | |
| US6784446B1 (en) | Reticle defect printability verification by resist latent image comparison | |
| US4761607A (en) | Apparatus and method for inspecting semiconductor devices | |
| US20110044529A1 (en) | Inspection system and inspection method | |
| KR890004884B1 (ko) | 포토마스크 패턴 검사방법 및 장치 | |
| KR890003904B1 (ko) | 반도체소자 제작을 위한 포토마스크(Photomask) 레티클(Reticle)의 검사방법 | |
| KR100487658B1 (ko) | 프로브 침 클리닝장치 및 방법 | |
| CN101210932B (zh) | 一种可提高缺陷检验可靠性的方法 | |
| US6972576B1 (en) | Electrical critical dimension measurement and defect detection for reticle fabrication | |
| JPH0316781B2 (ja) | ||
| JPH11219997A (ja) | 電子デバイス検査システム及び電子デバイスの製造方法 | |
| JPH0157724B2 (ja) | ||
| JPH02208949A (ja) | 半導体製造装置 | |
| JPS6111465B2 (ja) | ||
| JPH0312099A (ja) | 直列データ伝送路を有する記録素子のテスト方法 | |
| KR970007974B1 (ko) | 반도체 공정결함 검사방법 | |
| JPS5821838A (ja) | ウエハテストシステム | |
| JPS63239836A (ja) | ウエハ検査方法 | |
| JPS58103151A (ja) | 半導体基板の検査方法 | |
| JPH0258777B2 (ja) | ||
| JPS5965441A (ja) | 半導体集積回路の故障解析装置 | |
| JPH0346246A (ja) | 検査装置 | |
| KR20030097365A (ko) | 반도체 칩의 전기적 특성 검사 방법 | |
| JPS59144144A (ja) | 半導体装置の検査方法 | |
| KR20030073865A (ko) | 레티클 및 노광장비의 ｃｄ 균일도 측정방법 |