JPH0772206A - Ｌｓｉ検査装置及び方法 - Google Patents

Ｌｓｉ検査装置及び方法

Info

Publication number
JPH0772206A
JPH0772206A JP4169054A JP16905492A JPH0772206A JP H0772206 A JPH0772206 A JP H0772206A JP 4169054 A JP4169054 A JP 4169054A JP 16905492 A JP16905492 A JP 16905492A JP H0772206 A JPH0772206 A JP H0772206A
Authority
JP
Japan
Prior art keywords
lsi
inspection
defect
cause
expert
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4169054A
Other languages
English (en)
Other versions
JP2629523B2 (ja
Inventor
Hiroyuki Hamada
弘幸 濱田
Toru Tsujiide
徹 辻出
Masaaki Sugimoto
正明 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4169054A priority Critical patent/JP2629523B2/ja
Priority to US08/082,289 priority patent/US5511162A/en
Publication of JPH0772206A publication Critical patent/JPH0772206A/ja
Application granted granted Critical
Publication of JP2629523B2 publication Critical patent/JP2629523B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2257—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using expert systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 ＬＳＩの不良原因を電気的につきとめる装置
および方法で、しかも専門知識に基づいたエキスパート
を有するシステムで自動的に結論を導き、不良原因解明
を自動的に短時間で処理することによって、歩留りの向
上にも寄与する。 【構成】 メモリテスタとプロセス技術者と回路技術者
とレイアウト技術者のエキスパートノウハウを入れたパ
ーソナルコンピュータで、メモリテスタからのテスト結
果を受け取ったパーソナルコンピュータが、エキスパー
トのノウハウを参照して次に行うテストをメモリテスタ
に指示を与えることにより、あたかも設計技術者がメモ
リテスタと対話しながらテストを行うようにして自動的
にＬＳＩの不良原因をつきとめる。まず、テスターから
のビットマップ情報をメインエキスパートで分類し、そ
の結果に応じたサブエキスパートが起動し、不良原因を
自動的に短時間でつきとめる。これらの結果を統計的に
処理することで、歩留りを決定している要因を分析し、
歩留り向上にも寄与する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はメモリの検査装置、特に
不良の原因を索るシステムに関するものである。
【０００２】
【従来の技術】図８に示すように、従来のメモリＬＳＩ
検査装置は、技術者と検査装置間で対話しながら検査を
行うものであり、ＬＳＩの不良原因をつきとめる方法と
してはビットマップを打ち出して技術者がその結果に応
じて次のテストを行い、ビットマップ上の不良から物理
的な不良場所を限定して顕微鏡などを用いて観察するこ
とにより、不良原因を調べていた。
【０００３】
【発明が解決しようとする課題】この従来の検査装置を
用いてメモリＬＳＩの不良の原因をつきとめる従来の方
法は、一般に不良ビットをシートに打ち出し、この不良
ビットマップから判断してから解析を行っていた。しか
し６４Ｍｂｉｔ程度の大容量になってくると、ビットマ
ップをシート上に打ち出す為には多大の時間を必要と
し、打ち出したデータの量も非常に多くなってしまう。
【０００４】更に、このビットマップ情報からチップ上
の不良場所を限定してチップを顕微鏡などで観察する方
法をとっていたが、メモリの大容量化に伴いメモリセル
は多層化がどんどん進み、不良ビット顕微鏡で観察して
も内部の状態を調べるのは困難になってきている。しか
もこの様な解析を実際に行うことの出来る熟練した技術
者は、一部の人に限られていた。
【０００５】ＬＳＩはエッチング、ＣＶＤ、リングラフ
ィ等のさまざまな製造工程のゆらぎで歩留り低下をきた
す。この為、統計的に不良原因のデータを処理し、これ
から最近のロットの傾向を知る必要があり、この為には
多くのデータをとる必要がある。一方、従来の装置によ
る方法ではビットマップをとり、設計技術者がいろいろ
なテストをしながら推定し、これに従って破壊テストで
不良原因をさぐってきた。しかし、この従来の方法では
ＬＳＩの複雑化もあり、一つの原因解明に数日を要し、
さらにこれを大量に処理するのは多くの日数を要するの
で、製造へのフィードバックが遅れ、損失が大きくなる
問題点があった。
【０００６】
【課題を解決するための手段】本発明のメモリＬＳＩ検
査装置及び方法は、電気的にＬＳＩの不良原因を特定
し、それも設計技術者が行うのではなく、ノウハウを手
順として有するｅｘｐｅｒｔシステムが直接メモルテス
ターに指示を出して結果を自動抽出し、これを統計処理
するものである。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
【０００８】図１に本発明の実施例を示す。
【０００９】メモリテスターとｅｘｐｅｒｔのｋｎｏｗ
ｈｏｗを入れたパーソナルコピュータがある。まず、
メモリテスターで不良がｓｉｎｇｌｅ ｂｉｔ不良か、
ワード線にそった不良か、ディジット線にそった不良
か、あるいはこれらの複合かを大雑把に区別する。
【００１０】次にこれが実際のビットマップ上でどの様
になっているのか、例えばｂｉｔ不良はペアか、単独
か、又、ワード不良は１本全部か途中で切れているのか
等の区別を行う際に、前もって用意した製品毎の配列表
を使い、Ｍａｉｎ Ｅｘｐｅｒｔ Ｓｙｓｔｅｍで判断
を行う。
【００１１】次にそれぞれのビットマップ判断結果に応
じたＳｕｂ Ｅｘｐｅｒｔが起動する。例えば、Ｓｉｎ
ｇｌｅ ｂｉｔ不良は、Ｓｕｂ Ｅｘｐｅｒｔ Ｉが、
ワード線不良はＳｕｂ Ｅｘｐｅｒｔ ＩＩが起動す
る。このＳｕｂ Ｅｘｐｅｒｔで図２のフローチャート
に示すように不良原因をつきとめる為の種々のテストが
効率的に行われる。このテストの進行は、パーソナルコ
ンピュータとメモリテスター間でＧＰＩＢを使ってテス
ト条件やテスト結果のやりとりが行われ、あたかも設計
技術者がテスターと対話しながらテストを進めていくよ
うｅｘｐｅｒｔシステムがテスターと対話しながらテス
トが自動的に進められていき、最終的に不良原因が抽出
される。
【００１２】次に、これらのフローチャートを作成する
方法について説明する。
【００１３】図３に示すようにメモリセルは基板、拡散
層、コンタクト、配線、絶縁膜などの構成要素からなっ
ているが、このセルが不良になる原因としてゴミ、エッ
チング条件不十分、目ズレ、ＶＴシフトなどによる各セ
ル構成要素間のアナログ的な抵抗値も含めたオープン、
ショートで表すことが出来る。これを図４に示すよう
に、構成要素間のすべての組み合わせから実際に起こる
可能性のあるものを選び出す。これにはプロセス設計者
あるいは、デバイス設計者のｋｎｏｗ ｈｏｗが入る。
【００１４】次に、これらの不良モードをどのテストで
分離できるかを図５に示すように表にまとめる。このと
き、回路設計者やレイアウト設計者のノウハウが入る．
この際、不良モードを特定するのに十分な必要最低限の
テストを選び、これらをもとにしてフローチャートを作
成する。
【００１５】現在市販されているフローチャートのルー
ルを表形式の判断例から自動作成するソフトウェアに例
えば“ＰＲＯＴＯ ＴＹＰＥＲ”がある。図６は不良モ
ードとテストの対応表から“ＰＲＯＴＯ ＴＹＰＥＲ”
を用いてルールを自動作成したものであるが、経験の深
い技術者が作成するものとほとんど一致することから有
効性が確認される。
【００１６】以上の様にして作成されたシステムを実効
することにより、ＬＳＩの不良原因を特定し、複数のサ
ンプルについても同様にして不良原因が特定され、これ
を統計処理して不良原因別のパレート図を作成して、歩
留り改善に寄与することも出来る。又、オープンやショ
ート等の不良の原因を目ズレやゴミ等の製造上の因子別
にまとめて統計をとることにより、より製造工程に密着
したデータを得ることが出来る。
【００１７】尚、以上の実施例では、メモリテスタとパ
ーソナルコンピュータをＧＰＩＢで接続したシステム構
成の例を示したが、検査装置にコンピュータ機能を内蔵
させたシステム構成であっても本発明が有効であること
は明らかである。
【００１８】又、図７に本発明の実施例の流れ図を示し
た。
【００１９】
【発明の効果】以上説明したように、本発明はメモリＬ
ＳＩを電気的に検査する装置においてプロセスと回路と
レイアウトの知識に基づいたｅｘｐｅｒｔを有するシス
テムの指示に従って検査を行うので、ＬＳＩの不良の原
因を電気的につきとめ、しかも短時間で自動的に行える
効果を有する。
【００２０】又、これらの不良原因を統計的に表すこと
で低歩留りの原因を解明し、歩留りの向上の対策が行え
る効果を有する。
【図面の簡単な説明】
【図１】本発明の実施例を説明するための図。
【図２】図１のＳｕｂ Ｅｘｐｅｒｔ Ｉのルールのフ
ローチャートの図。
【図３】ビット不良の原因を説明するための図。
【図４】プロセス設計者のノウハウを説明するための
図。
【図５】回路設計者、レイアウト設計者のノウハウを説
明するための図。
【図６】“ＰＲＯＴＯ ＴＹＰＥＲ”を用いたルールの
自動抽出を説明するための図。
【図７】本発明の実施例の流れ図。
【図８】従来例を説明するための図。
【手続補正書】
【提出日】平成４年７月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項７
【補正方法】変更
【補正内容】

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 メモリＬＳＩを電気的に検査する装置に
    おいて、複数の検査項目を有し、第一の検査項目の結果
    を決断して第二の検査項目を選択するＥｘｐｅｒｔを有
    するシステムの指示に従って検査を行うＬＳＩ検査装
    置。
  2. 【請求項２】 請求項１においてＬＳＩの不良の原因を
    つきとめるフローチャートを知識として有するＥｘｐｅ
    ｒｔを有するシステムの指示に従って、ＬＳＩの不良の
    原因を自動的につきとめるＬＳＩ検査方法。
  3. 【請求項３】 請求項２において複数の被検査ＬＳＩの
    不良原因を原因別に累積する機能を有する機能を有する
    請求項２記載のＬＳＩ検査方法。
  4. 【請求項４】 請求項３において複数の不良原因から共
    通する製造上の因子別に分類する機能を有する請求項３
    記載のＬＳＩ検査方法。
  5. 【請求項５】 請求項２においてフローチャートをデー
    タベースとしてＬＳＩの品種ごとに用意し、その他の部
    分を共通のシステムとして有する請求項２記載のＬＳＩ
    検査方法。
  6. 【請求項６】 請求項２においてＬＳＩの３次元の配線
    構造から起こりうる配線間の断線と短絡の組み合わせを
    自動抽出してフローチャートを作成する方法を有する請
    求項２記載のＬＳＩ検査方法。
  7. 【請求項７】 請求項２において知識の形式は、起こり
    うる不良原因群を行として、検査項目群を別とするマト
    リックスの要素を有し、不良原因を特定するのに必要な
    前記マトリックスの要素には検査の期待値を有するもの
    で、前記検査項目群に含まれる検査項目のうち前記期待
    値を有する１つの検査項目を検査して得る検査結果と前
    記期待値を比較して、前記検査結果と前記期待値が異な
    る前記マトリックスの要素を有する前記マトリックスの
    行を排除する工程を有する請求項２記載のＬＳＩ検査方
    法。
  8. 【請求項８】 請求項７において、不良原因群に含まれ
    る不良原因を１つに限定する為に必要な項目を検査する
    数を小さくするように、マトリックスの配列順序を自動
    的に変更する工程を有する請求項７記載のＬＳＩ検査方
    法。
  9. 【請求項９】 請求項２において、メインプログラムと
    検査プログラム群と知識データを有し、前記メインプロ
    グラムが前記知識データを参照して、前記メインプログ
    ラムが前記検査プログラム群の中の検査プログラムを起
    動する請求項２記載のＬＳＩ検査方法。
  10. 【請求項１０】 請求項９において，メインプログラム
    はメモリＬＳＩの不良ビットの分布をパターンに分類す
    るステートメントと前記パターンごとに、別々のＳｕｂ
    Ｅｘｐｅｒｔ知識を参照するステートメントを有する
    請求項９記載のＬＳＩ検査方法。
JP4169054A 1992-06-26 1992-06-26 Ｌｓｉ検査装置及び方法 Expired - Lifetime JP2629523B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4169054A JP2629523B2 (ja) 1992-06-26 1992-06-26 Ｌｓｉ検査装置及び方法
US08/082,289 US5511162A (en) 1992-06-26 1993-06-24 Automatic LSI testing apparatus using expert system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4169054A JP2629523B2 (ja) 1992-06-26 1992-06-26 Ｌｓｉ検査装置及び方法

Publications (2)

Publication Number Publication Date
JPH0772206A true JPH0772206A (ja) 1995-03-17
JP2629523B2 JP2629523B2 (ja) 1997-07-09

Family

ID=15879485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4169054A Expired - Lifetime JP2629523B2 (ja) 1992-06-26 1992-06-26 Ｌｓｉ検査装置及び方法

Country Status (2)

Country Link
US (1) US5511162A (ja)
JP (1) JP2629523B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049895A (en) * 1996-12-09 2000-04-11 Nec Corporation Failure analyzer with distributed data processing network and method used therein
KR100368106B1 (ko) * 1999-05-12 2003-01-15 닛본 덴기 가부시끼가이샤 반도체메모리기기의 불량분석시스템
CN113656658A (zh) * 2021-08-13 2021-11-16 上海飞机制造有限公司 一种故障原因确定方法、装置、设备及存储介质

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5983364A (en) * 1997-05-12 1999-11-09 System Soft Corporation System and method for diagnosing computer faults
US6047114A (en) * 1997-08-05 2000-04-04 Institute For Information Industry Method of constructing testing procedures for analog circuits by using fault classification tables
US6035114A (en) * 1997-08-05 2000-03-07 Institute For Information Industry Method for constructing fault classification tables of analog circuits
JP3530457B2 (ja) 2000-04-07 2004-05-24 Ｎｅｃエレクトロニクス株式会社 メモリｌｓｉ不良解析装置および解析方法
US20020141348A1 (en) * 2001-04-02 2002-10-03 Scott Swix Remote diagnostic tool for a media delivery network
US20020143974A1 (en) * 2001-04-02 2002-10-03 Scott Swix Local account manager for a media delivery network
DE10145621A1 (de) * 2001-09-15 2003-04-10 Bosch Gmbh Robert Verfahren und Vorrichtung zur Speicherüberwachung, insbesondere RAM-Überwachung
JP4282334B2 (ja) * 2003-02-04 2009-06-17 株式会社アドバンテスト 試験装置
US20170010325A1 (en) * 2015-07-08 2017-01-12 Qualcomm Incorporated Adaptive test time reduction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269827A (ja) * 1988-09-05 1990-03-08 Nippon Telegr & Teleph Corp <Ntt> 故障診断方式

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881230A (en) * 1987-10-05 1989-11-14 Ibm Corporation Expert system for processing errors in a multiplex communications system
US4817092A (en) * 1987-10-05 1989-03-28 International Business Machines Threshold alarms for processing errors in a multiplex communications system
US5127006A (en) * 1989-05-01 1992-06-30 Digital Equipment Corporation Fault diagnostic system
US5157668A (en) * 1989-07-05 1992-10-20 Applied Diagnostics, Inc. Method and apparatus for locating faults in electronic units
US5107497A (en) * 1989-07-28 1992-04-21 At&T Bell Laboratories Technique for producing an expert system for system fault diagnosis
US5272704A (en) * 1989-08-18 1993-12-21 General Electric Company Method and apparatus for generation of multi-branched diagnostic trees
US5159685A (en) * 1989-12-06 1992-10-27 Racal Data Communications Inc. Expert system for communications network

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269827A (ja) * 1988-09-05 1990-03-08 Nippon Telegr & Teleph Corp <Ntt> 故障診断方式

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049895A (en) * 1996-12-09 2000-04-11 Nec Corporation Failure analyzer with distributed data processing network and method used therein
KR100368106B1 (ko) * 1999-05-12 2003-01-15 닛본 덴기 가부시끼가이샤 반도체메모리기기의 불량분석시스템
US6871168B1 (en) 1999-05-12 2005-03-22 Nec Electronics Corporation Failure analysis system of semiconductor memory device
CN113656658A (zh) * 2021-08-13 2021-11-16 上海飞机制造有限公司 一种故障原因确定方法、装置、设备及存储介质
CN113656658B (zh) * 2021-08-13 2023-07-21 上海飞机制造有限公司 一种故障原因确定方法、装置、设备及存储介质

Also Published As

Publication number Publication date
US5511162A (en) 1996-04-23
JP2629523B2 (ja) 1997-07-09

Similar Documents

Publication Publication Date Title
US6185707B1 (en) IC test software system for mapping logical functional test data of logic integrated circuits to physical representation
JPH0772206A (ja) Ｌｓｉ検査装置及び方法
US20080208492A1 (en) System and Method for Early Qualification of Semiconductor Devices
JP3813757B2 (ja) 重み付き故障検出率評価装置
JP2002299401A (ja) 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
US7760930B2 (en) Translation engine of defect pattern recognition
JPH113244A (ja) 検査結果解析装置及び解析方法並びに解析プログラムを記録した記録媒体
JP4190748B2 (ja) 半導体不良解析用のｃａｄツール及び半導体不良解析方法
US6136618A (en) Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof
US7855088B2 (en) Method for manufacturing integrated circuits by guardbanding die regions
US7558999B2 (en) Learning based logic diagnosis
CN111782695B (zh) Mpw多产品联测的数据处理方法、存储介质及计算机设备
US7111257B2 (en) Using a partial metal level mask for early test results
JP3750220B2 (ja) 半導体装置の製造方法
US5623202A (en) Testing multiple IC in parallel by a single IC tester
US7924042B2 (en) Semiconductor device, and design method, inspection method, and design program therefor
JP3808575B2 (ja) 歩留まり解析方法及びその装置
JP2003315415A (ja) 半導体デバイス解析システム
JPH10214870A (ja) 半導体装置の製造方法
WO2021184526A1 (zh) 检测对象缺陷图案的优先级排序装置、排序方法及存储介质
JP3771074B2 (ja) 半導体不良解析システムおよび方法
JPS58103151A (ja) 半導体基板の検査方法
JP4455569B2 (ja) 複数の論理回路に対する故障診断方法
JP2525078B2 (ja) 論理回路試験装置
JP2765855B2 (ja) 半導体装置の検査方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970225