JP2765467B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2765467B2 JP2765467B2 JP5348278A JP34827893A JP2765467B2 JP 2765467 B2 JP2765467 B2 JP 2765467B2 JP 5348278 A JP5348278 A JP 5348278A JP 34827893 A JP34827893 A JP 34827893A JP 2765467 B2 JP2765467 B2 JP 2765467B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor
- semiconductor integrated
- circuit device
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に半導体ペレット組立後の検査工程におけるペレ
ットの識別を簡易化した半導体集積回路装置に関する。
し、特に半導体ペレット組立後の検査工程におけるペレ
ットの識別を簡易化した半導体集積回路装置に関する。
【０００２】
【従来の技術】従来、半導体集積回路装置を少量多品種
で製造する場合に、１枚のウェハ上に複数種類の半導体
集積回路装置を製造する場合がある。この場合、ウェハ
を個々の半導体ペレットに切断した上で、かく半導体ペ
レットを組み立てる際に、同品種の半導体ペレットのみ
を選択して組み立てればその後の処理が簡略化される
が、この方法では同品種の半導体ペレットを選択する作
業に多大な工数がかかり、コスト高になるという問題が
ある。また、各品種の半導体ペレットを混ぜた状態で組
み立てを行い、組み立て後に半導体ペレットの選別を行
うことが考えられる。
で製造する場合に、１枚のウェハ上に複数種類の半導体
集積回路装置を製造する場合がある。この場合、ウェハ
を個々の半導体ペレットに切断した上で、かく半導体ペ
レットを組み立てる際に、同品種の半導体ペレットのみ
を選択して組み立てればその後の処理が簡略化される
が、この方法では同品種の半導体ペレットを選択する作
業に多大な工数がかかり、コスト高になるという問題が
ある。また、各品種の半導体ペレットを混ぜた状態で組
み立てを行い、組み立て後に半導体ペレットの選別を行
うことが考えられる。
【０００３】この際の選別方法として、特開昭６３−１
２２２４２号公報に記載されているものがある。この方
法は、図２（ａ）に示すように、例えば同一ウェハ２上
に３種類の半導体ペレット２１，２２，２３が形成され
ているものとする。各半導体ペレット２１，２２，２３
に設けられているテストパッドＰＴと接地線ＶＥとの間
には、各品種の固有の抵抗値の抵抗Ｒ１，Ｒ２，Ｒ３の
いずれかが接続されている。したがって、パッケージを
行って半導体集積回路装置を組み立てた後に、図２
（ｂ）のように、テストパッドＴＰと接地線ＶＥにつな
がる接地パッドＰＥの各端子ピンＬ３，Ｌ４の間の抵抗
値を抵抗値測定器ＴＥＳＴにより測定すれば、品種を選
別することが可能である。
２２２４２号公報に記載されているものがある。この方
法は、図２（ａ）に示すように、例えば同一ウェハ２上
に３種類の半導体ペレット２１，２２，２３が形成され
ているものとする。各半導体ペレット２１，２２，２３
に設けられているテストパッドＰＴと接地線ＶＥとの間
には、各品種の固有の抵抗値の抵抗Ｒ１，Ｒ２，Ｒ３の
いずれかが接続されている。したがって、パッケージを
行って半導体集積回路装置を組み立てた後に、図２
（ｂ）のように、テストパッドＴＰと接地線ＶＥにつな
がる接地パッドＰＥの各端子ピンＬ３，Ｌ４の間の抵抗
値を抵抗値測定器ＴＥＳＴにより測定すれば、品種を選
別することが可能である。
【０００４】
【発明が解決しようとする課題】しかしながら、この方
法ではテストパッドＴＰと接地線ＶＥとを抵抗値測定器
ＴＥＳＴに接続するためには、テストパッドＴＰと接地
パッドＰＥをそれぞれ半導体集積回路装置の端子ピンＬ
３，Ｌ４に接続しなければならない。このため、接地ピ
ンＬ４は半導体集積回路装置の接地用として利用できる
が、テストパッドを接続した端子ピンＬ３は品種選別専
用のものとなり、品種選別後における実際の動作には不
要のものとなり、これにより高集積化で多ピン化の半導
体集積回路装置ではピンの有効利用を図る上での障害に
なるという問題がある。本発明の目的は、製造後におけ
る品種の選別を可能とする一方で端子ピンの有効利用を
図った半導体集積回路装置を提供することにある。
法ではテストパッドＴＰと接地線ＶＥとを抵抗値測定器
ＴＥＳＴに接続するためには、テストパッドＴＰと接地
パッドＰＥをそれぞれ半導体集積回路装置の端子ピンＬ
３，Ｌ４に接続しなければならない。このため、接地ピ
ンＬ４は半導体集積回路装置の接地用として利用できる
が、テストパッドを接続した端子ピンＬ３は品種選別専
用のものとなり、品種選別後における実際の動作には不
要のものとなり、これにより高集積化で多ピン化の半導
体集積回路装置ではピンの有効利用を図る上での障害に
なるという問題がある。本発明の目的は、製造後におけ
る品種の選別を可能とする一方で端子ピンの有効利用を
図った半導体集積回路装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、１つの半導体
ペレット内に電気的に分離されている同電位の複数本の
電源線を有し、前記半導体ペレットがパッケージされた
ときに前記各電源線がそれぞれ個別に端子ピンに接続さ
れてなる半導体集積回路装置において、各電源線のうち
の少なくとも２本の電源線の間には、半導体集積回路装
置の品種を特定するための抵抗値を有する抵抗を接続し
た構成とする。また、各電源線と抵抗を接続する配線の
少なくとも一部を、過電流により溶断されるように構成
することが好ましい。ここで、各半導体ペレットには、
品種数に相当する数の異なる抵抗値の抵抗が形成され、
これらの抵抗を品種毎に選択して各電源線に接続する構
成、あるいは各半導体ペレットには、品種毎にそれぞれ
抵抗値の異なる抵抗が形成される構成が採用される。ま
た、電源線は低電位側電源線としての接地線であっても
よいことは言うまでもない。
ペレット内に電気的に分離されている同電位の複数本の
電源線を有し、前記半導体ペレットがパッケージされた
ときに前記各電源線がそれぞれ個別に端子ピンに接続さ
れてなる半導体集積回路装置において、各電源線のうち
の少なくとも２本の電源線の間には、半導体集積回路装
置の品種を特定するための抵抗値を有する抵抗を接続し
た構成とする。また、各電源線と抵抗を接続する配線の
少なくとも一部を、過電流により溶断されるように構成
することが好ましい。ここで、各半導体ペレットには、
品種数に相当する数の異なる抵抗値の抵抗が形成され、
これらの抵抗を品種毎に選択して各電源線に接続する構
成、あるいは各半導体ペレットには、品種毎にそれぞれ
抵抗値の異なる抵抗が形成される構成が採用される。ま
た、電源線は低電位側電源線としての接地線であっても
よいことは言うまでもない。
【０００６】
【作用】半導体ペレットがパッケージされた半導体集積
回路装置として構成された状態でも、２本の同電位の電
源用の端子ピン間の抵抗値を測定すれば、その抵抗値に
基づいてその半導体集積回路装置の品種を選別すること
が可能となり、品種識別用の専用の端子ピンを設ける必
要がなく、端子ピンの有効利用が図られる。また、品種
の選別後に過電流により線路を溶断して抵抗を電源線か
ら切り離すことで、各電源線間の干渉を防止する。
回路装置として構成された状態でも、２本の同電位の電
源用の端子ピン間の抵抗値を測定すれば、その抵抗値に
基づいてその半導体集積回路装置の品種を選別すること
が可能となり、品種識別用の専用の端子ピンを設ける必
要がなく、端子ピンの有効利用が図られる。また、品種
の選別後に過電流により線路を溶断して抵抗を電源線か
ら切り離すことで、各電源線間の干渉を防止する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１（ａ）は本発明の半導体集積回路装置の一実施
例を示す図である。半導体ウェハ１には複数品種の半導
体ペレット１１，１２，１３が形成されており、各半導
体ペレット１１，１２，１３はその後の工程で個々の半
導体ペレットに切断分離され、それぞれ独立してパッケ
ージが行われ、個々の半導体集積回路装置として構成さ
れるものである。ここで、前記各半導体ペレット１１，
１２，１３の回路に設けられる電源線は、通常各回路ブ
ロック間の干渉を防止するために、回路ブロック毎に別
々に分離して配設することが一般的に行われている。こ
の例では、低電位側の電源線としての接地線が２つの接
地線ＶＥ１，ＶＥ２に分離されており、それぞれが別個
の接地パッドＰ１，Ｐ２に接続されている。したがっ
て、この構成の半導体ペレットを半導体集積回路装置と
してパッケージを行ったときには、各接地パッドＰ１，
Ｐ２はそれぞれ個別の端子ピンに接続されることなる。
る。図１（ａ）は本発明の半導体集積回路装置の一実施
例を示す図である。半導体ウェハ１には複数品種の半導
体ペレット１１，１２，１３が形成されており、各半導
体ペレット１１，１２，１３はその後の工程で個々の半
導体ペレットに切断分離され、それぞれ独立してパッケ
ージが行われ、個々の半導体集積回路装置として構成さ
れるものである。ここで、前記各半導体ペレット１１，
１２，１３の回路に設けられる電源線は、通常各回路ブ
ロック間の干渉を防止するために、回路ブロック毎に別
々に分離して配設することが一般的に行われている。こ
の例では、低電位側の電源線としての接地線が２つの接
地線ＶＥ１，ＶＥ２に分離されており、それぞれが別個
の接地パッドＰ１，Ｐ２に接続されている。したがっ
て、この構成の半導体ペレットを半導体集積回路装置と
してパッケージを行ったときには、各接地パッドＰ１，
Ｐ２はそれぞれ個別の端子ピンに接続されることなる。
【０００８】そして、前記半導体ウェハ１に形成された
各半導体ペレット１１，１２，１３では、この２本の接
地線ＶＥ１，ＶＥ２の間に抵抗Ｒ１，Ｒ２，Ｒ３のいず
れかを接続している。この場合、これらの抵抗Ｒ１，Ｒ
２，Ｒ３の抵抗値は、半導体ペレットの品種に応じて特
定の値のものが設定される。この実施例では、各半導体
ペレット１１，１２，１３はそれぞれ異なる抵抗値の各
抵抗Ｒ１，Ｒ２，Ｒ３を各半導体ペレット１１，１２，
１３にそれぞれ接続するように、各配線を相違させるこ
とで実現している。また、この実施例では、この抵抗Ｒ
１，Ｒ２，Ｒ３と接地線ＶＥ１，ＶＥ２とを接続する線
の幅を充分に細く形成しており、過電流が印加されたと
きには容易に溶断されるように構成されている。
各半導体ペレット１１，１２，１３では、この２本の接
地線ＶＥ１，ＶＥ２の間に抵抗Ｒ１，Ｒ２，Ｒ３のいず
れかを接続している。この場合、これらの抵抗Ｒ１，Ｒ
２，Ｒ３の抵抗値は、半導体ペレットの品種に応じて特
定の値のものが設定される。この実施例では、各半導体
ペレット１１，１２，１３はそれぞれ異なる抵抗値の各
抵抗Ｒ１，Ｒ２，Ｒ３を各半導体ペレット１１，１２，
１３にそれぞれ接続するように、各配線を相違させるこ
とで実現している。また、この実施例では、この抵抗Ｒ
１，Ｒ２，Ｒ３と接地線ＶＥ１，ＶＥ２とを接続する線
の幅を充分に細く形成しており、過電流が印加されたと
きには容易に溶断されるように構成されている。
【０００９】したがって、この半導体ウェハ１を個々の
半導体ペレット１１，１２，１３に切断分離し、異種の
半導体ペレットを一括して組み立てを行ない、図１
（ｂ）のように、それぞれ半導体集積回路装置ＩＣを形
成する。。その後に、前記２つの接地線ＶＥ１，ＶＥ２
に接続されている２本の接地パッドＰ１，Ｐ２、即ち端
子ピンＬ１，Ｌ２の間の抵抗値を抵抗値測定器ＴＥＳＴ
で測定すれば、その抵抗値によって半導体ペレットの品
種を容易に選別することができる。なお、２つの接地線
ＶＥ１，ＶＥ２は通常ではそれぞれ接地されて同電位と
されるものであるから、両端子ピン間に抵抗が接続され
ていても問題になることは少ない。また、仮に各接地線
を含む回路ブロック間の独立性が要求されて、抵抗を介
して回路ブロック間の干渉が影響されるおそがあるとき
には、両端子ピン間に過電流を通流すれば、抵抗と接地
線とを接続する細い線が溶断されるため、このような干
渉を防止することができる。
半導体ペレット１１，１２，１３に切断分離し、異種の
半導体ペレットを一括して組み立てを行ない、図１
（ｂ）のように、それぞれ半導体集積回路装置ＩＣを形
成する。。その後に、前記２つの接地線ＶＥ１，ＶＥ２
に接続されている２本の接地パッドＰ１，Ｐ２、即ち端
子ピンＬ１，Ｌ２の間の抵抗値を抵抗値測定器ＴＥＳＴ
で測定すれば、その抵抗値によって半導体ペレットの品
種を容易に選別することができる。なお、２つの接地線
ＶＥ１，ＶＥ２は通常ではそれぞれ接地されて同電位と
されるものであるから、両端子ピン間に抵抗が接続され
ていても問題になることは少ない。また、仮に各接地線
を含む回路ブロック間の独立性が要求されて、抵抗を介
して回路ブロック間の干渉が影響されるおそがあるとき
には、両端子ピン間に過電流を通流すれば、抵抗と接地
線とを接続する細い線が溶断されるため、このような干
渉を防止することができる。
【００１０】したがって、この半導体集積回路装置で
は、本来的に設けられる同電位の端子ピンを利用するこ
とで半導体ペレットの品種を選別することが可能となる
ため、品種選別のための端子ピンを特別に設ける必要が
ない。このため、高集積化、多ピン化の半導体集積回路
における端子ピンの有効利用を図ることができる。特
に、マスタスライス等のように、同一のウェハに複数種
類の半導体ペレットを形成する場合に、形成された全て
の半導体ペレットを同一工程でパッケージして半導体集
積回路装置を製造した後でも、各半導体集積回路装置の
品種を簡単に選別でき、前記した端子ピンの有効利用を
図るとともに、製造コストを低減することができる。
は、本来的に設けられる同電位の端子ピンを利用するこ
とで半導体ペレットの品種を選別することが可能となる
ため、品種選別のための端子ピンを特別に設ける必要が
ない。このため、高集積化、多ピン化の半導体集積回路
における端子ピンの有効利用を図ることができる。特
に、マスタスライス等のように、同一のウェハに複数種
類の半導体ペレットを形成する場合に、形成された全て
の半導体ペレットを同一工程でパッケージして半導体集
積回路装置を製造した後でも、各半導体集積回路装置の
品種を簡単に選別でき、前記した端子ピンの有効利用を
図るとともに、製造コストを低減することができる。
【００１１】なお、前記実施例では２本の接地線の間に
抵抗を接続しているが、高電位側の電源線を２本有する
場合には、これらの電源線間に抵抗を接続するように構
成してもよい。また、前記実施例では各半導体ペレット
に抵抗値が異なる抵抗を形成してこれを選択している
が、スペース的な制約を受ける場合には、各品種の半導
体ペレットにそれぞれ抵抗値が異なる１個の抵抗を形成
するようにしてもよい。この抵抗値の異なる抵抗を製造
する方法は、例えば多結晶シリコンで抵抗を形成する場
合には、その多結晶シリコン膜の縦横寸法を各品種毎に
相違させることで容易に実現することができる。即ち、
多結晶シリコン膜をパターニングする際のマスク形状を
各品種で相違させるだけでよい。
抵抗を接続しているが、高電位側の電源線を２本有する
場合には、これらの電源線間に抵抗を接続するように構
成してもよい。また、前記実施例では各半導体ペレット
に抵抗値が異なる抵抗を形成してこれを選択している
が、スペース的な制約を受ける場合には、各品種の半導
体ペレットにそれぞれ抵抗値が異なる１個の抵抗を形成
するようにしてもよい。この抵抗値の異なる抵抗を製造
する方法は、例えば多結晶シリコンで抵抗を形成する場
合には、その多結晶シリコン膜の縦横寸法を各品種毎に
相違させることで容易に実現することができる。即ち、
多結晶シリコン膜をパターニングする際のマスク形状を
各品種で相違させるだけでよい。
【００１２】
【発明の効果】以上説明したように、本発明の半導体集
積回路装置は、１つの半導体ペレット内に電気的に分離
されている同電位の複数本の電源線のうちの少なくとも
２本の電源線の間に、半導体集積回路装置の品種を特定
するための抵抗値を有する抵抗を接続しているので、半
導体ペレットがパッケージされて半導体集積回路装置と
して構成された状態でも、前記２本の電源線につながる
端子ピン間の抵抗値を測定すれば、その抵抗値に基づい
てその半導体集積回路装置の品種を特定することが可能
となり、品種識別用の専用の端子ピンを個別に設ける必
要がなく、端子ピンの有効利用を図ることができる。
積回路装置は、１つの半導体ペレット内に電気的に分離
されている同電位の複数本の電源線のうちの少なくとも
２本の電源線の間に、半導体集積回路装置の品種を特定
するための抵抗値を有する抵抗を接続しているので、半
導体ペレットがパッケージされて半導体集積回路装置と
して構成された状態でも、前記２本の電源線につながる
端子ピン間の抵抗値を測定すれば、その抵抗値に基づい
てその半導体集積回路装置の品種を特定することが可能
となり、品種識別用の専用の端子ピンを個別に設ける必
要がなく、端子ピンの有効利用を図ることができる。
【図１】本発明の一実施例の半導体ペレットの要部の平
面図と、その品種識別を行う状態を示す図である。
面図と、その品種識別を行う状態を示す図である。
【図２】従来の半導体ペレットの一部の平面図と、その
品種識別を行う状態を示す図である。
品種識別を行う状態を示す図である。
１ 半導体ウェハ １１，１２，１３ 半導体チップ ＶＥ１，ＶＥ２ 同電位電源線（接地線） Ｒ１〜Ｒ３ 抵抗 Ｐ１，Ｐ２ パッド Ｌ１，Ｌ２ 端子ピン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 H01L 21/822 H01L 27/04
Claims (5)
- 【請求項１】 １つの半導体ペレット内に電気的に分離
されている同電位の複数本の電源線を有し、前記半導体
ペレットがパッケージされたときに前記各電源線がそれ
ぞれ個別に端子ピンに接続されてなる半導体集積回路装
置において、前記各電源線のうちの少なくとも２本の電
源線の間には、半導体集積回路装置の品種を特定するた
めの抵抗値を有する抵抗を接続してなることを特徴とす
る半導体集積回路装置。 - 【請求項２】 各電源線と抵抗を接続する配線の少なく
とも一部を、過電流により溶断されるように構成してな
る請求項１の半導体集積回路装置。 - 【請求項３】 各半導体ペレットには、品種数に相当す
る数の異なる抵抗値の抵抗が形成され、これらの抵抗を
品種毎に選択して各電源線に接続してなる請求項１また
は２の半導体集積回路装置。 - 【請求項４】 各半導体ペレットには、品種毎にそれぞ
れ抵抗値の異なる抵抗が形成されてなる請求項１または
２の半導体集積回路装置。 - 【請求項５】 電源線が接地線である請求項１ないし４
のいずれかの半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348278A JP2765467B2 (ja) | 1993-12-24 | 1993-12-24 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348278A JP2765467B2 (ja) | 1993-12-24 | 1993-12-24 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193131A JPH07193131A (ja) | 1995-07-28 |
| JP2765467B2 true JP2765467B2 (ja) | 1998-06-18 |
Family
ID=18395966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5348278A Expired - Lifetime JP2765467B2 (ja) | 1993-12-24 | 1993-12-24 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765467B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294930A (ja) * | 2005-04-12 | 2006-10-26 | Denso Corp | 半導体集積回路装置およびその実装方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5011689A (ja) * | 1973-06-01 | 1975-02-06 | ||
| JPS63122242A (ja) * | 1986-11-12 | 1988-05-26 | Nec Corp | マスタ−スライス集積回路の構成方法 |
-
1993
- 1993-12-24 JP JP5348278A patent/JP2765467B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07193131A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100487530B1 (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
| JP3506377B2 (ja) | 半導体装置およびその製造方法 | |
| EP1284499B1 (en) | Semiconductor wafer for in-process testing an integrated circuit and corresponding manufacturing method | |
| US7627796B2 (en) | Testing method for permanent electrical removal of an integrated circuit output | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| US6153450A (en) | Method of utilizing fuses to select alternative modules in a semiconductor device | |
| JP2765467B2 (ja) | 半導体集積回路装置 | |
| EP1081757B1 (en) | Multichip module packaging process for known good die burn-in | |
| US6420781B1 (en) | Method for producing emulation circuit configuration, and configuration with two integrated circuits | |
| US7183623B2 (en) | Trimmed integrated circuits with fuse circuits | |
| US6621285B1 (en) | Semiconductor chip having a pad arrangement that allows for simultaneous testing of a plurality of semiconductor chips | |
| JP2929784B2 (ja) | 半導体集積回路装置 | |
| JPS5925258A (ja) | 半導体集積回路装置 | |
| JPH0541429A (ja) | 半導体ｉｃウエーハおよび半導体ｉｃの製造方法 | |
| US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JPS6158966B2 (ja) | ||
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JP2972473B2 (ja) | 半導体装置 | |
| JPH0529546A (ja) | 半導体集積回路 | |
| JPH0661297A (ja) | 半導体装置 | |
| JP2710357B2 (ja) | 集積回路装置 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JP2002184825A (ja) | 半導体装置およびテスト方法 | |
| KR200166710Y1 (ko) | Cob 형 반도체 칩의 번-인 보드 | |
| JP2978883B1 (ja) | 半導体装置 |