JP2006294930A - 半導体集積回路装置およびその実装方法 - Google Patents

半導体集積回路装置およびその実装方法 Download PDF

Info

Publication number
JP2006294930A
JP2006294930A JP2005114777A JP2005114777A JP2006294930A JP 2006294930 A JP2006294930 A JP 2006294930A JP 2005114777 A JP2005114777 A JP 2005114777A JP 2005114777 A JP2005114777 A JP 2005114777A JP 2006294930 A JP2006294930 A JP 2006294930A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
types
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005114777A
Other languages
English (en)
Inventor
Yoshinori Koyama
芳紀 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005114777A priority Critical patent/JP2006294930A/ja
Publication of JP2006294930A publication Critical patent/JP2006294930A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】限られたチップスペースを有効に利用しながら実際に必要とされる数に対する完成品の過不足を抑制して、実情に即したかたちで製造の効率化を図ることのできる半導体集積回路装置およびその実装方法を提供する。
【解決手段】回路Ａおよび回路Ｂといった２種類の回路を内部に有する半導体集積回路装置において、これら回路の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドＢＰ１およびＢＰ２を、これら回路の種類別に電気的に識別可能に関連付けする。具体的には、回路Ａおよび回路Ｂに対する関連付けの別に異なる抵抗値に設定してこの抵抗値の差異により識別可能とする。こうして、これら関連付けされたボンディングバッドのいずれかの組合せの選択をもって回路Ａおよび回路Ｂの選択的な外部接続が可能とされる構成とする。
【選択図】 図２

Description

この発明は、外部接続用のボンディングバッドを内部に有し、例えばワイヤボンディングによりこのボンディングバッドを介して外部接続される半導体集積回路装置およびその実装方法に関する。
周知のように、この種の半導体集積回路装置は、ダイシング（切り出し）、マウント（ダイボンディング）、ボンディング、封止（モールド）、仕上げ（マーキング）等々のパッケージング工程（後工程）をもって実装（パッケージ）されることにより１つの製品として完成する。そして従来、こうした半導体集積回路装置およびその実装方法、特にチップとして切り出された半導体集積回路装置（ＩＣチップ）をマウント、ボンディングする方法としては、例えば特許文献１に記載されるものが知られている。以下、図４を参照して、従来の装置およびその実装方法について説明する。
すなわち、同図４に示されるように、この装置は、回路Ａを内部に有して構成されている。そして、その表面外周部には、同回路Ａの各端子から配線Ｗにより引き出されるかたちで外部接続用のボンディングバッドＢＰが設けられている。そして、こうした装置（ＩＣチップ）をマウント、ボンディングするにあたっては、まず、例えば導電性接着剤によりこのチップをリードフレーム（回路基板）ＬＦに貼り付ける。次いで、例えばワイヤボンディングにより、チップ側の外部接続用のボンディングバッドＢＰとリードフレームＬＦ側の対応するリード電極ＬＰとを例えば金やアルミニウム等からなる細線（リード線）ＢＷを介して電気的に接続する。こうして、この半導体集積回路装置はマウント、ボンディングされ、さらにこれに続けて封止、仕上げ等といった工程を経て完全に実装されてから各種の検査に合格することにより、製品（完成品）として出荷されることになる。
特開２００４−２１４５６３号公報
ところで通常、こうした半導体集積回路装置は、例えば用途や機能等の別に幾つかのグループに分けられて、ダイシング前のウェハ加工（洗浄、成膜、リソグラフィ、不純物拡散等）工程においてはその製造の効率化等を図るために、各グループ毎に同一のチップサイズに形成される。ただし、製造の効率化等を図るためにはあまり細かくグループ分けするわけにもいかないため、同一チップサイズの装置にあっても、これに搭載される回路や回路素子は多種多様である。このため、各グループのチップサイズは、グループ内の全ての装置を収容可能とするように最も体格の大きい装置に合わせて決定される。例えば図５（ａ）に示すような３つの集積回路装置（回路）Ｃ１〜Ｃ３等からなるグループにあっては、図５（ｂ）に示すように、最も体格の大きい集積回路装置（回路）Ｃ１に合わせてチップサイズが決定される。
しかしながら、こうした半導体集積回路装置の製造に際しては、製造対象とする集積回路装置（ＩＣ）の種類、詳しくはこれに搭載される回路や回路素子の種類がウェハ加工工程で、すなわちウェハ完成段階をもって決まってしまい、これ以降の工程において変更することは難しい。例外的に、配線工程における配線レイアウトの変更により製造対象とする装置の種類を変更するマスタースライス手法という方法もあるが、この方法では、レイアウトパターンの変更に莫大な手間や時間を費やすことになるため、コスト面等において実用的ではない。このため今日に至っても、使用頻度のばらつき等に起因して実際に製造される集積回路装置（完成品）に過不足が生じており、特に問題となる不足を防止するために余計に製造して多くの製品（集積回路装置）を余らせている現状にある。
こうした不都合を解消するために、例えば先の図５（ｂ）に示した集積回路装置Ｃ２もしくはＣ３のチップにおける無駄な領域（空き領域）を利用して、半導体集積回路装置として１チップに予め多くの回路や回路素子を形成しておくことも考えられる。しかし、ブレッドボード（回路試作用の基板）を評価する際に用いられるＩＣのパッケージをはじめとする多くのＩＣパッケージにおいては、パッケージの外形寸法や端子数等が予め決められて（制限されて）おり、１チップに多くの回路や回路素子を集積化したとしても、これらの全てに対応する端子数を確保することはできない実情にある。すなわち結局のところ、例えば２種類の回路が必要なときには、図６（ａ）および（ｂ）に示すように、これら回路Ａおよび回路Ｂを別々にチップ化（集積化）せざるを得ない実情にある。
この発明は、こうした実情に鑑みてなされたものであり、限られたチップスペースを有効に利用しながら実際に必要とされる数に対する完成品の過不足を抑制して、実情に即したかたちで製造の効率化を図ることのできる半導体集積回路装置およびその実装方法を提供することを目的とする。
こうした目的を達成するため、請求項１記載の発明では、半導体集積回路装置として、複数種の回路を内部に有し、これら回路の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドが前記複数種の回路の種類別に電気的に識別可能に関連付けされて、これら回路の種類別に関連付けされたボンディングバッドのいずれか１つもしくは組合せの選択をもって、前記複数種の回路の選択的な外部接続が可能とされた構成とする。
半導体集積回路装置としてこのような構成を採用すれば、例えば図５（ｂ）に示す集積回路装置Ｃ２もしくはＣ３のチップにおける無駄な領域（空き領域）を利用するかたちで半導体集積回路装置として１チップに予め複数種の回路を形成して、限られたチップスペースの有効利用を図りながら、これら複数種の回路のうちの所望とされる回路について選択的な外部接続が可能になる。しかも、外部接続用のボンディングバッドが電気的に識別可能に関連付けされていることで、複数種のボンディングバッドが混合するかたちで配設された場合にも、所定の電気的特性に基づき、当該装置がチップとして切り出された後（ウェハ完成後）の工程において所望とされるバッドを容易に識別することが可能になる。このように、半導体集積回路装置としての上記構成によれば、ウェハ完成後の工程にあっても所望とされる回路を選択的に使用することが可能になり、ひいては、限られたチップスペースを有効に利用しながら実際に必要とされる数に対する完成品の過不足を抑制して、実情に即したかたちで製造の効率化を図ることができるようになる。
また、回路に限られることなく例えばトランジスタ等の回路素子についても、請求項２記載の発明によるように、半導体集積回路装置として、複数種の回路素子を内部に有し、これら回路素子の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドが前記複数種の回路素子の種類別に電気的に識別可能に関連付けされて、これら回路素子の種類別に関連付けされたボンディングバッドのいずれか１つもしくは組合せの選択をもって、前記複数種の回路素子の選択的な外部接続が可能とされた構成とすることで、上記効果と同様の効果が得られるようになる。
また、これらの構成については、請求項３記載の発明によるように、前記ボンディングバッドを、前記関連付けの別に異なる抵抗値をもってこの抵抗値の差異により識別可能にされて構成されるものとすることが有効である。こうした構成によれば、上記ボンディングバッドの別に抵抗値を測定することによってその抵抗値の大小から所望とされるバッドをより容易に識別することが可能になる。
ところで、ブレッドボード（回路試作用の基板）は、搭載される各種の電子部品に合わせて多数の孔を有し、この孔に電子部品やジャンパ線等が差し込まれる（搭載、接続される）ことにより種々の回路の組み立てを可能にする基板である。例えば搭載される電子部品が集積回路装置（ＩＣ）であれば、ブレッドボードにはその脚部（ピン）のピッチに合わせた孔が設けられている。このため、ブレッドボードの評価に用いられる集積回路装置も、これに合わせて予めパッケージの外形寸法や端子数等が決められて（制限されて）おり、前述したように、１チップに多数の回路や回路素子を形成した場合にはパッケージ側の端子数の確保が難しくなる。すなわち、上記請求項１〜３のいずれか一項に記載の半導体集積回路装置は、請求項４記載の発明によるように、回路試作用の基板であるブレッドボードの評価に用いられる集積回路装置に採用して特に有効である。
一方、請求項５記載の発明では、半導体集積回路装置の実装方法として、複数種の回路を内部にもってこれら回路の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドが前記複数種の回路の種類別に関連付けされて構成される半導体集積回路装置をリードフレームにマウント、ボンディングするにあたって、所望とされる回路に関連付けされた前記ボンディングバッドを選択し、該選択されるボンディングバッドと前記リードフレーム側の対応するリード電極とをワイヤボンディングにより電気的に接続することとする。
半導体集積回路装置の実装方法としてこのような方法を採用すれば、例えば図５（ｂ）に示す集積回路装置Ｃ２もしくはＣ３のチップにおける無駄な領域（空き領域）を利用して、半導体集積回路装置として１チップに予め複数種の回路を形成しておくことで、限られたチップスペースの有効利用を図りながら、これら複数種の回路のうちの所望とされる回路について選択的な外部接続を行うことが可能になる。詳しくは、当該装置に実装されている上記複数種の回路に対する種類別の関連付けをもって、ウェハ完成後の工程においても、所望とされる回路を選択的に使用することができるようになる。すなわちこうした方法によれば、限られたチップスペースを有効に利用しながら実際に必要とされる数に対する完成品の過不足を抑制して、実情に即したかたちで製造の効率化を図ることができるようになる。
また、こうした方法も回路に限られることなく、すなわち例えばトランジスタ等の回路素子についても、請求項６記載の発明によるように、複数種の回路素子を内部にもってこれら回路素子の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドが前記複数種の回路素子の種類別に関連付けされて構成される半導体集積回路装置をリードフレームにマウント、ボンディングするにあたって、所望とされる回路素子に関連付けされた前記ボンディングバッドを選択し、該選択されるボンディングバッドと前記リードフレーム側の対応するリード電極とをワイヤボンディングにより電気的に接続することとすることで、上記効果と同様の効果が得られるようになる。
また、請求項７記載の発明では、これらの方法において、前記ボンディングバッドの選択が、前記半導体集積回路装置に設けられた幾つか（任意の数）のボンディングバッドの中から所望とされるバッドが電気的に識別されることに基づいて行われるようにする。
このように、ボンディングバッドの選択を電気的な識別をもって行うようにすることで、複数種のボンディングバッドが混合するかたちで配設された場合にも、当該装置がチップとして切り出された後（ウェハ完成後）の工程において所望とされるバッドを容易に識別することができるようになる。
また、前記電気的な識別については、請求項８記載の発明によるように、前記関連付けの別に各異なる値に設定された前記ボンディングバッドの抵抗値の大小に基づいて行うことが有効である。こうした方法によれば、例えばプローブ等により比較的容易に行うことのできる抵抗値の測定をもって、より実情に即したかたちで所望とされるバッドを識別することができるようになる。
以下、図１〜図３を参照しつつ、この発明に係る半導体集積回路装置およびその実装方法を具体化した一実施の形態について説明する。なお、この半導体集積回路装置は、例えばブレッドボードを評価する際に用いられる集積回路装置（ＩＣ）として最適化されたものである。
図１は、この半導体集積回路装置の概略構成を模式的に示す平面図である。なお、この装置においては、１チップに２種類の回路が、すなわち回路Ａおよび回路Ｂが集積化されている。
同図１に示されるように、この装置は、回路Ａおよび回路Ｂを内部に有して構成されている。そして、その表面外周部には、これら回路Ａおよび回路Ｂの各端子から配線Ｗ１およびＷ２により各々引き出されるかたちで外部接続用のボンディングバッドＢＰ１およびＢＰ２が設けられている。また、これらバッドＢＰ１およびＢＰ２は、回路Ａおよび回路Ｂの別に電気的に識別可能に関連付けされている。そうして、これら回路Ａおよび回路Ｂの別に関連付けされたボンディングバッドＢＰ１もしくはＢＰ２の選択をもって、回路Ａおよび回路Ｂの選択的な外部接続が可能とされている。具体的には図２に示すように、ボンディングバッドＢＰ１およびＢＰ２が上記関連付けの別に異なる抵抗値をもって、この抵抗値の差異により識別可能にされている。以下、同図２を参照してこのことについてさらに詳しく説明する。なお、この図２において、先の図４に示した要素と同一の要素には各々同一の符号を付して示し、これについての重複する説明は割愛する。また、この図２においては便宜上、説明に不要な部分を適宜に割愛するようにしている。
同図２に示すように、この実施の形態に係る装置においては、ボンディングバッドＢＰ１およびＢＰ２が、回路Ａおよび回路Ｂとの関連付けの別に異なる抵抗値をもっている。すなわち、ボンディングバッドＢＰ１およびＢＰ２間の抵抗値（ここでは「Ｒ１」もしくは「Ｒ２」）と、同種のボンディングバッドＢＰ１間の抵抗値（ここでは「Ｒ１＋Ｒ２」）とが相異なる抵抗値に設定されている。また、ここでは図示を割愛しているが、同種のボンディングバッド間であっても、ボンディングバッドＢＰ１間の抵抗値とボンディングバッドＢＰ２間の抵抗値とは相異なる抵抗値に設定されており、もってこれら両者が識別可能とされている。さらに、こうした抵抗値の差異は、これらボンディングバッドＢＰ１およびＢＰ２を識別し得る程度に十分に大きく設定されている。こうして、この集積回路装置においては、上記２種類のパッドが混合するかたちで配設されている配設環境にあっても、当該装置がチップとして切り出された後（ウェハ完成後）の工程において例えばプローブを用いて上述のようなパッド間の抵抗値測定を行うことにより、これらパッド（パッドの組合せ）を各々識別することができるようになっている。
次に、図３（ａ）および（ｂ）を併せ参照して、上記半導体集積回路装置の実装方法について説明する。なお、この図３において、図１に示した要素と同一の要素には各々同一の符号を付して示している。
図１に示すような半導体集積回路装置（ＩＣチップ）をマウント、ボンディングするにあたっても、まず、例えば導電性接着剤によりこのチップをリードフレーム（回路基板）ＬＦに貼り付ける。次いで、例えばワイヤボンディングにより、所望とされる回路（ここでは回路Ａもしくは回路Ｂ）に関連付けされたボンディングバッド（ここではバッドＢＰ１もしくはＢＰ２）とリードフレームＬＦ側の対応するリード電極ＬＰとを例えば金やアルミニウム等からなる細線（リード線）ＢＷを介して電気的に接続する。例えば回路Ａについて選択的な外部接続を行う場合には、図３（ａ）に示すように、ボンディングバッドＢＰ１とリードフレームＬＦ側の対応するリード電極ＬＰとを接続する。一方、回路Ｂについて選択的な外部接続を行う場合には、図３（ｂ）に示すように、ボンディングバッドＢＰ２とリードフレームＬＦ側の対応するリード電極ＬＰとを接続する。なおこの際、リードフレームＬＦへボンディングすべきバッドの選択は、例えばプローブによりこれらバッドの別に抵抗値を測定し、この抵抗値の大小から所望とされるバッド（パッドの組合せ）を識別することによって行われる。そして、この半導体集積回路装置も、これに続けてさらに封止、仕上げ等といった工程を経て完全に実装され、各種の検査に合格することにより、製品（完成品）として出荷されることになる。
このように、この実施の形態に係る半導体集積回路装置およびその実装方法によれば、ウェハ完成後の工程においても、所望とされる回路を選択的に使用することができるようになる。さらにこれによって、限られたチップスペースを有効に利用しながら実際に必要とされる数に対する完成品の過不足を抑制して、実情に即したかたちで製造の効率化を図ることができるようになる。
以上説明したように、この実施の形態に係る半導体集積回路装置およびその実装方法によれば、以下のような優れた効果が得られるようになる。
（１）回路Ａおよび回路Ｂといった２種類の回路を内部に有する半導体集積回路装置において、これら回路の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドＢＰ１およびＢＰ２を、これら回路の種類別に電気的に識別可能に関連付けする。こうして、これら関連付けされたボンディングバッドのいずれかの組合せの選択をもって上記回路Ａや回路Ｂの選択的な外部接続が可能とされる構成とした。これにより、ウェハ完成後の工程においても、所望とされる回路を選択的に使用することができるようになり、ひいては、限られたチップスペースを有効に利用しながら実際に必要とされる数に対する完成品の過不足を抑制して、実情に即したかたちで製造の効率化を図ることができるようになる。
（２）また、こうした装置をリードフレームＬＦにマウント、ボンディングするにあたって、所望とされる回路（回路Ａもしくは回路Ｂ）に関連付けされたボンディングバッドＢＰ１もしくはＢＰ２を選択し、該選択されるボンディングバッドとリードフレーム側の対応するリード電極ＬＰとをワイヤボンディングにより電気的に接続することとした。こうした実装方法によっても、限られたチップスペースを有効に利用しながら実際に必要とされる数に対する完成品の過不足を抑制して、実情に即したかたちで製造の効率化を図ることができるようになる。
（３）上記ボンディングバッドＢＰ１およびＢＰ２を、上記回路Ａおよび回路Ｂに対する関連付けの別に異なる抵抗値に設定してこの抵抗値の差異によりこれらボンディングパッドの識別を可能とした。これにより、例えばプローブ等によりボンディングバッドの別に抵抗値を測定することで、測定された抵抗値の大小から所望とされるバッドをより容易に識別することが可能になる。
（４）また、こうした半導体集積回路装置をリードフレームＬＦにマウント、ボンディングする際には、所望とされる回路（回路Ａもしくは回路Ｂ）に関連付けされたボンディングバッドＢＰ１もしくはＢＰ２を選択する。そして、該選択されるボンディングバッドとリードフレーム側の対応するリード電極ＬＰとをワイヤボンディングにより電気的に接続することとした。これにより、限られたチップスペースを有効に利用しながら実際に必要とされる数に対する完成品の過不足を抑制して、実情に即したかたちで製造の効率化を図ることができるようになる。
（５）上記ボンディングバッドの選択を、上記ボンディングバッドＢＰ１およびＢＰ２の中から所望とされるバッドが電気的に識別される、さらに詳しくは上記回路Ａおよび回路Ｂに対する関連付けの別に各異なる値に設定されたボンディングバッドの抵抗値の大小から所望とされるバッドが識別されることに基づいて行うようにした。これにより、プローブ等により比較的容易に行うことのできる抵抗値の測定をもって、より実情に即したかたちで所望とされるバッドを識別することができるようになる。
（他の実施の形態）
なお、上記実施の形態は、以下のように変更して実施してもよい。
・上記実施の形態においてはブレッドボードの評価に用いられる集積回路装置を想定したが、これに限られることなく、他の集積回路装置についてもこの発明は同様に適用することができる。
・所望とされる回路を電気的に識別する方法は抵抗値の差異を利用したものに限られることなく任意である。例えばダイオードの整流作用（電流の流れ方の相違性）を利用することによっても、所望とされる回路に関連付けされたボンディングパッドを識別することはできる。またこの他にも、例えばヒューズを用いて導通チェックによりこれを識別することも可能である。
・上記実施の形態においては、回路Ａおよび回路Ｂへの関連付けを複数のボンディングパッド（組合せ）に対して行うようにしたが、この関連付けの態様は任意である。例えば１つの回路に対してただ１つのパッドを関連付けする場合であれ、この発明は同様に適用することができる。
・上記実施の形態においては、回路Ａおよび回路Ｂといった２種類の回路について関連付けを行うようにしたが、より多く（すなわち３種類以上）の回路に対してこうした関連付けを行った場合であれ、この発明は同様に適用することができる。
・さらには、これら回路に代えて、あるいは回路と併せて回路素子（例えばトランジスタ等）に対してこうした関連付けを行った場合であれ、この発明は同様に適用することができる。
・要は、複数種の回路もしくは回路素子を内部に有する半導体集積回路装置において、これら回路もしくは回路素子の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドを、同回路もしくは回路素子の種類別に電気的に識別可能に関連付けする。こうして、これらボンディングバッドのいずれか１つもしくは組合せの選択をもって、上記回路もしくは回路素子の選択的な外部接続が可能とされた構成であれば、少なくとも所期の目的は達成されることになる。
・また、半導体集積回路装置の実装方法も、複数種の回路もしくは回路素子を内部にもってこれら回路もしくは回路素子の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドが同回路もしくは回路素子の種類別に関連付けされて構成される半導体集積回路装置であれば、これに適宜に採用することができる。すなわち、この装置をリードフレームにマウント、ボンディングするにあたって、所望とされる回路もしくは回路素子に関連付けされたボンディングバッドを選択し、該選択されるボンディングバッドとリードフレーム側の対応するリード電極とをワイヤボンディングにより電気的に接続することとすれば、少なくとも所期の目的は達成されることになる。
この発明に係る半導体集積回路装置およびその実装方法の一実施の形態について、その半導体集積回路装置の概略構成を模式的に示す平面図。 同実施の形態の半導体集積回路装置におけるボンディングバッドの識別態様を模式的に示す平面図。 同実施の形態に係る半導体集積回路装置について、（ａ）および（ｂ）は回路Ａおよび回路Ｂの外部接続態様を模式的に示す平面図。 従来の半導体集積回路装置およびその実装方法の一例を模式的に示す平面図。 （ａ）および（ｂ）は、半導体集積回路装置におけるチップサイズの決定態様の一例を示す平面図。 （ａ）および（ｂ）は、従来の半導体集積回路装置のチップ構成およびその実装態様の一例を模式的に示す平面図。
符号の説明
Ａ、Ｂ…回路、ＢＰ１、ＢＰ２…ボンディングバッド、ＢＷ…細線（リード線）、ＬＦ…リードフレーム、ＬＰ…リード電極、Ｗ１、Ｗ２…配線。

Claims (8)

  1. 複数種の回路を内部に有し、これら回路の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドが前記複数種の回路の種類別に電気的に識別可能に関連付けされて、これら回路の種類別に関連付けされたボンディングバッドのいずれか１つもしくは組合せの選択をもって、前記複数種の回路の選択的な外部接続が可能とされてなる
    半導体集積回路装置。
  2. 複数種の回路素子を内部に有し、これら回路素子の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドが前記複数種の回路素子の種類別に電気的に識別可能に関連付けされて、これら回路素子の種類別に関連付けされたボンディングバッドのいずれか１つもしくは組合せの選択をもって、前記複数種の回路素子の選択的な外部接続が可能とされてなる
    半導体集積回路装置。
  3. 前記ボンディングバッドは、前記関連付けの別に異なる抵抗値をもって、この抵抗値の差異により識別可能にされてなる
    請求項１または２に記載の半導体集積回路装置。
  4. 当該半導体集積回路装置は、回路試作用の基板であるブレッドボードの評価に用いられる集積回路装置である
    請求項１〜３のいずれか一項に記載の半導体集積回路装置。
  5. 複数種の回路を内部にもってこれら回路の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドが前記複数種の回路の種類別に関連付けされて構成される半導体集積回路装置をリードフレームにマウント、ボンディングするにあたって、所望とされる回路に関連付けされた前記ボンディングバッドを選択し、該選択されるボンディングバッドと前記リードフレーム側の対応するリード電極とをワイヤボンディングにより電気的に接続する
    半導体集積回路装置の実装方法。
  6. 複数種の回路素子を内部にもってこれら回路素子の各端子から引き出されるかたちで設けられた外部接続用のボンディングバッドが前記複数種の回路素子の種類別に関連付けされて構成される半導体集積回路装置をリードフレームにマウント、ボンディングするにあたって、所望とされる回路素子に関連付けされた前記ボンディングバッドを選択し、該選択されるボンディングバッドと前記リードフレーム側の対応するリード電極とをワイヤボンディングにより電気的に接続する
    半導体集積回路装置の実装方法。
  7. 前記ボンディングバッドの選択は、前記半導体集積回路装置に設けられた幾つかのボンディングバッドの中から所望とされるバッドが電気的に識別されることに基づいて行われる
    請求項５または６に記載の半導体集積回路装置の実装方法。
  8. 前記電気的な識別は、前記関連付けの別に各異なる値に設定された前記ボンディングバッドの抵抗値の大小に基づいて行われる
    請求項７に記載の半導体集積回路装置の実装方法。
JP2005114777A 2005-04-12 2005-04-12 半導体集積回路装置およびその実装方法 Pending JP2006294930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005114777A JP2006294930A (ja) 2005-04-12 2005-04-12 半導体集積回路装置およびその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005114777A JP2006294930A (ja) 2005-04-12 2005-04-12 半導体集積回路装置およびその実装方法

Publications (1)

Publication Number Publication Date
JP2006294930A true JP2006294930A (ja) 2006-10-26

Family

ID=37415166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005114777A Pending JP2006294930A (ja) 2005-04-12 2005-04-12 半導体集積回路装置およびその実装方法

Country Status (1)

Country Link
JP (1) JP2006294930A (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122242A (ja) * 1986-11-12 1988-05-26 Nec Corp マスタ−スライス集積回路の構成方法
JPH01298737A (ja) * 1988-05-27 1989-12-01 Hitachi Ltd 半導体装置
JPH0230156A (ja) * 1988-07-19 1990-01-31 Nec Corp 半導体装置
JPH03203365A (ja) * 1989-12-29 1991-09-05 Nec Corp 半導体集積回路
JPH0417355A (ja) * 1990-05-10 1992-01-22 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH05243318A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 集積回路素子用ボンディングパッドの識別方法
JPH07193131A (ja) * 1993-12-24 1995-07-28 Nec Corp 半導体集積回路装置
JPH07254628A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd 半導体装置
JP2000357640A (ja) * 1999-06-15 2000-12-26 Nec Yamagata Ltd 半導体装置の製造方法
JP2004527121A (ja) * 2001-03-26 2004-09-02 ミクロナス　ゲーエムベーハー 集積回路で配線オプションを具体化する方法、および集積回路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122242A (ja) * 1986-11-12 1988-05-26 Nec Corp マスタ−スライス集積回路の構成方法
JPH01298737A (ja) * 1988-05-27 1989-12-01 Hitachi Ltd 半導体装置
JPH0230156A (ja) * 1988-07-19 1990-01-31 Nec Corp 半導体装置
JPH03203365A (ja) * 1989-12-29 1991-09-05 Nec Corp 半導体集積回路
JPH0417355A (ja) * 1990-05-10 1992-01-22 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH05243318A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 集積回路素子用ボンディングパッドの識別方法
JPH07193131A (ja) * 1993-12-24 1995-07-28 Nec Corp 半導体集積回路装置
JPH07254628A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd 半導体装置
JP2000357640A (ja) * 1999-06-15 2000-12-26 Nec Yamagata Ltd 半導体装置の製造方法
JP2004527121A (ja) * 2001-03-26 2004-09-02 ミクロナス　ゲーエムベーハー 集積回路で配線オプションを具体化する方法、および集積回路

Similar Documents

Publication Publication Date Title
US6218202B1 (en) Semiconductor device testing and burn-in methodology
DE60233902D1 (de) Stapelbare schichten die eingekapselte integrierte schaltungschips mit einer oder mehreren darüberliegenden verbindungsschichten beinhalten und verfahren zu deren herstellung
JP2005286345A (ja) 複数の接地面を備えた半導体素子
JP2001085610A (ja) マルチチップ半導体モジュール及びその製造方法
JP5131812B2 (ja) 半導体装置
US9698087B2 (en) Semiconductor device, corresponding methods of production and use and corresponding apparatus
US20160240458A1 (en) Package
JP2006294930A (ja) 半導体集積回路装置およびその実装方法
JP2006080564A (ja) 半導体装置のパッケージ構造
JP2007227727A (ja) モジュールパッケージおよび内蔵する半導体の温度検査方法
US7105923B2 (en) Device and method for including passive components in a chip scale package
US10031179B2 (en) Testing method
JP2007096216A (ja) 半導体集積回路装置
TWI595617B (zh) 利用印刷電路板的多裸片堆疊方法及利用其的半導體封裝件
JP2005347470A (ja) 半導体パッケージ用中継基板、半導体サブパッケージおよび半導体装置
JPH1079466A (ja) 半導体装置
KR20080051197A (ko) 반도체 패키지
KR101404014B1 (ko) 3차원 패키징 모듈
US20170077065A1 (en) Semiconductor storage device and manufacturing method thereof
JPH0778938A (ja) 複合半導体装置及びその製造方法
US9991196B2 (en) Printed circuit board and method of fabricating an element
US9633959B2 (en) Integrated circuit die with corner IO pads
US20190131197A1 (en) Quad flat no-lead package
TWI571996B (zh) 承載器陣列以及發光二極體封裝結構
JP4388989B2 (ja) 半導体チップマウント封止サブ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102