JPH0388343A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH0388343A JPH0388343A JP22612389A JP22612389A JPH0388343A JP H0388343 A JPH0388343 A JP H0388343A JP 22612389 A JP22612389 A JP 22612389A JP 22612389 A JP22612389 A JP 22612389A JP H0388343 A JPH0388343 A JP H0388343A
- Authority
- JP
- Japan
- Prior art keywords
- measuring
- pads
- pad
- measurement
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000005259 measurement Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000000523 sample Substances 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板の一主面上に電子回路が形成され
ているとともにこの電子回路の入出力端子である複数の
ボンディングパッドとこの電子回路にある回路素子の特
性を測定するための複数対の測定用パッドとを有する半
導体素子に関する。
ているとともにこの電子回路の入出力端子である複数の
ボンディングパッドとこの電子回路にある回路素子の特
性を測定するための複数対の測定用パッドとを有する半
導体素子に関する。
第３図は従来の半導体素子の一例を示す半導体素子の部
分平面図である。従来、この種の半導体素子は、同図に
示すように、半導体基板５の一主面上に電子回路が形式
されているとともにこの電子回路の入出力端子である複
数のボンディングパッドｌａ及び１ｂとこの電子回路に
ある回路素子、例えば、抵抗体３ａ及び３ｂの特性を測
定するための複数対の測定用のパッド２ａ及び２ｂとを
有している。また、この半導体素子の特性を測定するの
に、例えば、抵抗体３ａ及び３ｂの抵抗値を測定するの
に、測定器のプローブをこの測定用パッドに接触させ測
定していた。
分平面図である。従来、この種の半導体素子は、同図に
示すように、半導体基板５の一主面上に電子回路が形式
されているとともにこの電子回路の入出力端子である複
数のボンディングパッドｌａ及び１ｂとこの電子回路に
ある回路素子、例えば、抵抗体３ａ及び３ｂの特性を測
定するための複数対の測定用のパッド２ａ及び２ｂとを
有している。また、この半導体素子の特性を測定するの
に、例えば、抵抗体３ａ及び３ｂの抵抗値を測定するの
に、測定器のプローブをこの測定用パッドに接触させ測
定していた。
しかしながら、上述した半導体素子では、測定用パッド
とボンディングパッドと混在しており、その占る面積が
大きく、集積度の向上が達成出来ないという欠点がある
。特に、これら、ボンディングパッド及び測定用パッド
は半導体素子の周辺に並べて形成されているので、隣接
するパッドの間隔をある程度の寸法を置く必要があり、
このため、半導体素子の外形を大きくしなければならな
いという欠点がある。
とボンディングパッドと混在しており、その占る面積が
大きく、集積度の向上が達成出来ないという欠点がある
。特に、これら、ボンディングパッド及び測定用パッド
は半導体素子の周辺に並べて形成されているので、隣接
するパッドの間隔をある程度の寸法を置く必要があり、
このため、半導体素子の外形を大きくしなければならな
いという欠点がある。
本発明の目的は、かかる欠点を解消する半導体素子を提
供することである。
供することである。
本案本発明の半導体素子は、半導体基板の一主面上に電
子回路が形成されているとともにこの電子回路の入出力
端子である複数のボンディングパッドとこの電子回路に
ある回路素子の特性を測定するための複数対の測定用パ
ッドとを有する半導体素子において、前記一対の測定用
パッドの一つが前記ボンディングパッドと兼用であるこ
とを特徴としている。
子回路が形成されているとともにこの電子回路の入出力
端子である複数のボンディングパッドとこの電子回路に
ある回路素子の特性を測定するための複数対の測定用パ
ッドとを有する半導体素子において、前記一対の測定用
パッドの一つが前記ボンディングパッドと兼用であるこ
とを特徴としている。
次に、本発明について図面を参照して説明する。
第１図第２図は本発明の実施例を示す半導体素子の部分
平面図である。この半導体素子は、例えば、第１図に示
すように、対に形成された測定用パッド２ａ及び２ｂの
一つをボンディングパッド１と兼用したことである。そ
れ以外は従来例と同じである。また、この半導体素子の
抵抗体３を測定する際は、測定用パッド２ｂとボンディ
ングパッド１と兼用である測定用パッド２ａとを測定器
のプローブで接触させ測定する。
平面図である。この半導体素子は、例えば、第１図に示
すように、対に形成された測定用パッド２ａ及び２ｂの
一つをボンディングパッド１と兼用したことである。そ
れ以外は従来例と同じである。また、この半導体素子の
抵抗体３を測定する際は、測定用パッド２ｂとボンディ
ングパッド１と兼用である測定用パッド２ａとを測定器
のプローブで接触させ測定する。
勿論、第２図に示すように、測定すべき抵抗体３ａ〜３
ｄと多数個ある場合は、この抵抗体の両端の一つの測定
用パッド２ａをボンディングパッド１と兼用することで
ある。
ｄと多数個ある場合は、この抵抗体の両端の一つの測定
用パッド２ａをボンディングパッド１と兼用することで
ある。
ここで、図中、４及び４ａはボンディングパッド１ある
いは１ａと電子回路と接続する配線である。なお、この
測定用パッドは、その大きさを、通常、ボンディングパ
ッドの数分の一程度の大きさで製作する。
いは１ａと電子回路と接続する配線である。なお、この
測定用パッドは、その大きさを、通常、ボンディングパ
ッドの数分の一程度の大きさで製作する。
このように、測定用パッドの一つをボンディングパッド
と兼用することにより、一つの測定用パッドの占る面積
を減することが出来るので、多くの測定用パッドの対が
ある場合は、素子面積をより縮小出来る利点がある。
と兼用することにより、一つの測定用パッドの占る面積
を減することが出来るので、多くの測定用パッドの対が
ある場合は、素子面積をより縮小出来る利点がある。
以上説明したように本発明は、半導体基板上に形成され
た対をなす測定用パッドの一つを入出力端子であるボン
ディングパッドと共用することによって、より面積の小
さい集積度の高い半導体素子が得られるという効果があ
る。
た対をなす測定用パッドの一つを入出力端子であるボン
ディングパッドと共用することによって、より面積の小
さい集積度の高い半導体素子が得られるという効果があ
る。
第１図第２図は本発明の実施例を示す半導体素子の部分
平面図、第３図は従来の半導体素子の一例を示す半導体
素子の部分平面図である。
平面図、第３図は従来の半導体素子の一例を示す半導体
素子の部分平面図である。
Claims (1)
- 半導体基板の一主面上に電子回路が形成されていると
ともにこの電子回路の入出力端子である複数のボンディ
ングパッドとこの電子回路にある回路素子の特性を測定
するための複数対の測定用パッドとを有する半導体素子
において、前記一対の測定用パッドの一つが前記ボンデ
ィングパッドと兼用であることを特徴とする半導体素子
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22612389A JPH0388343A (ja) | 1989-08-30 | 1989-08-30 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22612389A JPH0388343A (ja) | 1989-08-30 | 1989-08-30 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0388343A true JPH0388343A (ja) | 1991-04-12 |
Family
ID=16840203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22612389A Pending JPH0388343A (ja) | 1989-08-30 | 1989-08-30 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0388343A (ja) |
-
1989
- 1989-08-30 JP JP22612389A patent/JPH0388343A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764723A (en) | Wafer probe | |
| JPH0388343A (ja) | 半導体素子 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| US5331305A (en) | Chip network resistor | |
| JPS58182237A (ja) | 半導体集積回路 | |
| JP2710357B2 (ja) | 集積回路装置 | |
| JPH04250647A (ja) | 半導体集積回路装置 | |
| JPS63296260A (ja) | 混成集積回路の印刷基板 | |
| JPH0425025A (ja) | 半導体装置 | |
| JPH0496343A (ja) | 半導体装置 | |
| JPH0666372B2 (ja) | 集積回路 | |
| JP2890682B2 (ja) | 半導体装置 | |
| JPH02105436A (ja) | 半導体ウェハー | |
| JPH04324951A (ja) | 半導体装置 | |
| JP2926759B2 (ja) | 半導体集積回路測定治具 | |
| JPS6231148A (ja) | 半導体装置 | |
| JPS62217627A (ja) | 半導体素子の探針装置 | |
| JP2631446B2 (ja) | Ｓｑｕｉｄ用キャリヤ | |
| JPH04288847A (ja) | 半導体試験装置 | |
| JPH0714022B2 (ja) | 半導体集積回路用パッケ−ジ | |
| JPH0128506B2 (ja) | ||
| JPH01298737A (ja) | 半導体装置 | |
| JPS62194681A (ja) | 半導体装置 | |
| JPH05160216A (ja) | 半導体回路装置 | |
| JPH0499357A (ja) | 半導体集積回路 |