JPH06178445A - 半導体装置の入出力保護回路 - Google Patents
半導体装置の入出力保護回路Info
- Publication number
- JPH06178445A JPH06178445A JP33181392A JP33181392A JPH06178445A JP H06178445 A JPH06178445 A JP H06178445A JP 33181392 A JP33181392 A JP 33181392A JP 33181392 A JP33181392 A JP 33181392A JP H06178445 A JPH06178445 A JP H06178445A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- surge
- diode
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 耐圧の低い半導体素子を用いても外部からの
サージの入力を効果的に阻止することができる半導体装
置の入出力保護回路を提供する。 【構成】 内部回路の入出力接点と電源との間に複数個
のダイオードが順バイアスに接続されると共に、入出力
接点にサージが印加しない正常時には個々のダイオード
に掛かるバイス電圧が順方向ダイオード電圧よりも低い
電圧となるようにこれらのダイオードの数が決められる
構成にした。
サージの入力を効果的に阻止することができる半導体装
置の入出力保護回路を提供する。 【構成】 内部回路の入出力接点と電源との間に複数個
のダイオードが順バイアスに接続されると共に、入出力
接点にサージが印加しない正常時には個々のダイオード
に掛かるバイス電圧が順方向ダイオード電圧よりも低い
電圧となるようにこれらのダイオードの数が決められる
構成にした。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子が適用され
る電子回路や集積回路装置等の半導体装置の入出力保護
回路に関するものである。
る電子回路や集積回路装置等の半導体装置の入出力保護
回路に関するものである。
【０００２】
【従来の技術】例えば、集積回路装置（ＩＣ）におい
て、内部回路の構成要素であるトランジスタ等の素子の
微細化が可能になったことで、極めて優れた機能や性能
を発揮する集積回路装置が開発されるようになり、その
進歩にはめざましいものがある。
て、内部回路の構成要素であるトランジスタ等の素子の
微細化が可能になったことで、極めて優れた機能や性能
を発揮する集積回路装置が開発されるようになり、その
進歩にはめざましいものがある。
【０００３】ところが、このような微細構造の素子は、
静電気等に起因する外部からのサージによって破壊され
易く、集積回路装置そのものの信頼性の低下を招来する
問題が顕在化するに至った。
静電気等に起因する外部からのサージによって破壊され
易く、集積回路装置そのものの信頼性の低下を招来する
問題が顕在化するに至った。
【０００４】そこで、従来は、図４あるいは図５に示す
ようなダイオード群を有する入出力保護回路が内部回路
の入力接点や出力接点に設けられていた。
ようなダイオード群を有する入出力保護回路が内部回路
の入力接点や出力接点に設けられていた。
【０００５】まず、図４の場合、トランジスタ等の素子
群で構成される任意の内部回路１が高電圧側電源ＶDDと
低電圧側電源ＶSS（ＶDD＞ＶSS）によって動作するもの
とすると、入出力保護回路は、内部回路１の入力接点又
は出力接点（以下、これらを纏めて入出力接点と称す）
Ｐと半導体パッケージの入出力リード端子（より厳密に
言えば、ポンディングパッド）２の間に抵抗Ｒ１，Ｒ２
が直列接続され、更に、抵抗Ｒ１とＲ２の共通接続接点
と高電圧側電源ＶDDの間にダイオードＤ１が逆バイアス
に接続されると共に、その共通接続接点と低電圧側電源
ＶSSの間にダイオードＤ２が逆バイアスに接続された回
路構成となっている。そして、高電圧側電源ＶDDよりも
更にダイオードＤ１の順方向電圧Ｖf1分を超える電圧
（＞ＶDD＋Ｖf1）のサージが入出力端子２に印加する
と、ダイオードＤ１が順バイアスの状態となってサージ
電流を高電圧側電源ＶDDにバイパスし、逆に、低電圧側
電源Ｖ SSよりも更にダイオードＤ２の順方向電圧Ｖf2分
を下まわる電圧（＜ＶDD−Ｖf1）のサージが入出力端子
２に印加すると、ダイオードＤ２が順バイアスの状態と
なってサージ電流を低電圧側電源ＶSSにバイパスするこ
とで、内部回路１へのサージ電流の流入を阻止して保護
する。
群で構成される任意の内部回路１が高電圧側電源ＶDDと
低電圧側電源ＶSS（ＶDD＞ＶSS）によって動作するもの
とすると、入出力保護回路は、内部回路１の入力接点又
は出力接点（以下、これらを纏めて入出力接点と称す）
Ｐと半導体パッケージの入出力リード端子（より厳密に
言えば、ポンディングパッド）２の間に抵抗Ｒ１，Ｒ２
が直列接続され、更に、抵抗Ｒ１とＲ２の共通接続接点
と高電圧側電源ＶDDの間にダイオードＤ１が逆バイアス
に接続されると共に、その共通接続接点と低電圧側電源
ＶSSの間にダイオードＤ２が逆バイアスに接続された回
路構成となっている。そして、高電圧側電源ＶDDよりも
更にダイオードＤ１の順方向電圧Ｖf1分を超える電圧
（＞ＶDD＋Ｖf1）のサージが入出力端子２に印加する
と、ダイオードＤ１が順バイアスの状態となってサージ
電流を高電圧側電源ＶDDにバイパスし、逆に、低電圧側
電源Ｖ SSよりも更にダイオードＤ２の順方向電圧Ｖf2分
を下まわる電圧（＜ＶDD−Ｖf1）のサージが入出力端子
２に印加すると、ダイオードＤ２が順バイアスの状態と
なってサージ電流を低電圧側電源ＶSSにバイパスするこ
とで、内部回路１へのサージ電流の流入を阻止して保護
する。
【０００６】この図４の入出力保護回路は簡素である
が、逆耐圧の大きなダイオードＤ１，Ｄ２を使用する必
要がある。しかし、ＧａＡｓ半導体デバイスのようにプ
ロセスによっては、十分な逆耐圧特性の得られるダイオ
ードＤ１，Ｄ２を実現することができないために、サー
ジが存在しない正常状態であっても、ダイオードＤ１，
Ｄ２のリーク電流が内部回路１に流れてしまい、内部回
路１の異常動作を招来する等の問題が指摘されていた。
が、逆耐圧の大きなダイオードＤ１，Ｄ２を使用する必
要がある。しかし、ＧａＡｓ半導体デバイスのようにプ
ロセスによっては、十分な逆耐圧特性の得られるダイオ
ードＤ１，Ｄ２を実現することができないために、サー
ジが存在しない正常状態であっても、ダイオードＤ１，
Ｄ２のリーク電流が内部回路１に流れてしまい、内部回
路１の異常動作を招来する等の問題が指摘されていた。
【０００７】図５に示す入出力保護回路は、このリーク
電流の影響を低減するために開発されたものであり、図
示するように、抵抗Ｒ１とＲ２の共通接続接点と高電圧
側電源ＶDDの間に複数個ｎ３のダイオードを直列に接続
すると共に、その共通接続接点と低電圧側電源ＶSSの間
に複数個ｎ４のダイオードを直列に接続する回路構成と
なっている。即ち、高電圧側電源ＶDDと低電圧側電源Ｖ
SSの全逆バイアス電圧（ＶDD−ＶSS）をダイオードの接
続数ｎ３，ｎ４で分割することによって、個々のダイオ
ードに掛かる逆バイアス電圧を低減してリーク電流の発
生を低減している。
電流の影響を低減するために開発されたものであり、図
示するように、抵抗Ｒ１とＲ２の共通接続接点と高電圧
側電源ＶDDの間に複数個ｎ３のダイオードを直列に接続
すると共に、その共通接続接点と低電圧側電源ＶSSの間
に複数個ｎ４のダイオードを直列に接続する回路構成と
なっている。即ち、高電圧側電源ＶDDと低電圧側電源Ｖ
SSの全逆バイアス電圧（ＶDD−ＶSS）をダイオードの接
続数ｎ３，ｎ４で分割することによって、個々のダイオ
ードに掛かる逆バイアス電圧を低減してリーク電流の発
生を低減している。
【０００８】
【発明が解決しようとする課題】しかしながら、図５に
示した入出力保護回路にあっても問題が存在する。即
ち、逆バイアス時に個々のダイオードに掛かる逆バイア
ス電圧を下げる効果はあるが、直列接続させるダイオー
ドの数を増加させるほど、サージが印加した時にサージ
電流のバイパス動作を開始する電圧が高くなるので、内
部回路１の入出力接点Ｐに高電圧のサージが掛かってし
まい、十分な保護効果を発揮し得ない問題があった。換
言すれば、サージ入力に対する応答感度が低下する問題
があった。
示した入出力保護回路にあっても問題が存在する。即
ち、逆バイアス時に個々のダイオードに掛かる逆バイア
ス電圧を下げる効果はあるが、直列接続させるダイオー
ドの数を増加させるほど、サージが印加した時にサージ
電流のバイパス動作を開始する電圧が高くなるので、内
部回路１の入出力接点Ｐに高電圧のサージが掛かってし
まい、十分な保護効果を発揮し得ない問題があった。換
言すれば、サージ入力に対する応答感度が低下する問題
があった。
【０００９】本発明はこのような従来の入出力保護回路
の問題点に鑑みて成されたものであり、より効果的に内
部回路を保護し得る入出力保護回路を提供することを目
的とする。
の問題点に鑑みて成されたものであり、より効果的に内
部回路を保護し得る入出力保護回路を提供することを目
的とする。
【００１０】
【課題を解決するための手段】このような目的を達成す
るために本発明の入出力保護回路は、内部回路の入出力
接点と電源との間に複数個のダイオードが順バイアスに
接続されると共に、入出力接点にサージが印加しない正
常時には個々のダイオードに掛かるバイス電圧が順方向
ダイオード電圧よりも低い電圧となるようにこれらのダ
イオードの数が決められた構成にした。
るために本発明の入出力保護回路は、内部回路の入出力
接点と電源との間に複数個のダイオードが順バイアスに
接続されると共に、入出力接点にサージが印加しない正
常時には個々のダイオードに掛かるバイス電圧が順方向
ダイオード電圧よりも低い電圧となるようにこれらのダ
イオードの数が決められた構成にした。
【００１１】
【作用】このような構成を有する本発明によれば、複数
個のダイオードは電源に対して常に順バイアスに接続さ
れているので、従来のような逆バイアスによるリーク電
流の発生が無い。更に、サージが印加しない正常時に
は、全てのダイオードが十分な順バイアスが掛からない
ために実質的にオフ状態となるので、ダイオードに流れ
る不要電流が大幅に低減される。そして、サージが印加
されると、これらのダイオードが瞬時に順バイス状態と
なって、サージ電流を電源側へバイパスして内部回路を
サージから保護する。
個のダイオードは電源に対して常に順バイアスに接続さ
れているので、従来のような逆バイアスによるリーク電
流の発生が無い。更に、サージが印加しない正常時に
は、全てのダイオードが十分な順バイアスが掛からない
ために実質的にオフ状態となるので、ダイオードに流れ
る不要電流が大幅に低減される。そして、サージが印加
されると、これらのダイオードが瞬時に順バイス状態と
なって、サージ電流を電源側へバイパスして内部回路を
サージから保護する。
【００１２】
【実施例】以下、本発明の実施例を図面と共に説明す
る。まず、図１に基づいて第１の実施例の回路構成を説
明する。尚、半導体集積回路装置（ＩＣ）に適用される
ものについて説明する。高電圧側電源ＶDDと低電圧側電
源ＶSSによって動作する任意の内部回路３の入力接点又
は出力接点（以下、入出力接点という）Ｑと、半導体パ
ッケージの入出力端子４との間（より具体的には、半導
体チップに形成されるボンディングパッド）に、抵抗ｒ
１，ｒ２が直列に接続され、更にこれらの抵抗ｒ１，ｒ
２の共通接続接点と高電圧側電源ＶDDとの間にｎ１個の
ダイオードが順バイスとなるようにして直列に接続され
ている。
る。まず、図１に基づいて第１の実施例の回路構成を説
明する。尚、半導体集積回路装置（ＩＣ）に適用される
ものについて説明する。高電圧側電源ＶDDと低電圧側電
源ＶSSによって動作する任意の内部回路３の入力接点又
は出力接点（以下、入出力接点という）Ｑと、半導体パ
ッケージの入出力端子４との間（より具体的には、半導
体チップに形成されるボンディングパッド）に、抵抗ｒ
１，ｒ２が直列に接続され、更にこれらの抵抗ｒ１，ｒ
２の共通接続接点と高電圧側電源ＶDDとの間にｎ１個の
ダイオードが順バイスとなるようにして直列に接続され
ている。
【００１３】ここで、正常な動作状態において入出力端
子４に入力又は出力される信号の最低電位をＶ１、個々
のダイオードの順方向ダイオード電圧をＶf であるとす
ると、ダイオードの数ｎ１は、次の関係式（１）に基づ
いて決定されている。
子４に入力又は出力される信号の最低電位をＶ１、個々
のダイオードの順方向ダイオード電圧をＶf であるとす
ると、ダイオードの数ｎ１は、次の関係式（１）に基づ
いて決定されている。
【００１４】
【数１】
【００１５】かかる関係式（１）による個数ｎ１のダイ
オードが接続されると、サージが掛からない正常時に
は、個々のダイオードに掛かる順方向電圧が順方向ダイ
オード電圧Ｖf よりも小さいために、全てのダイオード
に流れる順方向電流Ｉddは十分小さくなり、かかるダイ
オード群と抵抗ｒ１，ｒ２から成る入出力保護回路が内
部回路３に不要な電流を流すことがない。
オードが接続されると、サージが掛からない正常時に
は、個々のダイオードに掛かる順方向電圧が順方向ダイ
オード電圧Ｖf よりも小さいために、全てのダイオード
に流れる順方向電流Ｉddは十分小さくなり、かかるダイ
オード群と抵抗ｒ１，ｒ２から成る入出力保護回路が内
部回路３に不要な電流を流すことがない。
【００１６】一方、入力又は出力される最低電圧Ｖ１よ
りも低い電圧のサージが入出力端子４に印加した場合に
は、ｎ１個のダイオード群が迅速にオン状態となるの
で、サージ電流は高電圧側電源ＶDDへバイパスされてし
まい、内部回路３に流れ込むのを未然に防止する。そし
て、一般的に、個々のダイオードの順方向電圧Ｖf は製
造プロセスによる変動の影響を受け難くく均一となるの
で、サージ電圧の検知レベルを精密に設定することがで
き、所定電圧よりも低い電圧のサージに対する確実な入
出力保護回路が実現される。
りも低い電圧のサージが入出力端子４に印加した場合に
は、ｎ１個のダイオード群が迅速にオン状態となるの
で、サージ電流は高電圧側電源ＶDDへバイパスされてし
まい、内部回路３に流れ込むのを未然に防止する。そし
て、一般的に、個々のダイオードの順方向電圧Ｖf は製
造プロセスによる変動の影響を受け難くく均一となるの
で、サージ電圧の検知レベルを精密に設定することがで
き、所定電圧よりも低い電圧のサージに対する確実な入
出力保護回路が実現される。
【００１７】次に、第２の実施例を図２に基づいて説明
する。尚、半導体集積回路装置（ＩＣ）に適用されるも
のについて説明する。高電圧側電源ＶDDと低電圧側電源
ＶＳＳによって動作する任意の内部回路３の入出力接点
Ｑと、半導体パッケージの入出力端子４との間（より具
体的には、半導体チップに形成されるボンディングパッ
ド）に、抵抗ｒ１，ｒ２が直列に接続され、更にこれら
の抵抗ｒ１，ｒ２の共通接続接点と低電圧側電源ＶＳＳ
との間にｎ２個のダイオードが順バイスとなるようにし
て直列に接続されている。
する。尚、半導体集積回路装置（ＩＣ）に適用されるも
のについて説明する。高電圧側電源ＶDDと低電圧側電源
ＶＳＳによって動作する任意の内部回路３の入出力接点
Ｑと、半導体パッケージの入出力端子４との間（より具
体的には、半導体チップに形成されるボンディングパッ
ド）に、抵抗ｒ１，ｒ２が直列に接続され、更にこれら
の抵抗ｒ１，ｒ２の共通接続接点と低電圧側電源ＶＳＳ
との間にｎ２個のダイオードが順バイスとなるようにし
て直列に接続されている。
【００１８】ここで、正常な動作状態において入出力端
子４に入力又は出力される信号の最大電圧をＶ２、各々
のダイオードの順方向ダイオード電圧をＶf であるとす
ると、ダイオードの数ｎ２は、次の関係式（２）に基づ
いて決定されている。
子４に入力又は出力される信号の最大電圧をＶ２、各々
のダイオードの順方向ダイオード電圧をＶf であるとす
ると、ダイオードの数ｎ２は、次の関係式（２）に基づ
いて決定されている。
【００１９】
【数２】
【００２０】かかる関係式（２）による個数ｎ２のダイ
オードが接続されると、サージが掛からない正常時に
は、個々のダイオードに掛かる順方向電圧が順方向ダイ
オード電圧Ｖf よりも小さいために、全てのダイオード
に流れる順方向電流Ｉddは十分小さくなり、かかるダイ
オード群と抵抗ｒ１，ｒ２から成る入出力保護回路が内
部回路３に不要な電流を流すことがない。
オードが接続されると、サージが掛からない正常時に
は、個々のダイオードに掛かる順方向電圧が順方向ダイ
オード電圧Ｖf よりも小さいために、全てのダイオード
に流れる順方向電流Ｉddは十分小さくなり、かかるダイ
オード群と抵抗ｒ１，ｒ２から成る入出力保護回路が内
部回路３に不要な電流を流すことがない。
【００２１】一方、入出力される信号の最大電圧Ｖ２よ
りも高い電圧のサージが入出力端子４に印加した場合に
は、ｎ２個のダイオード群が迅速にオン状態となるの
で、サージ電流は低電圧側電源ＶSSへバイパスされてし
まい、内部回路３に流れ込むのを未然に防止する。そし
て、一般的に、個々のダイオードの順方向電圧Ｖf は製
造プロセスによる変動の影響を受け難くく均一となるの
で、サージ電圧の検知レベルを精密に設定することがで
き、高電圧のサージに対する確実な入出力保護回路が実
現される。
りも高い電圧のサージが入出力端子４に印加した場合に
は、ｎ２個のダイオード群が迅速にオン状態となるの
で、サージ電流は低電圧側電源ＶSSへバイパスされてし
まい、内部回路３に流れ込むのを未然に防止する。そし
て、一般的に、個々のダイオードの順方向電圧Ｖf は製
造プロセスによる変動の影響を受け難くく均一となるの
で、サージ電圧の検知レベルを精密に設定することがで
き、高電圧のサージに対する確実な入出力保護回路が実
現される。
【００２２】次に、第３の実施例を図３に基づいて説明
する。尚、半導体集積回路装置（ＩＣ）に適用されるも
のについて説明する。高電圧側電源ＶDDと低電圧側電源
ＶSSによって動作する任意の内部回路３の入出力接点Ｑ
と、半導体パッケージの入出力端子４との間（より具体
的には、半導体チップに形成されるボンディングパッ
ド）に、抵抗ｒ１，ｒ２が直列に接続され、更にこれら
の抵抗ｒ１，ｒ２の共通接続接点と高電圧側電源ＶDDと
の間にｎ１個のダイオードが順バイスとなるようにして
直列に接続されると共に、上記共通接続接点と低電圧側
電源ＶSSとの間にｎ２個のダイオードが順バイスとなる
ようにして直列に接続されている。
する。尚、半導体集積回路装置（ＩＣ）に適用されるも
のについて説明する。高電圧側電源ＶDDと低電圧側電源
ＶSSによって動作する任意の内部回路３の入出力接点Ｑ
と、半導体パッケージの入出力端子４との間（より具体
的には、半導体チップに形成されるボンディングパッ
ド）に、抵抗ｒ１，ｒ２が直列に接続され、更にこれら
の抵抗ｒ１，ｒ２の共通接続接点と高電圧側電源ＶDDと
の間にｎ１個のダイオードが順バイスとなるようにして
直列に接続されると共に、上記共通接続接点と低電圧側
電源ＶSSとの間にｎ２個のダイオードが順バイスとなる
ようにして直列に接続されている。
【００２３】ここで、正常な動作状態において入出力端
子４に入力又は出力される信号の最低電位がＶ１、最大
電位がＶ２、各々のダイオードの順方向ダイオード電圧
がＶf であるとすると、ダイオードの数ｎ１とｎ２は、
前記式（１）（２）によって決定されている。
子４に入力又は出力される信号の最低電位がＶ１、最大
電位がＶ２、各々のダイオードの順方向ダイオード電圧
がＶf であるとすると、ダイオードの数ｎ１とｎ２は、
前記式（１）（２）によって決定されている。
【００２４】したがって、サージが掛からない正常時に
は、個々のダイオードに掛かる順方向電圧が順方向ダイ
オード電圧Ｖf よりも小さいために、全てのダイオード
に流れる順方向電流は十分小さくなり、かかるダイオー
ド群と抵抗ｒ１，ｒ２から成る入出力保護回路が内部回
路３に不要な電流を流すことがない。
は、個々のダイオードに掛かる順方向電圧が順方向ダイ
オード電圧Ｖf よりも小さいために、全てのダイオード
に流れる順方向電流は十分小さくなり、かかるダイオー
ド群と抵抗ｒ１，ｒ２から成る入出力保護回路が内部回
路３に不要な電流を流すことがない。
【００２５】一方、入力又は出力される信号の最低電圧
Ｖ１よりも低い電圧のサージが入出力端子４に印加した
場合には、上側のｎ１個のダイオード群が迅速にオン状
態となるので、サージ電流は高電圧側電源ＶDDへバイパ
スされてしまい、内部回路３に流れ込むのを未然に防止
する。更に、入出力される信号の最大電圧Ｖ２よりも高
い電圧のサージが入出力端子４に印加した場合には、下
側のｎ２個のダイオード群が迅速にオン状態となるの
で、サージ電流は低電圧側電源ＶSSへバイパスされてし
まい、内部回路３に流れ込むのを未然に防止する。
Ｖ１よりも低い電圧のサージが入出力端子４に印加した
場合には、上側のｎ１個のダイオード群が迅速にオン状
態となるので、サージ電流は高電圧側電源ＶDDへバイパ
スされてしまい、内部回路３に流れ込むのを未然に防止
する。更に、入出力される信号の最大電圧Ｖ２よりも高
い電圧のサージが入出力端子４に印加した場合には、下
側のｎ２個のダイオード群が迅速にオン状態となるの
で、サージ電流は低電圧側電源ＶSSへバイパスされてし
まい、内部回路３に流れ込むのを未然に防止する。
【００２６】このように、図３に示す入出力保護回路
は、電圧の高いサージと電圧の低いサージの両方を阻止
することができる。
は、電圧の高いサージと電圧の低いサージの両方を阻止
することができる。
【００２７】尚、第１〜第３の実施例では、サージ電流
の流入を更に効果的に阻止するためらの限流素子として
抵抗ｒ１，ｒ２が設けられているが、仕様等によって
は、これらの抵抗ｒ１，ｒ２を選択的に若しくは全て省
略することができる。
の流入を更に効果的に阻止するためらの限流素子として
抵抗ｒ１，ｒ２が設けられているが、仕様等によって
は、これらの抵抗ｒ１，ｒ２を選択的に若しくは全て省
略することができる。
【００２８】又、前記式（１）（２）は、入力又は出力
される信号の最大振幅電圧Ｖ１，Ｖ２に基づいてダイオ
ードの数ｎ１，ｎ２を決定する場合を示すが、次式
（３）（４）に基づいてこれらの数ｎ１，ｎ２を決定す
るようにしてもよい。
される信号の最大振幅電圧Ｖ１，Ｖ２に基づいてダイオ
ードの数ｎ１，ｎ２を決定する場合を示すが、次式
（３）（４）に基づいてこれらの数ｎ１，ｎ２を決定す
るようにしてもよい。
【００２９】
【数３】
【００３０】
【数４】
【００３１】そして、これらの式（３）（４）に基づけ
ば、何等かの過誤により入出力端子４が電源ＶDD若しく
はＶSSに短絡したような場合であっても、入出力保護回
路中のダイオードが過電流によって焼損等する事故を未
然に防止することができるという機能をも発揮する。
ば、何等かの過誤により入出力端子４が電源ＶDD若しく
はＶSSに短絡したような場合であっても、入出力保護回
路中のダイオードが過電流によって焼損等する事故を未
然に防止することができるという機能をも発揮する。
【００３２】更に、逆耐圧の低いダイオードを適用して
も入出力保護回路を実現することができることから、例
えばＧａＡｓ半導体プロセスを適用した半導体集積回路
装置などに適用すると、極めて優れた効果を発揮する。
も入出力保護回路を実現することができることから、例
えばＧａＡｓ半導体プロセスを適用した半導体集積回路
装置などに適用すると、極めて優れた効果を発揮する。
【００３３】
【発明の効果】以上説明したように本発明の入出力保護
回路は、内部回路の入出力接点と電源との間に複数個の
ダイオードが順バイアスに接続されると共に、入出力接
点にサージが印加しない正常時には個々のダイオードに
掛かるバイス電圧が順方向ダイオード電圧よりも低い電
圧となるようにこれらのダイオードの数が決められた構
成を具備するので、従来のような逆バイアスによるリー
ク電流の発生が無い。更に、サージが印加しない正常時
には、全てのダイオードが十分な順バイアスが掛からな
いために実質的にオフ状態となるので、ダイオードに流
れる不要電流が大幅に低減される。そして、サージが印
加されると、これらのダイオードが瞬時に順バイス状態
となって、サージ電流を電源側へバイパスして内部回路
をサージから保護する。
回路は、内部回路の入出力接点と電源との間に複数個の
ダイオードが順バイアスに接続されると共に、入出力接
点にサージが印加しない正常時には個々のダイオードに
掛かるバイス電圧が順方向ダイオード電圧よりも低い電
圧となるようにこれらのダイオードの数が決められた構
成を具備するので、従来のような逆バイアスによるリー
ク電流の発生が無い。更に、サージが印加しない正常時
には、全てのダイオードが十分な順バイアスが掛からな
いために実質的にオフ状態となるので、ダイオードに流
れる不要電流が大幅に低減される。そして、サージが印
加されると、これらのダイオードが瞬時に順バイス状態
となって、サージ電流を電源側へバイパスして内部回路
をサージから保護する。
【００３４】この結果、逆耐圧の低いダイオードを適用
しても入出力保護回路を実現することができることか
ら、ＧａＡｓ半導体プロセス等の耐圧の低い半導体装置
の入出力保護回路として極めて優れた効果を発揮する。
しても入出力保護回路を実現することができることか
ら、ＧａＡｓ半導体プロセス等の耐圧の低い半導体装置
の入出力保護回路として極めて優れた効果を発揮する。
【図１】本発明による半導体装置の入出力保護回路の一
実施例を示す回路図である。
実施例を示す回路図である。
【図２】本発明による半導体装置の入出力保護回路の他
の実施例を示す回路図である。
の実施例を示す回路図である。
【図３】本発明による半導体装置の入出力保護回路の更
に他の実施例を示す回路図である。
に他の実施例を示す回路図である。
【図４】従来の半導体装置の入出力保護回路例を示す回
路図である。
路図である。
【図５】従来の半導体装置の他の入出力保護回路例を示
す回路図である。
す回路図である。
３…内部回路、４…入出力端子、ｒ１，ｒ２…抵抗。
Claims (4)
- 【請求項１】 内部回路の入力接点又は出力接点へのサ
ージの入力を阻止する半導体装置の入出力保護回路にお
いて、 前記内部回路の入力接点又は出力接点の少なくとも一方
の接点と電源との間に、複数個のダイオードが順バイア
スに接続されると共に、これらの接点にサージが印加し
ない正常時には個々のダイオードに掛かるバイス電圧が
順方向ダイオード電圧よりも低い電圧となるようにダイ
オードの個数が決められた構造を有することを特徴とす
る半導体装置の入出力保護回路。 - 【請求項２】 内部回路の入力接点又は出力接点へのサ
ージの入力を阻止する半導体装置の入出力保護回路にお
いて、 前記内部回路の入力接点又は出力接点の少なくとも一方
の接点と高電圧側電源との間に、複数個のダイオードが
順バイアスに接続されると共に、これらの接点にサージ
が印加しない正常時には個々のダイオードに掛かるバイ
ス電圧が順方向ダイオード電圧よりも低い電圧となるよ
うにダイオードの個数が決められた構造を有することを
特徴とする半導体装置の入出力保護回路。 - 【請求項３】 内部回路の入力接点又は出力接点へのサ
ージの入力を阻止する半導体装置の入出力保護回路にお
いて、 前記内部回路の入力接点又は出力接点の少なくとも一方
の接点と低電圧側電源との間に、複数個のダイオードが
順バイアスに接続されると共に、これらの接点にサージ
が印加しない正常時には個々のダイオードに掛かるバイ
ス電圧が順方向ダイオード電圧よりも低い電圧となるよ
うにダイオードの個数が決められた構造を有することを
特徴とする半導体装置の入出力保護回路。 - 【請求項４】 内部回路の入力接点又は出力接点へのサ
ージの入力を阻止する半導体装置の入出力保護回路にお
いて、 前記内部回路の入力接点又は出力接点の少なくとも一方
の接点と高電圧側電源との間に複数個の第１のダイオー
ド群が順バイアスに接続され且つ、該接点と低電圧側電
源との間に複数個の第２のダイオード群が順バイアスに
接続され、該接点にサージが印加しない正常時には、第
１，第２のダイオード群の個々のダイオードに掛かるバ
イス電圧が順方向ダイオード電圧よりも低い電圧となる
ようにダイオードの個数が決められた構造を有すること
を特徴とする半導体装置の入出力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33181392A JPH06178445A (ja) | 1992-12-11 | 1992-12-11 | 半導体装置の入出力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33181392A JPH06178445A (ja) | 1992-12-11 | 1992-12-11 | 半導体装置の入出力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06178445A true JPH06178445A (ja) | 1994-06-24 |
Family
ID=18247938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33181392A Pending JPH06178445A (ja) | 1992-12-11 | 1992-12-11 | 半導体装置の入出力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06178445A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1178531A1 (de) * | 2000-08-05 | 2002-02-06 | Philips Corporate Intellectual Property GmbH | schaltungsanordnung |
| US7733159B1 (en) * | 2004-03-18 | 2010-06-08 | Altera Corporation | High voltage tolerance emulation using voltage clamp for oxide stress protection |
-
1992
- 1992-12-11 JP JP33181392A patent/JPH06178445A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1178531A1 (de) * | 2000-08-05 | 2002-02-06 | Philips Corporate Intellectual Property GmbH | schaltungsanordnung |
| US7733159B1 (en) * | 2004-03-18 | 2010-06-08 | Altera Corporation | High voltage tolerance emulation using voltage clamp for oxide stress protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1356524B1 (en) | Esd protection devices | |
| US7400480B2 (en) | Electrostatic discharge protection circuit | |
| US4876584A (en) | Electrostatic discharge protection circuit | |
| US5959820A (en) | Cascode LVTSCR and ESD protection circuit | |
| JP4146795B2 (ja) | 静電放電保護回路およびこの静電放電回路を備える差動増幅器 | |
| US6442008B1 (en) | Low leakage clamp for E.S.D. protection | |
| JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
| JPH10126962A (ja) | 高圧保護回路 | |
| JPH077406A (ja) | 集積回路用の静電放電保護 | |
| US20070146950A1 (en) | Active Protection Circuit Arrangement | |
| US20130286516A1 (en) | Gate dielectric protection | |
| CA1083667A (en) | Two terminal circuitry for voltage limitation | |
| JP2003273227A (ja) | 半導体集積回路装置 | |
| US5579200A (en) | Electrostatic discharge protection for metal-oxide-silicon feedback elements between pins | |
| US5654863A (en) | Integrated circuit having a gate oxide | |
| US4864454A (en) | Means for reducing damage to JFETs from electrostatic discharge events | |
| JPH06178445A (ja) | 半導体装置の入出力保護回路 | |
| JP4822686B2 (ja) | 保護回路及びこれを搭載した半導体集積回路 | |
| JPS5879743A (ja) | モノリシツク集積回路 | |
| JPH10214905A (ja) | 信号入力回路 | |
| JP2003163271A (ja) | 半導体保護装置 | |
| JPH0510829B2 (ja) | ||
| KR0174621B1 (ko) | 반도체장치의 정전기 보호장치 | |
| JPH0575031A (ja) | 半導体装置 | |
| JP2919751B2 (ja) | 半導体集積回路装置 |