JPS6124251A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6124251A
JPS6124251A JP14584184A JP14584184A JPS6124251A JP S6124251 A JPS6124251 A JP S6124251A JP 14584184 A JP14584184 A JP 14584184A JP 14584184 A JP14584184 A JP 14584184A JP S6124251 A JPS6124251 A JP S6124251A
Authority
JP
Japan
Prior art keywords
diodes
wiring
type diffusion
diffusion
delay time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14584184A
Other languages
English (en)
Inventor
Hiromitsu Takeuchi
宏光 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP14584184A priority Critical patent/JPS6124251A/ja
Publication of JPS6124251A publication Critical patent/JPS6124251A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に関し、特に入力保護回路の遅延時
間が可変のマスタースライス式のＭＯＳ集積回路に使用
されるものである。
〔発明の技術的背景とその問題点〕
一般に相補型ＭＯＳ回路などは、過大電圧防止のために
抵抗とダイオードで構成された入力保護回路を使用して
いる。第３図は従来の入力保護回路を示し、１はマスタ
ースライス式ＭＯＳ集積回路の入力ピン（端子）、２は
入力保護抵抗、３．４は保護ダイオード、ｖＤＤは電源
である。
ところでこのような回路において、ＭＯＳ集積回路の負
荷容量によって入力端子１からの入力信号の遅延時間が
左右されたのでは困る場合がある。
〔発明の目的〕
本発明は上記実情に鑑みてなされたもので、システムの
特性に応じた遅延時間を得るために、保護ダイオードの
容量を容易に可変できる入力保護回路を有した半導体装
置を提供しようとするものである。
〔発明の概要〕
本発明は、入力ピン毎に複数個の保護ダイオードをまえ
もって用意しておき、該保護ダイオードの容量を配線に
ｌ）可変としたものである。
〔発明の爽施例〕
以下図面を参照して本゛発明の一実施例を説明する。第
１図は同実６施例を示す回路図、第２図はそのパターン
平面図であるが、これは第３図のものと対応させた場合
の例であるから、対応個所には同一符号を用いている。
Ｃ１ｅ’Ｃ２はダイオードによる容量であシ、この容量
の変化に伴なって入力端子１から内部ダートまでの遅延
時間が左右される。よって容量Ｃｔ＋０２を、接続ダ′
イオード′数を可変することによって低速。
中速、高速で動作するシステムの特性に応じた容量に選
択することができる。
即ち第２図に示される如く、Ｐ型拡散層１１にＮ型拡散
の島１２１〜１２４、Ｎ型拡散層１３にＰ重拡散の島１
４１〜１４４をそれぞれ構成し、抵抗領域２に接続され
るアルミニウム配線１５とそれぞれの拡散島とをコンタ
クトしてダイオードを構成し、配線１５と拡散島とのコ
ンタクトを可変にする。つまシ配線１５に接続されるＰ
Ｎ接合よりなるダイオードの数を選択し、拡散の面積を
可変にすることによって遅延時間を制御することが可能
となる。ここでアルミニウム配線パターン可変は、マス
タースライス型集積回路の特徴であシ、容易なことであ
る。
〔発明の効果〕
以上説明した如く本発明によれば、保護ダイオードの容
量と可変にすることによシ、入力保護回路での遅延時間
を制御できる。またダイオード・の数ヲマスタースライ
ス式のアルミニウム配線膜ｉＶ′ｔＫより選択するだけ
でよいから、容量の選択が容易で製造が簡単である。
【図面の簡単な説明】
第１図は本発明の一実施例の回路図、第２図はそのパタ
ーン平面図、第３図は従来の入力保護回路図である。 １・・・入力端子、２・・・入力保護抵抗、３，４・・
・保護ダイオード、１ノ・・・Ｐ層、１２１〜１２４・
・・Ｎ型拡歓島、１３・・・Ｎ層、１４１〜１４４・・
・Ｐ型拡散島、１５・・・Ｌルミニウム配線、Ｃ，。 Ｃ２・・・容量。

Claims (1)

    【特許請求の範囲】
  1. 　マスタースライス式ＭＯＳ集積回路と、この集積回路
    の入力端子と、この入力端子と前記ＭＯＳ集積回路間に
    設けられた保護抵抗、及びＰＮ接合容量を有した複数個
    の保護ダイオードと、これら保護ダイオードを選択的に
    前記保護抵抗につなぐ配線とを具備したことを特徴とす
    る半導体装置。
JP14584184A 1984-07-13 1984-07-13 半導体装置 Pending JPS6124251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14584184A JPS6124251A (ja) 1984-07-13 1984-07-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14584184A JPS6124251A (ja) 1984-07-13 1984-07-13 半導体装置

Publications (1)

Publication Number Publication Date
JPS6124251A true JPS6124251A (ja) 1986-02-01

Family

ID=15394339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14584184A Pending JPS6124251A (ja) 1984-07-13 1984-07-13 半導体装置

Country Status (1)

Country Link
JP (1) JPS6124251A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308947A (ja) * 1987-06-11 1988-12-16 Nec Corp 半導体集積回路
JPS6428864A (en) * 1987-07-23 1989-01-31 Ricoh Kk Full-size image sensor circuit
JPH01298759A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置
JPH0287666A (ja) * 1988-09-26 1990-03-28 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US6693305B2 (en) * 2001-01-18 2004-02-17 Kabushiki Kaisha Toshiba Semiconductor device formed by cascade-connecting a plurality of diodes
JP2008244265A (ja) * 2007-03-28 2008-10-09 Ishizuka Electronics Corp マルチセル型定電流ダイオード

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308947A (ja) * 1987-06-11 1988-12-16 Nec Corp 半導体集積回路
JPS6428864A (en) * 1987-07-23 1989-01-31 Ricoh Kk Full-size image sensor circuit
JPH01298759A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置
JPH0287666A (ja) * 1988-09-26 1990-03-28 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US6693305B2 (en) * 2001-01-18 2004-02-17 Kabushiki Kaisha Toshiba Semiconductor device formed by cascade-connecting a plurality of diodes
JP2008244265A (ja) * 2007-03-28 2008-10-09 Ishizuka Electronics Corp マルチセル型定電流ダイオード

Similar Documents

Publication Publication Date Title
US5001529A (en) Semiconductor device having protection circuit
US4918563A (en) ECL gate array semiconductor device with protective elements
JPS6124251A (ja) 半導体装置
JPH07211510A (ja) 半導体装置
JPS6042630B2 (ja) 半導体装置
US3975718A (en) Semiconductor arrangement, particularly a storage arrangement with field effect transistors, and method of operating the same
JPS595657A (ja) マスタ−スライス方式の半導体集積回路
JPH0669080B2 (ja) 半導体集積回路装置
JP2893694B2 (ja) 静電破壊防止回路
JP2563783B2 (ja) 静電気保護回路
JP2910456B2 (ja) マスタースライス方式集積回路装置
JPH0752766B2 (ja) 集積回路の静電対策構造
JPH04258151A (ja) 半導体集積回路
JPH05145088A (ja) 半導体集積回路装置
JPH04147664A (ja) 大規模集積回路装置
JPH0582724A (ja) 半導体集積回路
JPS63179544A (ja) 半導体集積回路装置
JPS593949A (ja) マスタスライス集積回路
KR19980048869A (ko) 반도체 장치의 저항체 형성방법
JPS61270857A (ja) 半導体装置
JPH05160347A (ja) アナログアレイ方式集積回路装置
JPH03101265A (ja) 半導体集積回路
JPS62159447A (ja) 半導体集積回路装置
JPS60235450A (ja) 半導体集積回路装置
JPH04158568A (ja) 半導体装置の入力保護回路