JPH04318965A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04318965A JPH04318965A JP8563591A JP8563591A JPH04318965A JP H04318965 A JPH04318965 A JP H04318965A JP 8563591 A JP8563591 A JP 8563591A JP 8563591 A JP8563591 A JP 8563591A JP H04318965 A JPH04318965 A JP H04318965A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistor
- electrodes
- contact
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 11
- 230000020169 heat generation Effects 0.000 description 2
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マスタースライス方式
半導体集積回路装置に関し、特に抵抗素子の電極構成に
関する。
半導体集積回路装置に関し、特に抵抗素子の電極構成に
関する。
【０００２】
【従来の技術】マスタースライス方式半導体集積回路装
置は、トランジスタ，ダイオード，抵抗等の半導体素子
を予め共通の拡散工程で形成しておき、そのマスタウェ
ハに対し、個別的マスクパターンによる配線を施すこと
によって製造される。この種の半導体集積回路装置にお
いて抵抗素子は、拡散工程で形成される際の形状に応じ
個有の抵抗値を有している。
置は、トランジスタ，ダイオード，抵抗等の半導体素子
を予め共通の拡散工程で形成しておき、そのマスタウェ
ハに対し、個別的マスクパターンによる配線を施すこと
によって製造される。この種の半導体集積回路装置にお
いて抵抗素子は、拡散工程で形成される際の形状に応じ
個有の抵抗値を有している。
【０００３】図３は、この種の抵抗素子の平面図である
。電極３１はコンタクト３４を介し抵抗体３０に接続さ
れ、電極３２はコンタクト３５を介し抵抗体３０の中央
部に接続され、電極３３はコンタクト３６を介し抵抗体
３０に接続されている。電極３１と電極３２の間隔と電
極３２と電極３３の間隔は等しくなっている。
。電極３１はコンタクト３４を介し抵抗体３０に接続さ
れ、電極３２はコンタクト３５を介し抵抗体３０の中央
部に接続され、電極３３はコンタクト３６を介し抵抗体
３０に接続されている。電極３１と電極３２の間隔と電
極３２と電極３３の間隔は等しくなっている。
【０００４】配線工程において電極３１と電極３３を異
なる電位に接続し、電極３２には配線接続を行わないと
、この抵抗素子はある個有の抵抗値を示す。また、配線
工程において電極３１と電極３３を異なる電位に接続し
、電極３２と電極３３を接続すると、この抵抗素子の抵
抗値は、電極３２に配線接続を行わない場合に比べ１／
２になる。
なる電位に接続し、電極３２には配線接続を行わないと
、この抵抗素子はある個有の抵抗値を示す。また、配線
工程において電極３１と電極３３を異なる電位に接続し
、電極３２と電極３３を接続すると、この抵抗素子の抵
抗値は、電極３２に配線接続を行わない場合に比べ１／
２になる。
【０００５】この種の抵抗素子は、電流が流れることに
よる発熱及び発熱に伴う抵抗値の変動が問題となる。そ
こで抵抗素子の設計に際しては抵抗体３０の幅に比例し
た電流制限値を設けている。
よる発熱及び発熱に伴う抵抗値の変動が問題となる。そ
こで抵抗素子の設計に際しては抵抗体３０の幅に比例し
た電流制限値を設けている。
【０００６】
【発明が解決しようとする課題】この従来の抵抗素子で
は配線接続を切り換えることにより抵抗値を切り換える
ことは出来るが、抵抗体の幅を変えることは出来ないた
め電流制限値は一定のままであった。
は配線接続を切り換えることにより抵抗値を切り換える
ことは出来るが、抵抗体の幅を変えることは出来ないた
め電流制限値は一定のままであった。
【０００７】一般に抵抗素子の抵抗値を配線工程のみで
変化させるという手法は電流値を変化させるという目的
で利用されることが多いが、そのために抵抗体の幅は抵
抗値を最小にすることによって電流値が最大となる配線
接続を想定して決定されていた。ただしこのようにして
決定した抵抗体の幅は電流値が最大（すなわち抵抗値最
小）となるような配線接続を行なっている場合以外は不
必要に太くチップ面積を無駄に利用しているという問題
点があった。
変化させるという手法は電流値を変化させるという目的
で利用されることが多いが、そのために抵抗体の幅は抵
抗値を最小にすることによって電流値が最大となる配線
接続を想定して決定されていた。ただしこのようにして
決定した抵抗体の幅は電流値が最大（すなわち抵抗値最
小）となるような配線接続を行なっている場合以外は不
必要に太くチップ面積を無駄に利用しているという問題
点があった。
【０００８】本発明の目的は、抵抗値を変更でき、電流
値を大きくできる半導体集積回路装置を提供することに
ある。
値を大きくできる半導体集積回路装置を提供することに
ある。
【０００９】
【課題を解決するための手段】本発明の半導体集積回路
装置は、トランジスタ，ダイオード，抵抗等の半導体素
子形成領域を予め共通の拡散工程で形成しておき、その
マスタウェハに対し個別的マスクパターンによる配線を
施すことによって製造されるマスタスライス方式半導体
集積回路装置において、抵抗素子の電極を抵抗が設けら
れる半導体素子領域の四隅に配置し、必要に応じて該抵
抗素子を縦方向にも横方向にも使用できるようにしたと
いう特徴を有する。
装置は、トランジスタ，ダイオード，抵抗等の半導体素
子形成領域を予め共通の拡散工程で形成しておき、その
マスタウェハに対し個別的マスクパターンによる配線を
施すことによって製造されるマスタスライス方式半導体
集積回路装置において、抵抗素子の電極を抵抗が設けら
れる半導体素子領域の四隅に配置し、必要に応じて該抵
抗素子を縦方向にも横方向にも使用できるようにしたと
いう特徴を有する。
【００１０】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例の抵抗素子の平面図である。 電極１１はコンタクト１５を介し抵抗体１０に接続され
ており、電極１２はコンタクト１６を介し抵抗体１０に
接続されており、電極１３はコンタクト１７を介して抵
抗体１０に接続されており、電極１４はコンタクト１８
を介し抵抗体１０に接続されている。
。図１は本発明の一実施例の抵抗素子の平面図である。 電極１１はコンタクト１５を介し抵抗体１０に接続され
ており、電極１２はコンタクト１６を介し抵抗体１０に
接続されており、電極１３はコンタクト１７を介して抵
抗体１０に接続されており、電極１４はコンタクト１８
を介し抵抗体１０に接続されている。
【００１１】配線工程において電極１１と電極１２を接
続し、これを抵抗素子の片方の電極とし、電極１３と電
極１４を接続したものをもう一方の電極とする。こうす
ることにより抵抗素子を長辺方向に使用し大きな抵抗値
を得ることができる。
続し、これを抵抗素子の片方の電極とし、電極１３と電
極１４を接続したものをもう一方の電極とする。こうす
ることにより抵抗素子を長辺方向に使用し大きな抵抗値
を得ることができる。
【００１２】一方、配線工程において電極１１と電極１
４を接続しこれを片方の電極とし、電極１２と電極１３
を接続したものをもう一方の電極とすると、抵抗素子の
短辺方向に使用し小さな抵抗値を得ることができる。
４を接続しこれを片方の電極とし、電極１２と電極１３
を接続したものをもう一方の電極とすると、抵抗素子の
短辺方向に使用し小さな抵抗値を得ることができる。
【００１３】抵抗素子を短辺方向に使用すると、長辺方
向に利用した場合に比べ抵抗体の幅が太くなったことに
なる為流すことのできる電流値は｛（長辺長さ）÷（短
辺長さ）｝倍大きくなる。
向に利用した場合に比べ抵抗体の幅が太くなったことに
なる為流すことのできる電流値は｛（長辺長さ）÷（短
辺長さ）｝倍大きくなる。
【００１４】図２は、本発明の第２の実施例の平面図で
ある。電極２１１はコンタクト２５１を介し、電極２２
１はコンタクト２６１を介し、電極２３１はコンタクト
２７１を介し、電極２４１はコンタクト２８１を介し抵
抗体２０１と接続されている。また、電極２１２はコン
タクト２５２を介し、電極２２２はコンタクト２６２を
介し、電極２３２はコンタクト２７２を介し、電極２４
２はコンタクト２８２を介し抵抗体２０２と接続されて
いる。抵抗体２０１および抵抗体２０２は共に正方形で
ある。
ある。電極２１１はコンタクト２５１を介し、電極２２
１はコンタクト２６１を介し、電極２３１はコンタクト
２７１を介し、電極２４１はコンタクト２８１を介し抵
抗体２０１と接続されている。また、電極２１２はコン
タクト２５２を介し、電極２２２はコンタクト２６２を
介し、電極２３２はコンタクト２７２を介し、電極２４
２はコンタクト２８２を介し抵抗体２０２と接続されて
いる。抵抗体２０１および抵抗体２０２は共に正方形で
ある。
【００１５】配線工程において電極２１１，２２１を接
続し、電極２３１，２４１，２１２，２２２を接続し、
電極２３２，２４２を接続すると２つの抵抗体を直列に
接続したことになり大きな抵抗値が得られる。
続し、電極２３１，２４１，２１２，２２２を接続し、
電極２３２，２４２を接続すると２つの抵抗体を直列に
接続したことになり大きな抵抗値が得られる。
【００１６】一方、配線工程において電極２１１，２４
１，２１２，２４２を接続し、電極２２１，２３１，２
２２，２３２を接続すると２つの抵抗体を並列に接続し
たことになり、小さな抵抗値を得ることが出来る。
１，２１２，２４２を接続し、電極２２１，２３１，２
２２，２３２を接続すると２つの抵抗体を並列に接続し
たことになり、小さな抵抗値を得ることが出来る。
【００１７】直列接続の抵抗値は並列接続の四倍、並列
接続で流せる電流は直列接続の２倍となる。本実施例の
ように正方形の抵抗体を複数接続しその接続の方向を変
えることで異なった抵抗値を得る方法は第１の実施例に
比べ接続方法の違いによる抵抗値の比が精度良く求めら
れるという利点を有する。
接続で流せる電流は直列接続の２倍となる。本実施例の
ように正方形の抵抗体を複数接続しその接続の方向を変
えることで異なった抵抗値を得る方法は第１の実施例に
比べ接続方法の違いによる抵抗値の比が精度良く求めら
れるという利点を有する。
【００１８】
【発明の効果】以上説明したように本発明は、マスタス
ライス方式半導体集積回路装置の抵抗素子の電極を抵抗
体の四隅に配置し、必要に応じてその抵抗素子を縦方向
，横方向に使用することにより、一つの抵抗素子に対す
る配線の行い方で２通りの抵抗値を得ることができると
いう効果と、流せる電流値を従来の抵抗素子よりも大き
くできるという効果を有する。
ライス方式半導体集積回路装置の抵抗素子の電極を抵抗
体の四隅に配置し、必要に応じてその抵抗素子を縦方向
，横方向に使用することにより、一つの抵抗素子に対す
る配線の行い方で２通りの抵抗値を得ることができると
いう効果と、流せる電流値を従来の抵抗素子よりも大き
くできるという効果を有する。
【００１９】流せる電流の値は、抵抗体の長辺と短辺の
長さの比で決まり、短辺方向に抵抗素子を使用した場合
には長辺方向に抵抗素子を使用した場合に比べ｛（長辺
長さ）÷（短辺長さ）｝倍の電流が流せることになる。
長さの比で決まり、短辺方向に抵抗素子を使用した場合
には長辺方向に抵抗素子を使用した場合に比べ｛（長辺
長さ）÷（短辺長さ）｝倍の電流が流せることになる。
【図１】本発明の一実施例の平面図である。
【図２】第２の実施例の平面図である。
【図３】従来例の平面図である。
１０，２０１，２０２，３０ 抵抗体１１，１２
，１３，１４，２１１，２２１，２３１，２４１，２１
２，２２２，２３２，２４２，３１，３２，３３
電極 １５，１６，１７，１８，２５１，２６１，２７１，２
８１，２５２，２６２，２７２，２８２，３４，３５，
３６ コンタクト
，１３，１４，２１１，２２１，２３１，２４１，２１
２，２２２，２３２，２４２，３１，３２，３３
電極 １５，１６，１７，１８，２５１，２６１，２７１，２
８１，２５２，２６２，２７２，２８２，３４，３５，
３６ コンタクト
Claims (1)
- 【請求項１】 半導体素子形成領域を予め共通の拡散
工程で形成しておきそのマスタウェハに対し個別的マス
クパターンによる配線を施すことによって製造されるマ
スタスライス方式の半導体集積回路装置において、抵抗
素子の電極を抵抗体が設けられる半導体素子領域の四隅
に配置したことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8563591A JPH04318965A (ja) | 1991-04-18 | 1991-04-18 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8563591A JPH04318965A (ja) | 1991-04-18 | 1991-04-18 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04318965A true JPH04318965A (ja) | 1992-11-10 |
Family
ID=13864294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8563591A Pending JPH04318965A (ja) | 1991-04-18 | 1991-04-18 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04318965A (ja) |
-
1991
- 1991-04-18 JP JP8563591A patent/JPH04318965A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672314A (en) | Comprehensive semiconductor test structure | |
| JP3787591B2 (ja) | 抵抗回路 | |
| JPH04318965A (ja) | 半導体集積回路装置 | |
| JPS595657A (ja) | マスタ−スライス方式の半導体集積回路 | |
| JPS6151421B2 (ja) | ||
| JPH05235279A (ja) | 半導体集積回路装置 | |
| JP2003234405A (ja) | 高比精度抵抗レイアウトパターン | |
| JPH0127588B2 (ja) | ||
| JPH02304964A (ja) | 半導体集積回路装置 | |
| JP2000294732A (ja) | 半導体装置 | |
| JPS60244058A (ja) | 半導体集積回路装置 | |
| JPS6256666B2 (ja) | ||
| JPS62134961A (ja) | 半導体集積回路装置 | |
| JPS61270857A (ja) | 半導体装置 | |
| JPH03204973A (ja) | 半導体装置の製造方法 | |
| JP2639599B2 (ja) | 半導体集積回路装置 | |
| JPS63268263A (ja) | 半導体装置 | |
| JPH01151289A (ja) | 電子部品装置 | |
| JPH02177549A (ja) | マスタスライス方式の半導体集積回路装置 | |
| JPH02211663A (ja) | マスタスライス方式の半導体集積回路装置及びその製造方法 | |
| JPS60142537A (ja) | 集積回路装置の製造方法 | |
| JPS6245703B2 (ja) | ||
| JP2001053226A (ja) | 半導体装置における抵抗の製造方法 | |
| JPH0653416A (ja) | 抵抗体内蔵型半導体装置 | |
| JPH03235366A (ja) | マスタースライス方式半導体集積回路装置 |