JPS60142537A - 集積回路装置の製造方法 - Google Patents

集積回路装置の製造方法

Info

Publication number
JPS60142537A
JPS60142537A JP24650583A JP24650583A JPS60142537A JP S60142537 A JPS60142537 A JP S60142537A JP 24650583 A JP24650583 A JP 24650583A JP 24650583 A JP24650583 A JP 24650583A JP S60142537 A JPS60142537 A JP S60142537A
Authority
JP
Japan
Prior art keywords
resistance
electrode
resistor
circuit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24650583A
Other languages
English (en)
Other versions
JPH0518264B2 (ja
Inventor
Yusuke Mizuguchi
裕介 水口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP24650583A priority Critical patent/JPS60142537A/ja
Publication of JPS60142537A publication Critical patent/JPS60142537A/ja
Publication of JPH0518264B2 publication Critical patent/JPH0518264B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は集積回路装置の製造方法に関し、特にマスク・
スライスＩＣの製造方法に関するものである。
〈従来技術〉 ＬＳＩの開発期間及び費用負担の軽減を図る方法として
マスク・スライスＩＣが利用されている。
該マスク・スライスＩＣは、配線工程前までを終えたウ
ェハを製作し、配線層のみをユーザの要求に応じて設計
し、要求される論理機能を実現する集積回路である。こ
のようなマスク・スライス方式は短時間で集積回路を開
発することができるという利点がある反面、抵抗やトラ
ンジスタ等の回路を構成する基本回路素子の形状が予め
決められており、そのために回路設計の自由度が著しく
制約され、必ずしも満足できる特性を持った回路が得ら
れないという問題があった。
ｆｆ１Ｊ　チ従来のマスク・スライスＩＣに設けられた
抵抗素子は、第２図（ａ）に示す如く、所望機能を得る
だめの配線を作製するより前の工程で既に半導線３１．
３２・・・によって相互に或いは他の回路素子トノ間が
電気的接続される。このように抵抗素子は予め拡散抵抗
として基板に作製され、その作製条件によって決定され
た特性をもつことになり、自由度は著しく制限されると
−う欠点は避けられない。
〈発明の目的〉 本発明は上記従来のマスク・スライス方式による集積回
路装置の製造方法がもつ欠点を除去し、回路設計の自由
度をより高め、所望特性を有する集２７を回路を、容易
に製作し得る製造方法を提供する。
〈実施例〉 本実施例では、マスク・スライスＩＣ内に含ませる抵抗
素子の形状を、論理回路機能に対応した配線を作製する
段階で、ある程度自由にレイアウトし得る製造方法であ
る。
第１図（ａ）は、従来の製造工程における配線作製工程
前のウェハ状態、即ちユーザの要求に応じた所望の論理
回路機能を得るべく回路素子間を配線する工程前のウェ
ハ状態に対応し、特にチップ内の抵抗素子を設けるため
の領域を示す。本実施例においては、抵抗を作製するべ
く準備された基板の抵抗領域５に、抵抗素子用拡散処理
を施こすことなくオーミックコンタクトを取るだめの電
極部分４のみを予め作製する。このような電極４のみが
作製された基板に対して、所望機能を得るべくトランジ
スタ等を配線する過程で、配線に先立って実効的に抵抗
となる抵抗素子６を、電極４に接続させて第１図（ｂ）
に示す如くイオン注入により作製する。上記抵抗素子６
が作製されたウェハについて従来装置と同様に配線が作
製され、所望の回路機能を備えた集積回路を作製する。
上記製造工程のイオン注入は抵抗素子作製のためだけに
使用されるため、半導体基板は従来のように、抵抗素子
を考慮する必要がなくなり、シート抵抗の値の選択幅が
広く、ＩＣの使用目的に応じて適した値のものを利用す
ることができる。たとえばＩＣの低消費電力化を図りた
ー場合には高いシート抵抗の基板を、高速化を図すたー
場合に、は低いシート抵抗の基板を用いて集積回路を製
作することができる。
上記実施例に示した製造方法は、抵抗値の制御によって
回路特性の調整が行えるため、特にアナログ・マスク・
スライスＩＣに実施することによって効果か著しす。
く効果〉 以上本発明によれば、マスク・スライスＩＣ内対しても
回路設計の自由度を与え、また簡単な工程を伺加するの
みで集積回路の特性としても満足し得るものを得ること
かでき、マスク・スライスＩＣの利用範囲を著しく拡大
し、集積回路の設計の経済性を改善することができる。
【図面の簡単な説明】
第１図（ａ）　、　（ｂ）は本発明による一実施例を説
明するだめのウェハ要部の平面図、第２図（ａ）　、　
（ｂ）は従来の製造方法を説明するためのウェハ要部の
平面図である。 １：ウェハ、　４：電極、　５：抵抗領域、６：イオン
注入による抵抗素子。 代理人　弁理士　福　士　愛　彦（他２名）ｔσノ　（
ｂ） 第１凶 ３ （ｏ）　（ｂ） ；υ２（２）

Claims (1)

    【特許請求の範囲】
  1. １、同一半導体基板に、予め複数の機能に対応し得る回
    路素子を形成し、該回路素子間を電気的接続するだめの
    端子を形成し、該端子を選択して所望機能をもつ集積回
    路を製造する方法において、少なくとも抵抗を形成し得
    る基板領域を残して半導体基板に回路素子を形成し、上
    記抵抗を形成し得る基板領域に予め電極を形成し、該電
    極に接続され且つ上記抵抗となるべき領域にイオン注入
    によって抵抗領域を所望機能に応じて形成すると共に、
    回路素子及び抵抗領域を接続する配線を形成してなるこ
    とを特徴とする集積回路装置の製造方法。
JP24650583A 1983-12-29 1983-12-29 集積回路装置の製造方法 Granted JPS60142537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24650583A JPS60142537A (ja) 1983-12-29 1983-12-29 集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24650583A JPS60142537A (ja) 1983-12-29 1983-12-29 集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60142537A true JPS60142537A (ja) 1985-07-27
JPH0518264B2 JPH0518264B2 (ja) 1993-03-11

Family

ID=17149393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24650583A Granted JPS60142537A (ja) 1983-12-29 1983-12-29 集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60142537A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267582A (ja) * 1992-03-17 1993-10-15 Nec Yamagata Ltd 半導体ウェーハおよび半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522386A (en) * 1975-06-23 1977-01-10 Ibm Semiconductor chip
JPS57112062A (en) * 1980-12-05 1982-07-12 Cii High density integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522386A (en) * 1975-06-23 1977-01-10 Ibm Semiconductor chip
JPS57112062A (en) * 1980-12-05 1982-07-12 Cii High density integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267582A (ja) * 1992-03-17 1993-10-15 Nec Yamagata Ltd 半導体ウェーハおよび半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0518264B2 (ja) 1993-03-11

Similar Documents

Publication Publication Date Title
JPS60142537A (ja) 集積回路装置の製造方法
JPH0746716B2 (ja) 注入された抵抗器の製作方法および半導体抵抗器
KR930011468B1 (ko) 상부측 기판 접속부를 갖는 상보 금속 산화물 반도체 디바이스 및 이의 제조방법
JPH01302748A (ja) 半導体装置の製造方法
JPS6142945A (ja) 半導体装置
JP2534496B2 (ja) 半導体装置の製造方法
JPH03204973A (ja) 半導体装置の製造方法
JPS60244058A (ja) 半導体集積回路装置
JPS5946057A (ja) 半導体装置の製造方法
JPS5999759A (ja) 集積回路装置の製造方法
JPS5826177B2 (ja) 半導体装置の製造方法
JPS62134961A (ja) 半導体集積回路装置
JPH02211663A (ja) マスタスライス方式の半導体集積回路装置及びその製造方法
JPH06216383A (ja) 半導体集積回路装置
JPS62296452A (ja) 半導体装置の製造方法
JPS63226963A (ja) 半導体装置
JPH09199564A (ja) プロセス監視回路
JPS59135756A (ja) 半導体装置
JPS6182446A (ja) 半導体装置の製造方法
JPH01150336A (ja) 半導体装置
JPH0357264A (ja) 半導体集積回路
JPH01228159A (ja) 半導体装置およびその製造方法
JPS5844761A (ja) 半導体装置の製造方法
JPH079938B2 (ja) 半導体集積回路
JPS61160961A (ja) 半導体装置の製造方法