JPS6182446A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に関し、特に多層配線間
のコンタクト部分に微細な抵抗素子を形成する方法に係
る。

〔発明の技術的背景〕

集積度が飛躍的に向上した近年の半導体集積回路装置で
は、多層配線技術が広く用いられている。

その場合、異なる配線層間に抵抗素子を介在させて両者
を接続するときには、第２図に示すように別途形成した
抵抗素子を夫々の配線層にコンタクトホールを介して接
続する方法が行なわれている。

第２図において、１はＰ型シリコン基板、２はＮ“型拡
散配線層、３はＳｉＯ２からなる層間絶縁膜、４は第一
層の多結晶シリコン配線層、５は第二層の多結晶シリコ
ン層をパターンニングして形成された抵抗素子である。

抵抗素子５の一端部はコンタクトホールを介して多結晶
シリコン配線層４に接続され、他端部はコンタクトホー
ルを介して拡散配線層２に接続されている。

他方、拡散配線層２と多結晶シリコン配線層４との間を
単に接続するだけの場合には、第３図に示すように共通
のコンタクトホールを形成し、第二層の多結晶シリコン
層５′により再配線層２゜４を接続する方法（所謂分割
コンタクト）が従来から行なわれている。

と同様の接続方法を実施することも充分に可能である。

〔背景技術の問題点−〕

上記第甲図に示したように抵抗素子５を介して二つの異
なる配線層２，４を接続するためには、抵抗素子５を別
途形成するための工程を追加しなければならず、また多
くの面積を必要とするため集積度を向上する上で障害に
なるという問題があった。

更に、個々の半導体装置の具体的な部分においては上記
のような構造で抵抗素子を形成することは不可能な場合
が多いため、回路を設計する上で大きな制限になってい
た。

〔発明の目的〕

本発明は上記事情に鑑みてなされたもので、多層配線相
互間を接続する微細な抵抗素子を形成する方法を提供し
、従来は抵抗素子を用いることができなかった狭い箇所
に抵抗素子を形成して集積度を向上することができる半
導体装置の製造方法を提供するものである。

〔発明の概要〕

本発明による半導体装置の製造方法は、層間絶縁膜を介
在させた第一層および第二層の一導電型半導体配線層を
形成し、且つ第二層の半導体配線層を覆う絶縁膜を形成
した後、該絶縁膜を覆い、且つ前記第一層および第二層
の半導体配線層上に屋る開孔部をもったエツチングマス
クを形成する工程と、該エツチングマスクを用いた選択
エツチングにより前記絶縁膜にコンタクトホールを開孔
して前記第二層の半導体配線層のみを露出させる工程と
、前記エツチングマスクおよび前記層間絶縁膜をブロッ
キングマスクとし、前記第二層の半導体配線層における
露出部分に選択的にイオン注入を行なうことにより高抵
抗化する工程と、前記エツチングマスクを用いた選択エ
ツチングを続行することにより前記層間絶縁膜にコンタ
クトホールを開孔して前記第二層の半導体配線層を露出
させる工程と、導電性材料層を前記コンタクトホール内
に堆積し、該導電性材料層を介して前記第一および第二
の半導体配線層を接続する工程とを具備したことを特徴
とするものである。

上記本発明による方法は第３図について説明した従来の
分割コンタクト法を拡張したもので、コンタクトホール
を開孔するためのエツチングを上層の配線層のみが露出
された時点で中断し、該上層の配線層の露出部分に選択
的にイオン注入を行なって高抵抗化する工程を付加した
ものである。

第二層の半導体配線層におけるコンタクト部分を高抵抗
化するイオン注入法としては、第二層半導体配線層の導
電型とは逆導電型の不純物をイオン注入する方法、或い
は酸素のイオン注入を用いることができる。逆導電型不
純物のイオン注入を用いる場合は、第二層半導体配線層
のキャリア濃度が低下する程度に行なってもよく、また
第二層半導体配線層が多結晶シリコン等からなる場合は
、イオン注入部分の導電型が逆転してＰＮ接合が形成さ
れる程度に行なってもよい。なお、このように多結晶シ
リコン配線層中に形成されたＰＮ接合を抵抗素子として
用い得ることは既に知られている。

こうして高抵抗化された第二層の半導体配線層部分は、
その後分割コンタクトが完成された状態においては抵抗
素子として第一層半導体配線層との間に介在されること
になる。

〔発明の実施例〕

以下に本発明の一実施例を説明する。

実施例 （１）　　まず、途中までは第３図の分割コンタクトに
よる半導体装置の製造方法と同様に行なって第１図（Ａ
）の状態を得る。同図において、第３図と同じ部分には
同一の参照番号を付しである。即ち、１はＰ型シリコン
基板、２はＮ＋型拡散配線層、３はＳｉＯ２からなる層
間絶縁膜、４はＮ型の多結晶シリコン配線層である。ま
た、二つの配線層２，４に対して共通のコンタクトホー
ルを開孔するための７オトレジストパターン６が形成さ
れており、該レジストパターン６は前記コンタクトホー
ルの形成位置に開孔部を有している。

（２）次に、レジストパターン６をマスクとして絶縁膜
３を選択的且つ部分的にエツチングし、多結晶シリコン
配線層４の表面を露出させる。続いて、第１図（Ｂ）に
示すようにレジストパターン６をブロッキングマスクと
してボロンをイオン注入する。このときのドーズ量は、
多結晶配線層４のイオン注入部分をＰ型化するに充分な
量とする。

このとき、多結晶シリコン配線層４の露出部分にはボロ
ンが注入されるが、拡散配線層２の表面は層間絶縁膜３
で覆われているためボロンのイオン注入が阻止される。

（３次に、レジストパターン６をマスクとして再度層間
絶縁膜３の選択エツチングを行ない、第１図（Ｃ）に示
すように、今度は拡散配線層２を露出させて完全なコン
タクトホールを開孔する。

（４次に、レジストパターン６を除去した後、熱アニー
ルを施して先にイオン注入されたボロンを活性化する。

これにより、第１図（Ｄ）に示すように多結晶シリコン
配線層４におけるボロンのイオン注入部分がＰ型頭域７
となり、ＰＮ接合が形成される。

（５）次に、三層目の配線材料として第二の多結晶シリ
コン層８を堆積した後、該多結晶シリコン層８に対して
燐をイオン注入し、再度熱アニールを行なう。これによ
り第二の多結晶シリコン配線層８がＮ型化すると共に、
これにコンタクトしている多結晶シリコン配線層４にも
燐がドープされて一部Ｎ型化する結果、第１図（Ｅ）に
示すように多結晶シリコン配線層４の端部にＮ／Ｐ／Ｎ
構造が形成される。このＮ／Ｐ／Ｎ構造が抵抗素子とし
て機能することは既に知られており、多結晶シリコン配
線層４と拡散配線層２とは抵抗素子を介して接続された
ことになる。

上記実施例の具体的な応用例について説明すると、例え
ばＭＯＳトランジスタのゲート電極端部に抵抗素子を介
在させることにより所謂ソフトエラーの発生を防止でき
ることが知られており、このソフトエラー防止用抵抗素
子の形成方法として極めて効果的に用いることができる
。即ち、上記のようにゲート電極に抵抗素子を介在させ
ることは回路パターン設計上の制約から省略されること
が多いが、第４図のパターン平面図に示すようにゲート
電極１１と拡散配線層１２とのコンタクト部分に本発明
を適用すれば、河谷制約を受けることなく抵抗素子１３
を介在させてソフトエラーの防止を図ることができる。

〔発明の効果〕

以上説明したように、本発明によれば所謂分割コンタク
ト部分に微細な抵抗素子を形成できるため半導体装置の
集積度を更に高める上で極めて有効な手法となり、また
従来は設計上の制約から抵抗素子の使用を省略していた
箇所にも抵抗素子を形成することができるため回路の任
意性向上および素子性能の向上を図ることができる等、
顕著な効果が得られるものである。

【図面の簡単な説明】

第１図（Ａ）〜（Ｅ）は本発明の一実施例になる半導体
装置の製造工程を順を追って説明するための断面図、第
２図は従来の半導体装置における抵抗素子の形成方法を
説明するための断面図、第３図は従来行なわれている分
割コンタクトによる配線相互間の接続を示す断面図、第
４図は本発明の一応用例を示すパターン平面図である。 １・・・Ｐ型シリコン基板、２・・・拡散配線層、３・
・・層間絶縁膜、４・・・多結晶シリコン配線層、５・
・・抵抗素子、５′、８・・・第二の多結晶シリコン配
線層、６・・・フォトレジストパターン。 出願人代理人　弁理士　鈴江武彦 （Ｂ）！ｌｔＭＩｌｌｊ

Claims (5)

【特許請求の範囲】
1. （１）層間絶縁膜を介在させた第一層および第二層の一
   導電型半導体配線層を形成し、且つ第二層の半導体配線
   層を覆う絶縁膜を形成した後、該絶縁膜を覆い、且つ前
   記第一層および第二層の半導体配線層上に亙る開孔部を
   もったエッチングマスクを形成する工程と、該エッチン
   グマスクを用いた選択エッチングにより前記絶縁膜にコ
   ンタクトホールを開孔して前記第二層の半導体配線層の
   みを露出させる工程と、前記エッチングマスクおよび前
   記層間絶縁膜をブロッキングマスクとし、前記第二層の
   半導体配線層における露出部分に選択的にイオン注入を
   行なうことにより高抵抗化する工程と、前記エッチング
   マスクを用いた選択エッチングを続行することにより前
   記層間絶縁膜にコンタクトホールを開孔して前記第二層
   の半導体配線層を露出させる工程と、導電性材料層を前
   記コンタクトホール内に堆積し、該導電性材料層を介し
   て前記第一および第二の半導体配線層を接続する工程と
   を具備したことを特徴とする半導体装置の製造方法。
2. （２）前記イオン注入として、第二層半導体配線層の導
   電型とは逆の導電型の不純物をイオン注入することを特
   徴とする特許請求の範囲第１項記載の半導体装置の製造
   方法。
3. （３）前記イオン注入により第二層半導体配線層中にＰ
   Ｎ接合を形成することを特徴とする特許請求の範囲第２
   項記載の半導体装置の製造方法。
4. （４）前記イオン注入として、酸素をイオン注入するこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   の製造方法。
5. （５）前記第一層および第二層の半導体配線層が単結晶
   または多結晶シリコン層からなることを特徴とする特許
   請求の範囲第１項、第２項、第３項または第４項記載の
   半導体装置の製造方法。